JP2010080797A - 半導体装置の製造方法および半導体装置 - Google Patents

Abstract

【課題】ｐ−ｉ−ｎ接合とショットキー接合を備えるダイオードを有する炭化珪素パワー半導体装置において、逆方向漏れ電流を抑制した上で、素子のオン抵抗を低減する半導体装置の製造方法を提供する。
【解決手段】ｎ型炭化珪素半導体基板上に設けられたｎ型エピタキシャル炭化珪素半導体層表面の一部領域にｐ型不純物をイオン注入し、ｐ型不純物領域を形成する工程と、ｎ型エピタキシャル炭化珪素半導体層表面に、ｎ型エピタキシャル炭化珪素半導体層との間にショットキー障壁を形成する第１の金属層を堆積する工程と、第１の金属層上にアルミニウムを含有する第２の金属層を堆積する工程と、第２の金属層を堆積する工程の後に熱処理する工程とを有し、熱処理により第２の金属層に含有されるアルミニウムを選択的に前記ｐ型不純物領域に拡散させることを特徴とする半導体装置の製造方法。
【選択図】図１

Description

本発明は、ｐ−ｉ−ｎ接合とショットキー接合を備えるダイオードを有する炭化珪素パワー半導体装置に関する。

炭化珪素パワー半導体装置ではイオン注入による不純物層形成が広く行なわれている。いわゆる接合終端などの耐圧構造を形成する目的のみならず、逆方向特性におけるショットキー界面からのトンネル電流による漏れ電流を抑制するための接合障壁制御ショットキー構造や、高電圧側ではホール注入を起こさせバイポーラ動作をさせることによって低オン抵抗化させようとするｐ−ｉ−ｎ／ショットキー混合構造などを形成するためにも不純物イオン注入技術は用いられている。特にｎ型半導体基板とその上のｎ型ホモエピタキシャル層に対してアルミニウムなどのｐ型不純物イオンを注入する技術が必須となっている。

耐圧が６００Ｖ程度のパワー半導体装置では、例えば炭化珪素を用いたショットキー障壁ダイオードの場合、ドリフト層を１×１０^１６ｃｍ^−３程度の比較的高濃度のキャリア濃度と１０μｍ以下の比較的薄いエピタキシャル層をドリフト層として用いる。このため、同程度の耐圧の素子を従来のシリコンｐｎダイオードで実現しようとする場合に比べて、遥かに低いオン抵抗の素子を作製することが容易である。従って、炭化珪素半導体装置では、逆方向特性においてショットキー界面からトンネル効果によって発生する漏れ電流を抑制する目的で設けられる接合障壁制御ショットキー構造や、順方向特性において高電圧領域での使用を主に想定し、ホール注入を起こさせてバイポーラ動作によってオン抵抗を下げようとするｐ−ｉ−ｎ／ショットキー混合構造などを作り込むことによる電流狭窄がもたらす抵抗上昇が起こっても、従来のシリコンパワー半導体と比べると許容される範囲であると見なされていた。

ところが、近年、ハイブリッド自動車などのパワーユニットへの搭載を睨んだパワー半導体装置では１２００Ｖ級の素子が要求されるようになり、６００Ｖ級素子に比べてドリフト層も厚く、ドリフト層抵抗の上昇が大きくなってしまう。このため、電流狭窄効果による抵抗上昇の原因になる構造は許容しづらい状況になってきている。このため、ショットキー端部だけにサージ対策の目的でｐ層を設ける構造へとシフトした例も見られるようになってきた。これは一例に過ぎないが、基板を薄片化して基板抵抗分を減らそうとするアプローチなど考え付くありとあらゆる施策が試みられており、低抵抗化につながる工夫が各研究機関などを中心として精力的に進められている（例えば、特許文献１）。
特開２００３−２５８２７１号公報

上述のように、炭化珪素半導体装置においても更なる低オン抵抗化による低損失化は必須の課題であり、半導体装置の特性を損なわないように如何に低損失化させるかという命題がある。一方で、逆方向特性において安定的な低い漏れ電流特性を歩留まり高く実現するためには、ショットキー障壁高さを最低限の高さに制御しながら如何に耐圧とオン抵抗の二律背反の関係を最適化していくかが重要である。

しかしこれまで、半導体側に作製する構造によって特性改善を狙ったものはあったが、同時に素子の低オン抵抗を実現しようとする工夫はほとんど見られず、低オン抵抗の半導体装置を得ることは難しいと考えられてきた。例えば、従来のｐ−ｉ−ｎ／ショットキー混合構造を持つダイオードを形成するには、ｐ型不純物領域の形成はアルミニウムイオン注入によって行なわれるため金属と容易にオーミック接触が形成できる程の高ドーズが実現できない。特に注入イオン種を活性化させる熱処理中に表面が荒れてしまい、粒界でのリーク電流経路ができてしまい、高い不良率が避けられない。また、一方で、表面荒れの起こらない限界のドーズ量では十分低いコンタクト抵抗が得られないという問題があった。

本発明は、上記事情を考慮してなされたもので、その目的とするところは、ｐ−ｉ−ｎ接合とショットキー接合を備えるダイオードを有する炭化珪素パワー半導体装置において、逆方向漏れ電流を抑制した上で、素子のオン抵抗を低減する半導体装置の製造方法および半導体装置を提供することにある。

本発明の第１の態様の半導体装置の製造方法は、ｎ型炭化珪素半導体基板上に設けられたｎ型エピタキシャル炭化珪素半導体層表面の一部領域にｐ型不純物をイオン注入し、ｐ型不純物領域を形成する工程と、前記ｎ型エピタキシャル炭化珪素半導体層表面に、前記ｎ型エピタキシャル炭化珪素半導体層との間にショットキー障壁を形成する第１の金属層を堆積する工程と、前記第１の金属層上にアルミニウムを含有する第２の金属層を堆積する工程と、前記第２の金属層を堆積する工程の後に熱処理する工程とを有し、前記熱処理により前記第２の金属層に含有されるアルミニウムを選択的に前記ｐ型不純物領域に拡散させることを特徴とする。

ここで、第１の態様において、前記第１の金属層を堆積する工程の後に、前記ｐ型不純物領域上の前記第１の金属層を選択的に除去する工程と、前記第１の金属層を選択的に除去する工程の後、前記第２の金属層を堆積する工程の前に、前記第１の金属層上に、前記第１の金属層と同一組成の第３の金属層を堆積する工程を有することが望ましい。

ここで、第１の態様において、前記ｐ型不純物がアルミニウムであることが望ましい。

ここで、第１の態様において、前記第１の金属層が、チタン、タングステン、モリブデン、ニッケルまたはチタンシリサイドからなる群より選ばれる１つの金属で形成されることが望ましい。

本発明の第２の態様の半導体装置は、ｎ型炭化珪素半導体基板上に設けられたｎ型エピタキシャル炭化珪素半導体層と、前記ｎ型エピタキシャル炭化珪素半導体層表面の一部に形成されるｐ型不純物領域と、前記ｎ型エピタキシャル炭化珪素半導体層上に形成され、前記ｎ型エピタキシャル炭化珪素半導体層との間にショットキー障壁を形成する第１の金属層と、前記第１の金属層上に形成されるアルミニウムを含有する第２の金属層とを有し、前記ｐ型不純物領域上の前記第１の金属層の膜厚が、前記ｐ型不純物領域上以外の領域上の前記第１の金属層の膜厚よりも薄いことを特徴とする。

ここで、第２の態様において、前記ｎ型エピタキシャル炭化珪素半導体層と前記第１の金属層との界面のアルミニウム濃度が、前記ｐ型不純物領域以外の領域において、ｎ型キャリア濃度以下であることが望ましい。

ここで、第２の態様において、前記ｐ型不純物がアルミニウムであることが望ましい。

ここで、第２の態様において、前記第１の金属層が、チタン、タングステン、モリブデン、ニッケルまたはチタンシリサイドからなる群より選ばれる１つの金属で形成されることが望ましい。

ここで、第２の態様において、前記半導体装置が、接合障壁ショットキーダイオードまたはｐ−ｉ−ｎ／ショットキー混合ダイオードであることが望ましい。

本発明の第３の態様の半導体装置は、ｎ型炭化珪素半導体基板上に設けられたｎ型エピタキシャル炭化珪素半導体層と、前記ｎ型エピタキシャル炭化珪素半導体層表面の一部に形成されるｐ型不純物領域と、前記ｎ型エピタキシャル炭化珪素半導体層上に形成され、前記ｎ型エピタキシャル炭化珪素半導体層との間にショットキー障壁を形成する第１の金属層と、前記第１の金属層上に形成されるアルミニウムを含有する第２の金属層とを有し、前記ｐ型不純物領域上以外の領域の前記第１の金属層と、前記第２の金属層との間にバリアメタル層が形成されていることを特徴とする。

ここで、第３の態様において、前記ｎ型エピタキシャル炭化珪素半導体層と前記第１の金属層との界面のアルミニウム濃度が、前記ｐ型不純物領域以外の領域において、ｎ型キャリア濃度以下であることが望ましい。

ここで、第３の態様において、前記ｐ型不純物がアルミニウムであることが望ましい。

ここで、第３の態様において、前記第１の金属層が、チタン、タングステン、モリブデン、ニッケルまたはチタンシリサイドからなる群より選ばれる１つの金属で形成されることが望ましい。

ここで、第３の態様において、前記半導体装置が、接合障壁ショットキーダイオードまたはｐ−ｉ−ｎ／ショットキー混合ダイオードであることが望ましい。

本発明によれば、ｐ−ｉ−ｎ接合とショットキー接合を備えるダイオードを有する炭化珪素パワー半導体装置において、逆方向漏れ電流を抑制した上で、素子のオン抵抗を低減する半導体装置の製造方法および半導体装置を提供することが可能となる。

一般に、ｎ型炭化珪素半導体上に形成するショットキー電極材料としてチタンやタングステンあるいはモリブデンなどが用いられている。また、アノード電極としてワイヤーボンディング等によってパッケージにマウントする際には、ショットキー電極材の表面がパッド電極材料としてのアルミニウムで覆われていることが望ましい。

発明者らは、ショットキー電極材の厚みが薄い場合には、しばしば逆方向特性において漏れ電流が大きくなる現象を見いだし、原因追求のための調査を行なってきた。その結果、ショットキー電極材の厚みが薄い場合にはアルミニウムがショットキー電極材を通って炭化珪素半導体表面まで拡散してくる様子が断面走査型電子顕微鏡観察によって明らかになった。この時、炭化珪素半導体側はｎ型であり、ショットキー障壁高さが低くなるために逆方向特性において漏れ電流が増えるのであろうと解釈できる。一方で、オーミック接触という観点からは、低接触抵抗のオーミック的接触特性を示す接合が得られているようにデータを解釈することができた。

したがって、ダイオードの逆方向特性を劣化させないためには、ショットキー電極材はむしろ厚くしてアルミニウムが拡散してきても炭化珪素半導体表面に達しないようにすることと、特にｐ−ｉ−ｎ／ショットキー混合構造ではｐ型炭化珪素半導体部分との低い接触抵抗を両立させるためには、ｐ型炭化珪素半導体部分の上に形成されるショットキー電極材の部分だけ膜厚を薄くするなどして、拡散によってアルミニウムを界面に到達させれば良いことが分かった。

本発明は、発明者らが見出した上記知見をもとに完成されたものである。以下、本発明の実施の形態の半導体装置の製造方法および半導体装置について、図面を参照しつつ説明する。

（第１の実施の形態）
本実施の形態の半導体装置の製造方法は、ｎ型炭化珪素半導体基板上に設けられたｎ型エピタキシャル炭化珪素半導体層表面の一部領域にｐ型不純物をイオン注入し、ｐ型不純物領域を形成する工程と、ｐ型不純物領域を含むｎ型エピタキシャル炭化珪素半導体層表面に、ｐ型不純物領域以外のｎ型エピタキシャル炭化珪素半導体層との間にショットキー障壁を形成する第１の金属層を堆積する工程と、第１の金属層上にアルミニウムを含有する第２の金属層を堆積する工程と、第２の金属層を堆積する工程の後に熱処理する工程とを有する。そして、この熱処理により第２の金属層に含有されるアルミニウムを選択的にｐ型不純物領域に拡散させる。

図１〜図９は、本実施の形態の半導体装置の製造方法を示す工程断面図である。ここでは、半導体装置として、耐圧３３００Ｖ級ｐ−ｉ−ｎ／ショットキー混合接合ダイオードを例に説明する。

まず、図２に示すように、４Ｈ−炭化珪素の（０００１）面ｎ型基板１１の主表面上には基板１１よりも低い窒素濃度のｎ型エピタキシャル炭化珪素半導体層（以下、単にｎ型エピタキシャル層とも称する）１２が形成されている。そして、このｎ型エピタキシャル層１２の表層部の一部に、ｐ型イオン注入領域（ベース領域）１３が形成されている。このｐ型イオン注入領域（ベース領域）１３はｐ型不純物であるアルミニウムの多段イオン注入によって形成する。不純物濃度は、１×１０^１７ｃｍ^−３以上の濃度とする。

また、ｐ型イオン注入領域１３の外周部の上方には、ＳｉＯ_２１４をパターン形成する。その後、ＳｉＯ_２１４とｐ型イオン注入領域１３を含むｎ型エピタキシャル層１２とが覆われるように全面にチタン１５ａを、例えばスパッタ法により堆積して形成する。

次に、図３に示すように、ショットキー電極材として採用したチタン１５ａの上にフォトレジスト２４を塗布する。そして、プリベイクを施した後にフォトマスクを用いて露光し、現像した後にポストベイクを行う。ここで、ｐ型イオン注入領域１３は、微細なパターンが必要となる。このため、マスク合わせ精度の問題から、プロセスマージンが厳しい。したがって、フォトレジスト２４は、ｐ型イオン注入領域１３の無い部分を完全に覆わせるために、ｐ型イオン注入領域１３にはみ出すように設計される。

次に、図４に示すように、このようにして形成したパターン化されたフォトレジスト２４をマスク材に用いて、ウエットエッチングによりフォトレジストのない部分のチタン１５ａを選択的にエッチング除去する。図５は、図４の点線枠部の拡大模式図である。図に示すように、チタン１５ａのサイドエッチングは起こっているが、フォトマスクレジスト２４の真下にはチタン１５ａが残る。

そして、図６に示すように、上記プロセスで、チタン１５ａをショットキー電極面に残るようにした後、フォトレジスト２４を除去する。

次に、図７に示すように、チタン１５ａ上にチタン１５ｂを積み増す。

その後、図８に示すように、チタン１５ａ、チタン１５ｂの堆積により形成された、一部が積層構造のチタン１５上に、アルミニウム１７を堆積する。図９は、図８の点線枠部の拡大模式図である。

次に、図１０に示すように、アルミニウム１７の上にフォトレジスト２４を塗布し、プリベイクを施した後にフォトマスクを用いて露光し、現像した後にポストベイクを行なう。このようにして形成したパターン化されたフォトレジスト２４をマスク材に用いてフォトレジスト２４のない部分のアルミニウム１７を例えば酸処理によって除去する。次に、残ったアルミニウムをマスク材に用いて例えば反応性イオンエッチング装置によりその下地のチタン１５のエッチングを行なってフィールドプレートを形成する。

その後、図１に示すように、アルミニウム１７を拡散させる熱処理を例えば、３００℃〜３５０℃の窒素雰囲気で行ない、チタン１５中にアルミニウムが拡散したアルミニウム拡散チタン領域１５ｃを形成する。なお、このアルミニウム１７がアノード電極となるパッド電極であり、ここでは示さないが、公知の方法によりｎ型基板１１側にもカソード電極が設けられことにより、耐圧３３００Ｖ級ｐ−ｉ−ｎ／ショットキー混合接合ダイオードが製造される。

なお、熱処理は、例えば、ポリイミドをキュアする熱処理と兼ねることも可能である。

本実施の形態の半導体装置の製造方法によれば、アルミニウムがｐ型イオン注入領域１３と、チタン１５の界面に拡散することにより、ｐ型イオン注入領域１３でのコンタクト抵抗が低減される。したがって、ｐ−ｉ−ｎ／ショットキー混合接合ダイオードのオン抵抗が低減される。

一方、ｐ型イオン注入領域１３以外のｎ型エピタキシャル層１２とチタン１５の界面へのアルミニウムの拡散は抑制される。そして、この界面のアルミニウム濃度が、ｎ型キャリア濃度以下となる。したがって、ショットキー障壁高さも変化無く、逆方向の漏れ電流の増加や、オン電圧の変化も生じない。

上記製造方法により素子を試作した結果、このようにアルミニウム１７そのものが炭化珪素エピタキシャル層表面１２に接触していなくとも、アルミニウムの拡散したアルミニウム拡散チタン領域１５ｃとして接触していれば良く、これによってｐ型イオン注入領域１３とショットキー電極材との間は問題なくオーム性接触が形成され、低オン抵抗の素子が得られることが素子特性測定及び断面顕微鏡観察による対応付けの結果分かった。

特にホール注入が起こらない低電圧の状態ではショットキーダイオードとしての動作をしており、ショットキー障壁高さも変化無く、立ち上がり電圧も通常のショットキー障壁ダイオードと比べて遜色ないオン電圧値を示した。バイポーラ動作が起こる電圧域では、本発明の構造を持たない従来型の同じ耐圧の素子との特性比較を行なった結果、オン抵抗で１５％程度の改善が確認できた。

図１に示す本実施の形態の半導体装置は、ｐ型イオン注入領域１３上のチタン１５の膜厚が、ｐ型イオン注入領域１３上以外の領域上のチタン１５の膜厚よりも薄くなっている。また、ｐ型イオン注入領域１３以外のｎ型エピタキシャル層１２とチタン１５の界面のアルミニウム濃度が、ｎ型キャリア濃度以下となっている。これによって、ｐ型イオン注入領域１３以外のｎ型エピタキシャル層１２とチタン１５との間に良好なショットキー接合が形成される。

この結果、逆方向漏れ電流を抑制した上で、素子のオン抵抗を低減する半導体装置が実現される。

なお、ここでは、ショットキー電極材としてチタンを例に説明したが、タングステン、モリブデン、ニッケルまたはチタンシリサイド等、ｎ型エピタキシャル炭化珪素半導体層との間にショットキー障壁を形成する金属であれば、その他の金属を適用することも可能である。

また、パッド電極となる材料についてはアルミニウム単体を例に説明したが、アルミニウムを含有する金属であれば、例えば、アルミニウムと銅の合金、アルミニウムと銅とシリコンの合金等、その他の金属を適用することも可能である。

（第２の実施の形態）
本実施の形態の半導体装置およびの製造方法は、第１の実施の形態の半導体装置および製造方法を、接合障壁ショットキーダイオードに応用するものである。、第１の実施の形態の半導体装置との構造上の相違は、ｐ型イオン注入領域１３の濃度が、５×１０^１５ｃｍ^−３〜１×１０^１６ｃｍ^−３程度と第１の実施の形態と比較して低濃度になっている点にある。以下、第１の実施の形態と重複する内容については記載を省略する。

本実施の形態の半導体装置の製造方法によれば、アルミニウムがｐ型イオン注入領域１３と、チタン１５の界面に拡散することにより、ｐ型イオン注入領域１３でのコンタクト抵抗が低減される。したがって、接合障壁ショットキーダイオードのオン抵抗が低減される。

もちろんｐ型イオン注入領域をショットキー接合部に広い面積導入するということは、それだけ電流経路を狭めてしまい、抵抗の増大を招くことになりかねない。このため、ｐ型イオン注入領域の無いｎ型エピタキシャル層の表面には予めカウンターイオン注入として窒素イオンを注入しておき、電流狭窄部の抵抗増大を打ち消すようにキャリア濃度を増やしておく対策を採ることが望ましい。

上記製造方法と、窒素のカウンターイオン注入を行い、素子を作成した。この結果、従来の同じ耐圧の素子に比べて逆方向漏れ電流は１７５℃程度の高温においても問題とならないほどの小さな値に押さえ込むことが出来た。また、順方向特性としての立ち上がり電圧はショットキーダイオード並みに低く、またオン抵抗はｐ−ｉ−ｎダイオード並みに低くできるという両立を果たすことが可能になった。

また、本実施の形態の半導体装置は、ｐ型イオン注入領域の濃度以外は、第１の実施の形態の図１と同様の構造を有する。ｐ型イオン注入領域１３上のチタン１５の膜厚が、ｐ型イオン注入領域１３上以外の領域上のチタン１５の膜厚よりも薄くなっている。また、ｐ型イオン注入領域１３以外のｎ型エピタキシャル層１２とチタン１５の界面のアルミニウム濃度が、ｎ型キャリア濃度以下となっている。

この結果、逆方向漏れ電流を抑制した上で、素子のオン抵抗を低減する半導体装置が実現されることは第１の実施の形態と同様である。

なお、ここでも、ショットキー電極材としてチタンを例に取って説明してきたが、別の金属材料であるタングステンやモリブデンなどを適用可能であることは第１の実施の形態と同様である。もっとも、それぞれの金属でショットキー障壁高さが変化するため、ｐ型イオン注入領域同士の間隔など設計事項を調整する必要はあるが、同様の効果を得るためにチタンが必須というわけではない。

（第３の実施の形態）
本実施の形態の半導体装置および製造方法は、ショットキー端部だけにサージ対策の目的でｐ型イオン注入領域を設ける構造を有するショットキーダイオードおよびその製造方法である。

図１１に、本実施の形態の半導体装置の断面図を示す。図１に示した第１の実施の形態との構造上の違いは、ショットキー端部だけにｐ型イオン注入領域１３が設けられている点にある。したがって、第１の実施の形態と重複する内容については記載を省略する。

本実施の形態のショットキーダイオードによれば、ショットキー端部のｐ型イオン注入領域１３により、サージ対策効果を有する。そして、ｐ型イオン注入領域１３とチタン１５との間の界面抵抗が低減されることにより、素子のオン抵抗を低減することが可能となる。

（第４の実施の形態）
本実施の形態の半導体装置の製造方法および半導体装置は、ショットキー電極材と、パッド電極材との間にバリアメタル層を設けることにより、パッド電極材からのアルミニウムの拡散を制御することを特徴とする。以下、プロセスや材料の選択等、第１、第２の実施の形態と重複する内容については記載を省略する。

図１２〜図１５は、本実施の形態の半導体装置の製造方法を示す工程断面図である。ここでは、半導体装置として、第２の実施の形態同様、接合障壁ショットキーダイオードを例に説明する。

まず、図１２に示すように、ショットキー接合部に多数のｐ型イオン注入領域１３を形成し、その後にチタン１５をショットキー電極として形成する。

次に、図１３に示すように、チタン１５の上にバリアメタル層としてタンタルナイトライド１６を形成する。なお、アルミニウムの拡散に対してバリアとなる金属であればタンタルナイトライド以外も適用することは可能である。次に、フォトレジストを塗布し、プリベイクを施した後にフォトマスクを用いて露光し、現像した後にポストベイクを行う。このようにして形成したパターン化されたフォトレジスト２４は、ｐ型イオン注入領域１３の無い部分を完全に覆わせるためにｐ、型イオン注入領域１３にはみ出すように設計される。

次に、図１４に示すように、このフォトレジスト２４をマスクに、ウエットエッチングによりタンタルナイトライド１６をエッチングする。そして、フォトマスクレジスト２４を除去した後、パッド電極材となるアルミニウム１７を形成する。その後、アルミニウム１７、タンタルナイトライド１６、チタン１５をエッチングしてフィールドプレートを作製する（図示せず）。

その後、図１５に示すように、アルミニウムの拡散を起こさせる熱処理を行なう。これにより、チタン１５中にアルミニウムが拡散したアルミニウム拡散チタン領域１５ｃを形成する。このとき、バリアメタル層であるタンタルナイトライド１６によりｐ型イオン注入領域１３以外のｎ型エピタキシャル層１２へのアルミニウムの拡散が抑制される。

本実施の形態の半導体装置の製造方法によれば、アルミニウムがｐ型イオン注入領域１３と、チタン１５の界面に拡散することにより、ｐ型イオン注入領域１３でのコンタクト抵抗が低減される。したがって、接合障壁ショットキーダイオードのオン抵抗が低減される。

また、図１５に示す本実施の形態の半導体装置は、ｐ型イオン注入領域１３上以外の領域のチタン１５と、アルミニウム１７との間にタンタルナイトライド１６が形成されている。また、ｐ型イオン注入領域１３以外のｎ型エピタキシャル層１２とチタン１５の界面のアルミニウム濃度が、ｎ型キャリア濃度以下となっている。

この結果、逆方向漏れ電流を抑制した上で、素子のオン抵抗を低減する半導体装置が実現されることは第２の実施の形態と同様である。

以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、半導体装置の製造方法、半導体装置等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体装置の製造方法、半導体装置等に関わる要素を適宜選択して用いることができる。

その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法、半導体装置は本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。

第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第３の実施の形態の半導体装置の断面図である。 第４の実施の形態の半導体装置の製造方法を示す工程断面図である。 第４の実施の形態の半導体装置の製造方法を示す工程断面図である。 第４の実施の形態の半導体装置の製造方法を示す工程断面図である。 第４の実施の形態の半導体装置の製造方法を示す工程断面図である。

符号の説明

１１ ｎ型基板
１２ ｎ型エピタキシャル層
１３ ｐ型イオン注入領域
１４ ＳｉＯ_２
１５、１５ａ、１５ｂ ショットキー電極材（チタン）
１５ｃ アルミニウム拡散チタン領域
１６ バリアメタル（タンタルナイトライド）
１７ パッド電極材（アルミニウム）
２４ フォトレジスト

Claims (14)

1. ｎ型炭化珪素半導体基板上に設けられたｎ型エピタキシャル炭化珪素半導体層表面の一部領域にｐ型不純物をイオン注入し、ｐ型不純物領域を形成する工程と、
   前記ｎ型エピタキシャル炭化珪素半導体層表面に、前記ｎ型エピタキシャル炭化珪素半導体層との間にショットキー障壁を形成する第１の金属層を堆積する工程と、
   前記第１の金属層上にアルミニウムを含有する第２の金属層を堆積する工程と、
   前記第２の金属層を堆積する工程の後に熱処理する工程とを有し、
   前記熱処理により前記第２の金属層に含有されるアルミニウムを選択的に前記ｐ型不純物領域に拡散させることを特徴とする半導体装置の製造方法。
2. 前記第１の金属層を堆積する工程の後に、前記ｐ型不純物領域上の前記第１の金属層を選択的に除去する工程と、
   前記第１の金属層を選択的に除去する工程の後、前記第２の金属層を堆積する工程の前に、前記第１の金属層上に、前記第１の金属層と同一組成の第３の金属層を堆積する工程を有することを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記ｐ型不純物がアルミニウムであることを特徴とする請求項１または請求項２記載の半導体装置の製造方法。
4. 前記第１の金属層が、チタン、タングステン、モリブデン、ニッケルまたはチタンシリサイドからなる群より選ばれる１つの金属で形成されることを特徴とする請求項１ないし請求項３いずれか一項に記載の半導体装置の製造方法。
5. ｎ型炭化珪素半導体基板上に設けられたｎ型エピタキシャル炭化珪素半導体層と、
   前記ｎ型エピタキシャル炭化珪素半導体層表面の一部に形成されるｐ型不純物領域と、
   前記ｎ型エピタキシャル炭化珪素半導体層上に形成され、前記ｎ型エピタキシャル炭化珪素半導体層との間にショットキー障壁を形成する第１の金属層と、
   前記第１の金属層上に形成されるアルミニウムを含有する第２の金属層とを有し、
   前記ｐ型不純物領域上の前記第１の金属層の膜厚が、前記ｐ型不純物領域上以外の領域上の前記第１の金属層の膜厚よりも薄いことを特徴とする半導体装置。
6. 前記ｎ型エピタキシャル炭化珪素半導体層と前記第１の金属層との界面のアルミニウム濃度が、前記ｐ型不純物領域以外の領域において、ｎ型キャリア濃度以下であることを特徴とする請求項５記載の半導体装置。
7. 前記ｐ型不純物がアルミニウムであることを特徴とする請求項５または請求項６記載の半導体装置。
8. 前記第１の金属層が、チタン、タングステン、モリブデン、ニッケルまたはチタンシリサイドからなる群より選ばれる１つの金属で形成されることを特徴とする請求項５ないし請求項７いずれか一項に記載の半導体装置。
9. 前記半導体装置が、接合障壁ショットキーダイオードまたはｐ−ｉ−ｎ／ショットキー混合ダイオードであることを特徴とする請求項５ないし請求項８いずれか一項に記載の半導体装置。
10. ｎ型炭化珪素半導体基板上に設けられたｎ型エピタキシャル炭化珪素半導体層と、
    前記ｎ型エピタキシャル炭化珪素半導体層表面の一部に形成されるｐ型不純物領域と、
    前記ｎ型エピタキシャル炭化珪素半導体層上に形成され、前記ｎ型エピタキシャル炭化珪素半導体層との間にショットキー障壁を形成する第１の金属層と、
    前記第１の金属層上に形成されるアルミニウムを含有する第２の金属層とを有し、
    前記ｐ型不純物領域上以外の領域の前記第１の金属層と、前記第２の金属層との間にバリアメタル層が形成されていることを特徴とする半導体装置。
11. 前記ｎ型エピタキシャル炭化珪素半導体層と前記第１の金属層との界面のアルミニウム濃度が、前記ｐ型不純物領域以外の領域において、ｎ型キャリア濃度以下であることを特徴とする請求項１０記載の半導体装置。
12. 前記ｐ型不純物がアルミニウムであることを特徴とする請求項１０または請求項１１記載の半導体装置。
13. 前記第１の金属層が、チタン、タングステン、モリブデン、ニッケルまたはチタンシリサイドからなる群より選ばれる１つの金属で形成されることを特徴とする請求項１０ないし請求項１２いずれか一項に記載の半導体装置。
14. 前記半導体装置が、接合障壁ショットキーダイオードまたはｐ−ｉ−ｎ／ショットキー混合ダイオードであることを特徴とする請求項１０ないし請求項１３いずれか一項に記載の半導体装置。
    

Images