CN107251230A - 用于制造宽带隙结势垒肖特基二极管的方法 - Google Patents

用于制造宽带隙结势垒肖特基二极管的方法 Download PDF

Info

Publication number
CN107251230A
CN107251230A CN201580066943.7A CN201580066943A CN107251230A CN 107251230 A CN107251230 A CN 107251230A CN 201580066943 A CN201580066943 A CN 201580066943A CN 107251230 A CN107251230 A CN 107251230A
Authority
CN
China
Prior art keywords
layer
metal layer
anode
thickness
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580066943.7A
Other languages
English (en)
Other versions
CN107251230B (zh
Inventor
R.米纳米萨瓦
M.拉希莫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Co ltd
Original Assignee
ABB Technology AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Technology AG filed Critical ABB Technology AG
Publication of CN107251230A publication Critical patent/CN107251230A/zh
Application granted granted Critical
Publication of CN107251230B publication Critical patent/CN107251230B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供了一种用于制造具有阳极侧(10)和阴极侧(15)的宽带隙结势垒肖特基二极管(1)的方法，其中(n+)掺杂的阴极层(2)布置在阴极侧(15)上，至少一个p掺杂的阳极层(3)布置在阳极侧(10)上，(n‑)掺杂的漂移层(4)布置在阴极层(2)和该至少一个阳极层(3)之间，该漂移层(4)延伸至阳极侧(10)，其中执行以下制造步骤：a)提供(n+)掺杂的宽带隙基底(100)，b)在阴极层(2)上产生漂移层(4)，c)在漂移层(4)上产生该至少一个阳极层(3)，d)在阳极侧(10)上将第一金属层(5)施加到漂移层(4)的顶部上以形成肖特基接触(55)，其特征在于，e)在至少一个阳极层(3)的顶部上产生第二金属层(6)，其中在产生第一金属层(5)和第二金属层(6)之后，该至少一个阳极层(3)的顶部上的金属层具有第二厚度(64)，且漂移层(4)的顶部上的金属层具有第一厚度(54)，其中第二厚度(64)小于第一厚度(54)，f)然后在第一温度下执行第一加热步骤(63)，由此，由于第二厚度(64)小于第一厚度(54)，故在第二金属层(6)和该至少一个阳极层(3)之间的界面处形成欧姆接触(65)，其中执行第一加热步骤(63)，使得第一金属层(5)下方的温度保持低于用于形成欧姆接触的温度。

Description

用于制造宽带隙结势垒肖特基二极管的方法
技术领域
本发明涉及功率电子器件的领域，且更具体而言涉及一种根据权利要求1的前序部分的用于制造结势垒肖特基二极管的方法。
背景技术
碳化硅(SiC)代表有前景的半导体材料，其允许比已知硅装置更高功率的装置和更高频率的应用。然而，需要不同的制造过程以用于在碳化硅基底中产生掺杂层和用于形成电接触。
现有技术的结势垒肖特基(JBS)二极管包括阴极电极，以下的层布置在其上：n掺杂的阴极层、较低n-掺杂的漂移层、较高p+掺杂的阳极层。所有掺杂层形成为掺杂的碳化硅层。阳极层与阳极电极接触，其因此与阳极层形成欧姆接触。阳极电极在装置的整个表面上形成为连续金属层。漂移层延伸至碳化硅的表面。该层与阳极电极具有肖特基接触。
因此，在装置的阳极侧上，肖特基金属接触沉积在与阳极层的紧邻肖特基结的p+注入物相关联的SiC漂移层的顶部上，使得其耗尽区域在反向偏压下产生势垒，以保护肖特基结免受高电场，因此减少漏电流。
现有技术的SiC结势垒肖特基二极管的阳极电极通过将金属层(通常是Ti)在SiCn型轻掺杂的漂移层和p+注入物的顶部上沉积来形成。该金属层然后在低于700℃的最高温度下退火，以便避免肖特基接触的退化或甚至在肖特基区域中形成欧姆接触，因为在SiC中，欧姆接触的形成发生在高于1000℃。
然而，此低温度范围不足以与p+阳极层形成欧姆接触，即使其高掺杂。
尽管欧姆接触形成可使用额外的沉积、退火和光刻步骤来执行，以便首先在高温度下形成欧姆接触，随后在低温度下形成肖特基接触，但这将增加成本，且导电的肖特基接触由于在产生欧姆接触之后缺少专用作肖特基接触区域的区域的有效选择性清洁而不可避免地受损，因为此清洁(通常是湿式清洁)也影响欧姆接触。
在US 8450196 B2中，描述了一种制造方法，其中在SiC基底上，在基底的整个表面上形成连续的金属层(产生肖特基接触)。随后，施加了具有开口的掩模，且穿过掩模来照射金属层。结果，在掩模具有开口之处的此位置处，高温度可施加至金属层，这将肖特基接触转变成欧姆接触，使得肖特基接触和欧姆接触交替。然而，该方法由于限定欧姆接触的最小尺寸的热束的直径而导致了较差的准确性和分辨率，且由于金属层中的热扩散，故热分布到束的侧向侧，使得欧姆接触和肖特基接触之间的界面变得模糊。
JP 2011165660 A描述了一种用于产生肖特基势垒二极管的方法。30 nm钛和100nm镍层沉积在p阳极区域上。由钼制成的厚金属层沉积在p阳极区域之间，其还覆盖Ti/Ni金属层，因此在阳极侧上形成公共平坦表面。现在，所有金属层在高温度下同时处理。由于不同金属的使用，故欧姆连结层由Ti/Ni层形成，且肖特基势垒层由钼层形成。
EP 1885000 A2描述了具有p+和p掺杂区域的JBS肖特基二极管。由于p掺杂的区域的不同掺杂浓度，故欧姆接触在重掺杂的p+区域上形成，而在这些区域之间，肖特基接触在低掺杂的p区域上形成。
发明内容
本发明的目的在于提供一种用于制造宽带隙(具体是碳化硅)结势垒肖特基二极管的方法，其中可达到较好的欧姆接触和肖特基接触。
该目的通过根据权利要求1的制造方法来达到。
本发明的方法用于制造具有阳极侧和与阳极侧相对的阴极侧的宽带隙(具体是碳化硅)结势垒肖特基二极管，其中
第一导电性类型的阴极层布置在阴极侧上，
与第一导电性类型不同的第二导电性类型的至少一个阳极层布置在阳极侧上，
第一导电性类型的漂移层布置在阴极层和该至少一个阳极层之间，该漂移层延伸至阳极侧，
其中执行以下制造步骤：
a)提供宽带隙(具体是碳化硅)基底，其形成成品二极管中的阴极层；
b)在阴极层的与阴极侧相对的侧上产生漂移层；
c)在阳极侧上在漂移层上产生该至少一个阳极层；
d)在阳极侧上将具有第一厚度的第一金属层施加到漂移层的顶部上以形成肖特基接触，该第一金属层接触漂移层，
e)在至少一个阳极层的顶部上产生具有第二金属层厚度的第二金属层，
其中在产生第一金属层和第二金属层之后，该至少一个阳极层的顶部上的金属层具有第二厚度，且漂移层的顶部上的金属层具有第一厚度，其中第二厚度小于第一厚度，
f)然后在第一温度下执行第一加热步骤，由此，由于第二厚度小于第一厚度，故在第二金属层以及第二金属层施加到其上的此至少一个阳极层之间的界面处形成欧姆接触，其中执行第一加热步骤，使得第一金属层下方的温度保持低于用于形成欧姆接触的温度。
通过在执行第一加热步骤之前改变基底上的金属层(第一金属层和第二金属层)的厚度，较厚的金属层可沉积在专用作肖特基接触区域(在漂移层的顶部上)的区域中，且较薄的金属层可沉积在专用作欧姆接触区域(在阳极层的顶部上)的区域中。
第一加热步骤(在加热(主要是加热束的穿透)较低厚度的第二金属层期间)的加热条件选择成使得在第二金属层和SiC材料之间的界面处形成欧姆接触。示例性地，第二金属层中和下方的第一温度是至少850℃或至少1000℃，温度高到足以在第二金属层/SiC界面处形成欧姆接触。
在比第二金属层较厚的第一金属层处，热在较厚金属层中部分地被反射和/或被吸收，且甚至在考虑第一金属层中的热传递时，第一金属层下方的温度保持为比用于形成欧姆接触的最低温度低的温度。
本发明的方法允许了形成良好的欧姆接触和肖特基接触。形成欧姆接触，而不会有损肖特基接触完整性，或反之亦然。
本发明的制造方法还可应用成使得加热步骤被组合，如，用于形成肖特基接触和欧姆接触的第一加热步骤和第二加热步骤，或第一加热步骤和用于退火/扩散阳极层的加热步骤。当阳极层在第二金属层下方形成时，示例性地高达850℃或更高的温度存在于阳极层的注入区域处，其温度足以使阳极层退火。
该制造方法示例性地应用于本发明的二极管的有源区域中，但本发明的方法也可在末端区域中执行，其沿侧向包绕依赖末端区域中产生的层和电触点(如果此层由电触点接触)的有源区域。
本发明的主题的其他优选实施例在从属权利要求中公开。
附图说明
在以下文本中将参照附图来更详细地论述本发明的主题，在附图中：
图1至7以及10至13、15和17示出了用于制造SiC JBS二极管的本发明的方法的步骤；
图7、8、14和16示出了根据本发明的制造方法制造的不同SiC JBS二极管。
用于图中的参照标号及其意义在参照标号清单中概述。大体上，相似或功能相似的部分给有相同的参照标号。描述的实施例意指示例且不应当限定本发明。
具体实施方式
提供了一种用于制造具有阳极侧10和与阳极侧10相对的阴极侧15的宽带隙(具体是碳化硅)结势垒肖特基二极管1的发明方法。(n+)高掺杂的阴极层2布置在阴极侧15上。至少一个p掺杂的阳极层3布置在阳极侧10上，且(n-)低掺杂的漂移层4布置在这两层之间。在阳极侧10上，漂移层4延伸至阳极侧10。执行以下制造步骤：
a)提供宽带隙(具体是碳化硅)基底100，其形成成品二极管1中的阴极层2(图1)，
b)在阴极层2的与阴极侧15相对的侧上产生漂移层4(图2)，
c)在与阴极侧15相对的侧上在漂移层4上产生该至少一个阳极层3(图3)，
d)在阳极侧10上将具有第一厚度52的第一金属层5施加到漂移层4的顶部上以形成肖特基接触，该第一金属层5接触漂移层4(图4)，
e)在至少一个阳极层3的顶部上产生具有第二金属层厚度62的第二金属层6，
其中在产生第一金属层5和第二金属层6之后，且对于以下加热步骤(f)，该至少一个阳极层3的顶部上的金属层具有第二厚度64，且漂移层4的顶部上的金属层具有第一厚度54，其中第二厚度64小于第一厚度54，
f)然后(即，在执行步骤d)和e)之后)，在第一温度下执行第一加热步骤63，由此，由于第二厚度64小于第一厚度54，故在第二金属层6以及第二金属层6施加到其上的该至少一个阳极层3之间的界面处形成欧姆接触65，其中执行第一加热步骤63，使得第一金属层5下方的温度保持低于用于形成欧姆接触的温度。
宽带隙基底可由任何宽带隙材料(如碳化硅、氮化镓或砷化镓)制成，但任何其他宽带隙材料也是可能的。
执行第一加热步骤63，使得第二金属层和该至少一个阳极层3的界面处的温度(即，第一温度)高到足以形成欧姆接触，而由于漂移层上方的金属层的较高厚度(第一厚度)，故第一金属层和漂移层的界面处的温度低于形成欧姆接触的此温度，即，形成肖特基接触。
对于碳化硅基底100，基底100可由任何类型的碳化硅组成，示例性地由3C-碳化硅或4H-碳化硅或6H-碳化硅组成。示例性地，碳化硅基底100且因此还有阴极层2的掺杂浓度可在1×1018到1×1019 cm-3之间。碳化硅基底100的厚度是使得达到成品二极管1中的期望的电性质且基底100在制造步骤期间的处理期间坚固的厚度。基底100可设成一定厚度，其在制造方法中随后减小，使得基底100在处理期间更坚固，但随后针对装置中的电性质而优化。示例性地，由机械和/或化学除去步骤(如研磨、抛光和/或蚀刻)进行的这种减薄可在任何期望的制造步骤下执行。
在步骤a)中，基底100可为晶片，在晶片上同时地产生多个二极管。备选地，在步骤a)中，基底可为芯片，在芯片上产生单个二极管。
在步骤a)之后且在步骤b)之前，在碳化硅基底100上，可在基底100的与阴极侧15相对的侧上产生具有低于基底100的掺杂浓度且高于漂移层4的掺杂浓度的n掺杂的缓冲层8(见图9，其中成品二极管1示出为具有布置在阴极层2和漂移层4之间的n掺杂的缓冲层8)。缓冲层8的掺杂浓度示例性地在1×1017到5×1018 cm-3之间；且厚度可在0.5到2 µm之间。
示例性地，漂移层4的掺杂浓度可在1×1014到1×1016 cm-3之间。漂移层4的厚度(即，该层沿垂直于阴极侧15的方向的延伸)示例性地可在3到150 µm之间。可由外延生长来产生漂移层4和缓冲层8(如果此层存在于根据本发明的方法制造的二极管1中)。通过此外延生长，示例性地产生了恒定掺杂浓度的层，但当然，掺杂浓度的变化也是可能的，例如，沿从阴极侧至阳极侧的方向降低的掺杂浓度。上文给出的掺杂浓度的值应当理解为恒定掺杂浓度(未排除制造方法的缺陷引起的掺杂浓度的变化)的情况下的平均掺杂浓度，或变化的掺杂浓度的情况下的最高掺杂浓度。
在步骤c)中，产生至少一个阳极层3，其具有1×1016到1×1021 cm-3之间或1×1017到1×1020 cm-3之间或1×1017到1×1018 cm-3之间的最高掺杂浓度。可通过外延生长p掺杂层或通过施加掺杂剂(例如，通过注入)之后热退火来产生该至少一个阳极层3，示例性地，两种方法在例如通过蚀刻产生凹部之后在其中填充p掺杂剂。该至少一个阳极层3沿侧向(在平行于阳极侧10的平面中)受限，使得在该至少一个阳极层3附近，漂移层4延伸至阳极侧10，即，至SiC材料的表面。
还可在步骤d)之后且在步骤e)之前通过使用第一金属层5作为掩模来产生该至少一个阳极层3，第一金属层5在此区域处具有开口，其中在步骤e)中，将产生第二金属层，且其中在步骤f)中，将产生欧姆接触。当第一金属层部分地覆盖漂移层时，在此区域中，不产生阳极层3，而在具有开口的此区域中，可施加p掺杂剂。
在加热步骤f)，即，在形成欧姆接触的步骤，漂移层的顶部上的所有金属层的厚度(即，第一厚度54)具有高厚度，使得在金属层下方建立肖特基接触。阳极层的顶部上的所有金属层的厚度(即，第二厚度64)为低厚度，使得在金属层下方建立欧姆接触。
该至少一个阳极层3可为单个阳极层(例如，如图3中所示)，或它可包括多个p掺杂的区域32、34(如图12中示例性所示)。此p掺杂的区域可全部具有相同的尺寸，或阳极层3可包括具有第一宽度33的至少一个p掺杂的阱区域32，以及具有大于第一宽度33的第二宽度35的至少一个p掺杂的浪涌区域34(图13)。阱区域32和浪涌区域34的最高掺杂浓度可相同，但还可能的是，区域32、34具有不同的最高掺杂浓度。
阳极层3是装置的有源单元区域中的p掺杂层。有源单元区域从阳极侧10延伸至阴极侧15，且包括有源电可控的区域。该装置包括有源单元区域，其由末端区域包绕。在有源单元区域中布置了一个或多个单元，其包括阴极层2、(如果存在的话，缓冲层8)、漂移层4和阳极层3，其中n或p掺杂的区域的连接到阴极电极25或阳极电极(欧姆接触65)上、或投影至此连接和其间的区域(示例性地，其中金属层和漂移层4之间存在肖特基接触55的区域)的此部分应当理解为阴极层2或阳极层3。连接到阳极层3上的所有欧姆接触65形成阳极电极。在阳极电极65和阴极电极25具有不同形状的情况下，它们之间的有源单元区域形成截头锥体或拟柱体，其具有作为基底区域的阳极电极65和阴极电极25，以及作为侧面(示例性地，侧面具有三角形或梯形的形状)的其间的掺杂的SiC层。在阳极电极包括多个欧姆接触65的情况下，包络区域应当仅在评估有源单元区域的意义上认作是阳极电极。
区域的宽度应当理解为区域的较短延伸，而不是该区域的与该较短延伸垂直的延伸，或者在沿两个方向具有相同的延伸的情况下，应当理解为这些延伸中的一者(即，在圆形的情况下，宽度应当看作是圆形的直径，或在正方形的情况下看作是正方形的边缘长度)，所有都沿平行于阳极侧的方向测量。阱区域32的示例性设计是条、正方形(其中宽度和长度相同)或圆形(其中宽度是直径)、或六边形设计(也称为"蜂窝"设计)，其示例性地具有1到10 µm的宽度。因此，宽度应当是在平行于阴极侧的平面中可完全放入该区域中的圆形的最大直径。
第二宽度35(浪涌区域34的)可大于的第一宽度33(阱区域32的)。示例性地，第二宽度35是第一宽度33的至少10倍。在示例性实施例中，阱区域32产生成具有1到5 µm之间的第一宽度33，且/或浪涌区域34产生成具有50到300 µm之间的第二宽度35。浪涌区域可具有任何形状，以及上文提到用于阱区域的形状，如条、正方形、圆形或六边形设计。
欧姆接触65是两个导体之间(即，对于半导体，金属层和半导体层(即，掺杂的碳化硅层)之间)的具有线性电流-电压特性的电学结。欧姆接触具有低电阻。阳极侧10上的欧姆接触65形成本发明的SiC二极管的阳极电极。相比之下，肖特基接触55是不展示线性I-V曲线(使得它是非欧姆接触)的结或接触。金属和半导体带之间的肖特基接触的肖特基势垒限定前向偏压中的装置开启电压，即，克服势垒时的载流子流。
在示例性实施例中，对于包括阱区域32和浪涌区域34的阳极层3，可能只在浪涌区域34和第二金属层6之间的界面处具有欧姆接触65(示例性地，在图13中所示，其中阱区域32由第一金属层5覆盖，使得仅在浪涌区域34处可形成欧姆接触65(图14))。这意味着只在浪涌区域34上方产生薄的第二金属层6，而所有阱区域32由较厚的第一金属层5覆盖。
备选地，可在浪涌区域34处以及在阱区域32上产生欧姆接触65(图16)。对于此装置，第一金属层5布置在所有区域上方，其中至少在有源单元区域中或还在末端区域中，漂移层4延伸至阳极侧10，即，阳极侧10上的SiC碳化物材料的表面。第二金属层6布置在所有阳极层3的顶部上，即，其存在于浪涌区域34和阱区域32的顶部上(图15)。
在另一个示例性实施例中，在步骤d)中，第一金属层5施加成具有200 nm到5 µm之间的第一金属层厚度52。在步骤e)中，第二金属层6可施加成具有1到200 nm之间的第二金属层厚度62。因此，第一厚度54可在200 nm到5.2 µm之间(其取决于对应于第一金属层厚度52或第一金属层厚度52加第二金属层厚度62的制造方法)，且第二厚度64可在1到200 nm之间(其对应于第二金属层厚度62)。通过将第二金属层6施加到漂移层4上或通过从第一金属层5除去材料来产生第二厚度64的金属，该减小的厚度对应于第二金属层厚度62，其也是第二厚度64。
示例性地，用于产生第一金属层5和/或第二金属层6的材料是贵金属，即，在潮湿空气中抗腐蚀和氧化的金属。示例性地，贵金属是钯、铂、铝、或包括钛以及钯、铂或铝中的至少一者的混合物。在另一个示例性实施例中，用于产生第一金属层5和/或第二金属层6的材料是耐火金属，即，非常抗热和磨损的金属。示例性地，耐火金属是镍、钛、钽、钨或钴。用于第一金属层5和/或第二金属层6的材料也可为前文提到的金属的任何的混合物。相同金属或金属混合物可用于第一金属层5和第二金属层6两者，但还可能使用不同的金属或金属混合物。
还可能将第一金属层5和/或第二金属层6施加成前文提到的金属中的至少两者的层的叠层。附加的铝层可施加到第一金属层5的顶部上。该Al层因此是第一金属层5的一部分，因此贡献了第一厚度54，但还用作热束的阻挡层。此外，铝允许了用于肖特基接触的良好粘结金属接触。示例性地，铝层具有3到5 µm的厚度。
在步骤f)中，施加了第一温度(在第二金属层6和至少一个阳极层3的界面处测量)。示例性地，第一温度为至少850℃或至少1000℃。由于第二金属层6(其布置在阳极层3上方，且具有第二厚度64)比第一金属层5(其布置在漂移层4上方且包括一起具有第一厚度54的第一金属层5和第二金属层6)较薄，故第一金属层5下方的温度比第二金属层6下方的低。第一加热步骤63的加热条件(示例性地，加热持续时间或加热脉冲，以及由加热源产生的加热束的穿透深度(例如，加热束的波长)，以及第一金属层5的材料和第一厚度52)选择成使得第一金属层5下方(即，漂移层4的界面处)的温度保持低于用于形成欧姆接触的温度，即，示例性地，温度保持低于800℃、低于700℃或低于650℃。
不同的加热源可用于施加第一温度。示例性地，施加激光束以用于执行第一加热步骤63。此激光束也可通过掩模施加或通过扫描热应当施加之处的区域(即，存在第一金属层之处的区域)来施加。还可使用将激光束聚焦于第一金属层的区域的任何其他方法，如，施加反射层。层束可施加成脉冲层，由此，到第一金属层和阳极层之间的界面的热传递可至少减少。还可使用其他加热源(示例性地，在第二金属层上方产生局部热束且避免对相邻区域的热破坏的加热源)，如，电子束或离子束。
在施加第一金属层5之后(即，步骤d之后)，可在第二温度下执行第二加热步骤53(图10)，由此在该第一金属层5和漂移层4之间的界面处改善肖特基接触55。第二温度(在第一金属层5和漂移层4的界面处测量)低于用于形成欧姆接触的温度，但其高到使得改善了肖特基接触。示例性地，第二温度低于800℃或低于650℃。示例性地，第二温度高于400℃。
还可能产生第一金属层5和第二金属层6，且在步骤f)中施加第一温度，使得在第一金属层5下方，温度低于800℃、低于700℃或低于650℃，即，与第一加热步骤53同时执行前文提到的第二加热步骤63。
在另一个示例性实施例中，在步骤d)之后，阻挡层7可施加到第一金属层5的顶部上，该阻挡层7在第二金属层6处具有开口(图17)。在阻挡层7中，热被反射和/或被吸收，使得在步骤f)中，第一金属层5下方的温度进一步降低。阻挡层7可由硅或氧化物或二氧化硅或光阻层制成。由于第一金属层5和第二金属层6之间的厚度差，故第一金属层5下方的温度已经远低于第二金属层6下方的温度。阻挡层7进一步增强该效果，即，热有效受阻或减少而不能达到第一金属层5和漂移层4之间的界面，使得肖特基接触55在步骤f)中保持，而由于第二金属层6中的较低厚度，在步骤f)中，产生了欧姆接触65。
在阴极侧15上，在任何适合的制造步骤形成阴极电极25。示例性地，阴极电极25是欧姆接触，且也可通过施加金属层(如，提到的用于在阳极侧上产生欧姆接触的那些)来形成，其加热到足够高的温度以用于建立欧姆接触，示例性地到高于850℃或高于1000℃的温度。阴极电极25接触阴极层2。
示例性地，在步骤d)中，可施加连续的第一金属层5(图4)，从而覆盖阳极侧10上的整个SiC表面，或至少有源单元区域。在步骤e)中，可通过使在步骤f)中形成欧姆接触65之处的此至少一个阳极层3上方的第一金属层5部分地除去来产生第二金属层6，使得在步骤f)中应当建立欧姆接触65之处的那些区域上方，第二金属层6的厚度减小至第二厚度64，从而在肖特基接触55应当保持之处的此区域上方保持第一厚度54(图6)。将厚度减小至第二厚度64可意味着在一个步骤中减小厚度(图6)，或在应当形成欧姆接触65之处的此至少一个阳极层3上方完全除去第一金属层5(图5)。随后，可施加第二金属层6，通过只在欧姆接触65应当形成之处的至少一个阳极层3上方的掩模，或作为连续层，其还覆盖第一金属层5，且从而变为漂移层4的顶部上的金属层的一部分，即，漂移层4的顶部上的金属层然后包括步骤d)中施加的第一金属层5，以及步骤e)中施加的第二金属层6(图11)，造成包括第一金属层厚度52和第二金属层厚度62的第一厚度54。第二厚度64是p阳极层3上方的所有金属层的厚度，其在此情况下是第二金属层62的厚度。
在另一个实施例中，切换层的导电性类型，即，第一导电性类型的所有层是p型(例如，阴极层2或漂移层4)，且第二导电性类型的所有层是n型(例如，阳极层3)。
参照标号清单
1 结势垒肖特基二极管
10 阳极侧
15 阴极侧
100 宽带隙基底
2 阴极层
25 阴极电极
3 阳极层
32 阱区域
33 第一宽度
34 浪涌区域
35 第二宽度
4 漂移层
5 第一金属层
52 第一厚度
53 第二加热步骤
54 第一厚度
55 肖特基接触
6 第二金属层
62 第二厚度
63 第一加热步骤
64 第二厚度
65 欧姆接触
7 阻挡层
8 缓冲层。

Claims (15)

1.一种用于制造具有阳极侧(10)和与所述阳极侧(10)相对的阴极侧(15)的宽带隙结势垒肖特基二极管(1)的方法，其中
第一导电性类型的阴极层(2)布置在所述阴极侧(15)上，
与所述第一导电性类型不同的第二导电性类型的至少一个阳极层(3)布置在所述阳极侧(10)上，
所述第一导电性类型的漂移层(4)布置在所述阴极层(2)和所述至少一个阳极层(3)之间，所述漂移层(4)延伸至所述阳极侧(10)，
其中执行以下制造步骤：
a)提供宽带隙基底(100)，其形成成品二极管(1)中的阴极层(2)，
b)在所述阴极层(2)的与所述阴极侧(15)相对的侧上产生所述漂移层(4)，
c)在所述阳极侧(10)上在所述漂移层(4)上产生所述至少一个阳极层(3)，
d)在所述阳极侧(10)上将具有第一金属层厚度(52)的第一金属层(5)施加到所述漂移层(4)的顶部上以形成肖特基接触(55)，所述第一金属层(5)接触所述漂移层(4)，其特征在于，
e)在至少一个阳极层(3)的顶部上产生具有第二金属层厚度(62)的第二金属层(6)，
其中在产生所述第一金属层(5)和所述第二金属层(6)之后，所述至少一个阳极层(3)的顶部上的金属层具有第二厚度(64)，且所述漂移层(4)的顶部上的金属层具有第一厚度(54)，其中所述第二厚度(64)小于所述第一厚度(54)，
f)然后在第一温度下执行第一加热步骤(63)，由此，由于所述第二厚度(64)小于所述第一厚度(54)，故在所述第二金属层(6)以及第二金属层(6)施加到其上的所述至少一个阳极层(3)之间的界面处形成欧姆接触(65)，其中执行所述第一加热步骤(63)，使得所述第一金属层(5)下方的温度保持低于用于形成欧姆接触的温度。
2.根据权利要求1所述的方法，其特征在于，在步骤e)中，将所述第二金属层(6)施加为连续层，其覆盖所述第一金属层(5)，其中所述第一厚度(54)包括所述第一金属层厚度(52)和所述第二金属层厚度(62)。
3.根据权利要求1或权利要求2所述的方法，其特征在于，在步骤d)之后，在第二温度下执行第二加热步骤(53)，由此在所述第一金属层(5)和所述漂移层(4)之间的界面处改善所述肖特基接触(55)。
4.根据权利要求1至权利要求3中任一项所述的方法，其特征在于，在步骤f)中，所述第一金属层(5)下方的温度保持低于800℃或低于700℃或低于650℃。
5.根据前述权利要求中任一项所述的方法，其特征在于，所述宽带隙基底(100)是碳化硅基底。
6.根据前述权利要求中任一项所述的方法，其特征在于，在步骤c)中，产生具有第一宽度(33)的所述第二导电性类型的至少一个阱区域(32)和具有大于所述第一宽度(33)的第二宽度(35)的所述第二导电性类型的至少一个浪涌区域(34)，其中所述至少一个阱区域(32)和所述至少一个浪涌区域(34)形成所述至少一个阳极层(3)。
7. 根据权利要求6所述的方法，其特征在于，以下的至少一者：
所述第一宽度(33)在1到5 µm之间，或
所述第二宽度(35)在50到200 µm之间，或
所述第二宽度(35)是所述第一宽度(33)的至少10倍。
8. 根据前述权利要求中任一项所述的方法，其特征在于，在步骤d)中，施加具有200nm到5 µm之间的第一金属层厚度(52)的所述第一金属层(5)。
9. 根据前述权利要求中任一项所述的方法，其特征在于，在步骤f)中，施加具有1到200 nm之间的第二金属层厚度(62)的所述第二金属层(6)。
10. 根据前述权利要求中任一项所述的方法，其特征在于，在步骤f)中，所述第二金属层(6)之间的界面处的第一温度是至少850 ℃或至少1000℃。
11. 根据前述权利要求中任一项所述的方法，其特征在于，
在步骤d)中，施加连续的第一金属层(5)，且
在步骤e)中，通过使在步骤f)中形成欧姆接触(65)之处的所述至少一个阳极层(3)上方的所述第一金属层(5)部分地除去至所述第二厚度(64)来产生所述第二金属层(6)。
12. 根据前述权利要求中任一项所述的方法，其特征在于，
在步骤d)中，施加连续的第一金属层(5)，且
在步骤f)中，通过使在步骤f)中形成欧姆接触(65)之处的所述至少一个阳极层(3)上方的所述第一金属层(5)完全除去且随后施加第二金属层(6)来产生所述第二金属层(6)。
13.根据前述权利要求中任一项所述的方法，其特征在于，
在步骤d)之后，将阻挡层(7)施加到所述第一金属层(5)的顶部上，所述阻挡层(7)在所述第二金属层(6)处具有开口，其中热被反射和/或被吸收，从而在步骤f)中，进一步降低所述第一金属层(5)下方的温度。
14.根据权利要求13所述的方法，其特征在于，使用硅或氧化物或二氧化硅或光阻层或铝层作为所述阻挡层(7)。
15.根据前述权利要求中任一项所述的方法，其特征在于，在步骤f)中，施加激光束来执行所述第一加热步骤(63)。
CN201580066943.7A 2014-12-08 2015-11-04 用于制造宽带隙结势垒肖特基二极管的方法 Active CN107251230B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP14196737.2 2014-12-08
EP14196737 2014-12-08
PCT/EP2015/075730 WO2016091488A1 (en) 2014-12-08 2015-11-04 Method for manufacturing a wide bandgap junction barrier schottky diode

Publications (2)

Publication Number Publication Date
CN107251230A true CN107251230A (zh) 2017-10-13
CN107251230B CN107251230B (zh) 2020-05-12

Family

ID=52011083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580066943.7A Active CN107251230B (zh) 2014-12-08 2015-11-04 用于制造宽带隙结势垒肖特基二极管的方法

Country Status (5)

Country Link
US (1) US9887086B2 (zh)
EP (1) EP3231008B1 (zh)
JP (1) JP6757728B2 (zh)
CN (1) CN107251230B (zh)
WO (1) WO2016091488A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11227844B1 (en) * 2018-10-09 2022-01-18 National Technology & Engineering Solutions Of Sandia, Llc Gallium nitride electromagnetic pulse arrestor
IT201800010396A1 (it) * 2018-11-16 2020-05-16 St Microelectronics Srl Sistema e metodo per la rilevazione della concentrazione di particelle metalliche

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1885000A2 (en) * 2006-08-01 2008-02-06 Cree Inc. Semiconductor devices including Schottky diodes with controlled breakdown and methods of fabricating same
JP2010080797A (ja) * 2008-09-29 2010-04-08 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2012044006A (ja) * 2010-08-19 2012-03-01 Shindengen Electric Mfg Co Ltd 半導体装置及びその製造方法
US20140197422A1 (en) * 2013-01-16 2014-07-17 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786621A (ja) * 1993-09-09 1995-03-31 Sansha Electric Mfg Co Ltd 複合ダイオード
DE50009436D1 (de) * 1999-09-22 2005-03-10 Siced Elect Dev Gmbh & Co Kg SiC-Halbleitervorrichtung mit einem Schottky-Kontakt und Verfahren zu deren Herstellung
US7105875B2 (en) * 2004-06-03 2006-09-12 Wide Bandgap, Llc Lateral power diodes
DE102006050360B4 (de) 2006-10-25 2014-05-15 Infineon Technologies Austria Ag Verfahren zum Erzeugen eines elektrischen Kontakts auf SiC
JP5401356B2 (ja) * 2010-02-09 2014-01-29 昭和電工株式会社 半導体装置の製造方法
JP5881322B2 (ja) * 2011-04-06 2016-03-09 ローム株式会社 半導体装置
KR101913387B1 (ko) * 2012-03-23 2018-10-30 삼성전자주식회사 Ⅲ족 질화물 이종 접합 구조 소자의 선택적 저온 오믹 콘택 형성 방법
JP2014123589A (ja) * 2012-12-20 2014-07-03 Sumitomo Heavy Ind Ltd 半導体装置の製造方法
US9425265B2 (en) * 2013-08-16 2016-08-23 Cree, Inc. Edge termination technique for high voltage power devices having a negative feature for an improved edge termination structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1885000A2 (en) * 2006-08-01 2008-02-06 Cree Inc. Semiconductor devices including Schottky diodes with controlled breakdown and methods of fabricating same
JP2010080797A (ja) * 2008-09-29 2010-04-08 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2012044006A (ja) * 2010-08-19 2012-03-01 Shindengen Electric Mfg Co Ltd 半導体装置及びその製造方法
US20140197422A1 (en) * 2013-01-16 2014-07-17 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device

Also Published As

Publication number Publication date
EP3231008B1 (en) 2019-01-02
JP2018503248A (ja) 2018-02-01
WO2016091488A1 (en) 2016-06-16
US9887086B2 (en) 2018-02-06
JP6757728B2 (ja) 2020-09-23
US20170271158A1 (en) 2017-09-21
CN107251230B (zh) 2020-05-12
EP3231008A1 (en) 2017-10-18

Similar Documents

Publication Publication Date Title
JP6625673B2 (ja) 半導体デバイスおよびその製造方法
JP4314277B2 (ja) ＳｉＣショットキー障壁半導体装置
TW201740568A (zh) 溝槽式金氧半型肖特基二極體
US8227811B2 (en) Semiconductor rectifying device
JP5408929B2 (ja) 半導体装置および半導体装置の製造方法
EP2320465A1 (en) Schottky barrier diode and method for manufacturing schottky barrier diode
TW201133828A (en) Gallium nitride semiconductor device with improved termination scheme
KR20150087335A (ko) 쇼트키 다이오드들 및 그것을 제조하는 방법
CN106024850B (zh) 半导体装置
CN103515451B (zh) 双凹沟槽式肖特基势垒元件
JP2016502763A (ja) ショットキーダイオード及びショットキーダイオードの製造方法
CN110313071A (zh) 半导体装置
US20220085217A1 (en) Schottky Device and Method of Manufacturing the Same
CN103123897A (zh) 萧基晶体管装置的制作方法
JP2016115801A (ja) 半導体装置
CN107251230A (zh) 用于制造宽带隙结势垒肖特基二极管的方法
US9559217B2 (en) Silicon carbide semiconductor device
CN115602721B (zh) 一种降低接触电阻的方法及组件
US8901622B2 (en) Semiconductor device and method for fabricating the same
JP5872327B2 (ja) 半導体整流素子
JP7172327B2 (ja) 炭化珪素半導体装置の製造方法
KR20160121719A (ko) 전계완화형 플로팅 메탈링을 가진 sic쇼트키 다이오드 및 그 제조방법
KR101615304B1 (ko) 쇼트키 배리어 다이오드의 제조 방법
JP7505402B2 (ja) 炭化珪素半導体ウェハおよび炭化珪素半導体装置の製造方法
JP7276078B2 (ja) ショットキーバリアダイオードとその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210625

Address after: Baden, Switzerland

Patentee after: ABB grid Switzerland AG

Address before: Baden, Switzerland

Patentee before: ABB Switzerland Co.,Ltd.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Swiss Baden

Patentee after: Hitachi energy Switzerland AG

Address before: Swiss Baden

Patentee before: ABB grid Switzerland AG

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240109

Address after: Zurich, SUI

Patentee after: Hitachi Energy Co.,Ltd.

Address before: Swiss Baden

Patentee before: Hitachi energy Switzerland AG