CN103515451B - 双凹沟槽式肖特基势垒元件 - Google Patents

双凹沟槽式肖特基势垒元件 Download PDF

Info

Publication number
CN103515451B
CN103515451B CN201210275461.0A CN201210275461A CN103515451B CN 103515451 B CN103515451 B CN 103515451B CN 201210275461 A CN201210275461 A CN 201210275461A CN 103515451 B CN103515451 B CN 103515451B
Authority
CN
China
Prior art keywords
schottky barrier
groove
metal layer
contact metal
barrier element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210275461.0A
Other languages
English (en)
Other versions
CN103515451A (zh
Inventor
颜诚廷
陈永祥
洪建中
李传英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN103515451A publication Critical patent/CN103515451A/zh
Application granted granted Critical
Publication of CN103515451B publication Critical patent/CN103515451B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • H01L29/8725Schottky diodes of the trench MOS barrier type [TMBS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种肖特基势垒元件,包括半导体基材、第一接触金属层、第二接触金属层和氧化层。半导体基材具有相对的第一表面和第二表面,于第一表面处具有多个沟槽,每沟槽包括第一凹槽具有第一深度和第二凹槽具有第二深度,第二凹槽自第一表面向下延伸,第一凹槽于第二凹槽中往下延伸,使第一深度大于第二深度。第一接触金属层,至少形成于第二凹槽。第二接触金属层形成于相邻两沟槽之间的第一表面上。氧化层形成于第一凹槽。其中,第一接触金属层与半导体基材形成第一肖特基势垒,第二接触金属层与半导体基材形成第二肖特基势垒,第一肖特基势垒大于第二肖特基势垒。采用本发明,可良好夹止反向漏电流与提高元件可靠度。

Description

双凹沟槽式肖特基势垒元件
技术领域
本发明是有关于一种肖特基势垒元件,且特别是有关于一种双凹沟槽式肖特基势垒元件,可良好夹止反向漏电流与提高元件可靠度。
背景技术
肖特基势垒二极管(Schottkybarrierdiode)为一以电子作为带电载子的单极性元件,其特性为:施加低的顺向偏压即可获得大的顺向电流及快速的反向回复,但若持续增加反向偏压,则将产生大的漏电流。且反向偏压越高产生的漏电流越大,此现象与接触金属及半导体所形成的肖特基势垒(Schottkybarrier)随反向偏压增加而降低有关。若欲降低反向的漏电流而使用功函数(workfunction)高的接触金属以形成较大的肖特基势垒,则会使顺向压降(forwardvoltagedrop)提高,而增加操作时的功率损耗。基于上述的理由,而有沟槽式肖特基势垒二极管的提出。沟槽式肖特基势垒二极管主要有两种,一种是沟槽式双金属肖特基势垒二极管(TrenchSchottkycontrolledbarrierSchottky,TSBS),另一种是沟槽式金属氧化物半导体肖特基势垒二极管(TrenchMOScontrolledbarrierSchottky,TMBS)。其共同特点为在平台区(mesa)使用低功函数(workfunction)的接触金属形成低肖特基势垒(Schottkybarrier)以得到低的顺向压降,而在沟槽处使用不同的方式来抑制漏电流。
图1为沟槽式双金属肖特基势垒二极管(TSBS)的简示图。其结构为在基板10形成沟槽101,其中平台区103使用低功函数的接触金属12以形成低肖特基势垒,在沟槽101中则使用高功函数的接触金属14形成高肖特基势垒,高势垒的肖特基接触在反向偏压时可产生较大的空乏区,夹止平台区103,降低位于低肖特基势垒电极处的电场强度,从而降低漏电流。
图2为沟槽式金属氧化物半导体肖特基势垒二极管(TMBS)的简示图。其结构是在基板20的沟槽201处形成氧化层22与金属层24,平台203使用低功函数的接触金属26以形成低肖特基势垒。TMBS在沟槽201中的金属层24、氧化层22和半导体基材20系形成金属-氧化物-半导体(MOS金属氧化物半导体)结构,使沟槽201外的半导体于反向偏压时产生空乏区,夹止平台区203以降低漏电流。在TMBS中,为使金属氧化物半导体结构在反向偏压时能有效产生空乏区而夹止漏电流,必须使用厚度较薄的氧化层22。然而,薄氧化层其可耐受的电压较小,因此,在设计额定电压(voltagerating)较大的元件时,必须适当增加氧化层厚度。当TMBS元件使用的半导体材料为硅时,因为氧化层22的耐压崩溃强度(breakdownstrength)远大于硅(硅的崩溃强度约为0.3MV/cm,氧化硅约为8~10MV/cm),因此问题较不严重。然而若想以宽能硅半导体材料如碳化硅(SiC)制作TMBS元件时,则因SiC的崩溃强度与氧化硅相当(SiC的崩溃强度约为3MV/cm),且其结构中氧化硅所承受的电场又大于碳化硅,而影响SiCTMBS元件的可靠度。若为增加SiCTMBS元件的可靠度而大幅增加氧化层厚度,则其在反向偏压下产生空乏区的效率下降,可能无法有效地夹止平台区而产生可观的漏电流。
至于图1所示TSBS,虽然没有氧化层崩溃的顾虑,但是沟槽中所使用的高势垒肖特基接触,因沟槽底部产生的电场聚集效应(electricfieldcrowding)以及因映像力(imageforce)所造成的势垒降低(barrierlowering)现象,使得TSBS在大的反向偏压下对抑制漏电流的效果不如TMBS。因此目前使用于额定电压600V以上的碳化硅肖特基二极管所使用的结构都以所谓的接面势垒肖特基元件(JunctionBarrierSchottky,JBS)为主。JBS是在n型的碳化硅磊晶表面上以磷(phosphorus)为掺质,掺杂形成间隔的P+区域,通过PNJunction在反向偏压时所产生的空乏区来夹止漏电流。然而碳化硅在掺杂高浓度的P+时,通常需要高温离子植入(400~700℃)且使用高植入能量与剂量,因此无法以光阻为屏蔽,而必须使用其它的硬屏蔽;植入后还需要进行超高温回火(1600~1800℃)而提高制造成本。
发明内容
本发明有关于一种双凹沟槽式肖特基势垒元件,可良好夹止反向漏电流与提高元件可靠度。
本发明提出一种肖特基势垒元件,包括半导体基材、第一接触金属层、第二接触金属层和氧化层。半导体基材具有相对的第一表面和第二表面,于第一表面处具有多个沟槽,每沟槽包括第一凹槽具有第一深度和第二凹槽具有第二深度,第二凹槽自第一表面向下延伸,第一凹槽系位于第二凹槽中且往下延伸,使第一深度大于第二深度。第一接触金属层,至少形成于该第二凹槽的表面。第二接触金属层形成于相邻两沟槽之间的第一表面上。氧化层形成于第一凹槽的表面。其中,第一接触金属层与半导体形成第一肖特基势垒,第二接触金与半导体形成第二肖特基势垒,第一肖特基势垒大于第二肖特基势垒。
采用本发明的双凹沟槽式肖特基势垒元件,可良好夹止反向漏电流与提高元件可靠度。
以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。
附图说明
图1为沟槽式双金属肖特基势垒二极管(TSBS)的简示图。
图2为沟槽式金属氧化物半导体肖特基势垒二极管(TMBS)的简示图。
图3为本揭露第一实施例的肖特基势垒元件的示意图。
图4为本揭露第二实施例的肖特基势垒元件的示意图。
图5为本揭露第三实施例的肖特基势垒元件的示意图。
图6为三种肖特基势垒元件的氧化层厚度与反向漏电流密度的关系图。
图7为两种肖特基势垒元件的氧化层厚度与氧化层的最大电场的关系图。
图8A-8M为本揭露第三实施例的肖特基势垒元件制造方法的示意图。
其中,附图标记:
1:肖特基势垒二极管
10、20:基板
101、201:沟槽
103、203:平台区
12、26:低功函数接触金属
24:金属层
14:高功函数接触金属
3、3’、3”:肖特基势垒元件
30:半导体基材
31:沟槽
301:第一表面
302:第二表面
311:第一凹槽
312:第二凹槽
32:第一接触金属层
35:第二接触金属层
22、36:氧化层
87:可通过涂布进行平坦化的材料如光刻胶料等
91:硬质屏蔽
911:开口
912:槽体
91’:第一图案化硬质屏蔽
91”:第二图案化硬质屏蔽
B:第一深度(第一表面至第一凹槽底部的深度)
b:第二深度(第一表面至第二凹槽底部的深度)
A:相邻两第一凹槽间的宽度
a:沟槽间平台区宽度(两相邻第二凹槽间的距离)
具体实施方式
实施例提出肖特基势垒元件,可提供低顺向压降和良好夹止反向漏电流,也可提高元件可靠度。以下参照所附图式详细叙述本发明的实施例。需注意的是,实施例所提出的细部结构仅为举例说明之用,并非对此揭露内容欲保护的范围做限缩。且图式系已简化以利清楚说明实施例的内容,图式上的尺寸比例并非按照实际产品等比例绘制,因此并非作为限缩此揭露内容保护范围之用。
第一实施例
图3为本揭露第一实施例的肖特基势垒元件的示意图。肖特基势垒元件3包括半导体基材30、第一接触金属层32、第二接触金属层35和氧化层36。半导体基材30具有相对的第一表面301和第二表面302,于第一表面301处具有多个沟槽31,每一沟槽31包括第一凹槽311具有第一深度(B),和第二凹槽312具有第二深度(b),其中第二凹槽312系自第一表面301向下延伸,第一凹槽311则位于第二凹槽312中且往下延伸,使第一深度(B)大于第二深度(b)。此实施例的第一凹槽311例如是,但不限制地,底部呈现圆弧状。如图3所示,第一接触金属层32形成于第二凹槽312的表面,第二接触金属层35形成于相邻两沟槽31之间的平台处(mesa)即第一表面301上,氧化层36则形成于第一凹槽311的表面。其中氧化层36、第一接触金属层32与第二接触金属层35上可再形成导电材料(未显示)填满该些沟槽31以于第一沟槽311形成金属氧化物半导体结构并提供良好的电气接触(electriccontact)。其中,第一接触金属层32与半导体基材30形成具有第一肖特基势垒的第一肖特基接触,第二接触金属层35与半导体基材30形成具有第二肖特基势垒的第二肖特基接触,其中第一肖特基势垒大于第二肖特基势垒。
实施例中,第一接触金属层32其应用材料例如是镍(Ni,Nickel)、金(Au,gold)、白金(铂,Pt,Platinum)、钯(Pd,Palladium)、铒(Er,Erbium)、铽(Tb,Terbium)、含前述金属的合金以及其金属硅化物(metalsilicide)或其它具有适合功函数(workfunction)的金属。第二接触金属层35其应用材料例如是钛(Ti,Titanium)、钼(Mo,Molybdenum)、铝(Al,Aluminum)、镁(Mg,Magnesium)、钨(W,Tungsten)、银(Ag,Silver)、含前述金属的合金以及其金属硅化物或其它具有适合功函数(workfunction)的金属。
一实施例中,半导体基材30例如是碳化硅(4H-SiC),其包含高掺杂浓度的n型碳化硅基板(n+substrate),可使用适合的金属于基板底部形成良好的欧姆接触(Ohmiccontact),以及形成于基板上的低掺杂浓度n型碳化硅磊晶耐压层(n-driftlayer)。半导体基材30也可以是其它宽能隙半导体材料,例如是氮化镓(GaN)。
如上述实施例所示的肖特基势垒元件3,第一接触金属层32是于第二凹槽312处与半导体基材30形成第一肖特基接触,第二接触金属层35系于该第一表面301处与半导体基材30形成第二肖特基接触,且第一肖特基接触的第一肖特基势垒大于第二肖特基接触的第二肖特基势垒。由于平台区处即第一表面301形成的第二肖特基接触具有较低的第二肖特基势垒,因此可得到较低的顺向压降。于反偏操作时,当偏压小时,具有较高第一肖特基势垒的第一肖特基接触从第二凹槽312往外延伸的空乏区可屏蔽位于低肖特基势垒的第二肖特基接触的电场,而降低漏电流;当偏压持续提高时,则通过第一凹槽311处的金属氧化物半导体(MOS)结构所形成的空乏区,来屏蔽第一肖特基接触与第二肖特基接触处的电场,而维持够低的漏电流。而根据实施例的肖特基势垒元件3结构设计,因有位于第二凹槽处312的第一肖特基接触的辅助,而可使用较厚的氧化层36于第一凹槽311形成金属氧化物半导体结构,使肖特基势垒元件3不但能在高反向偏压下仍维持低漏电流,且因使用较厚的氧化层36厚度,而能提升元件的可靠度。适合的氧化层的厚度可参考例如元件仿真的设定。但本发明并不以所列的设定值为限制,可视实际应用所需而作相应调整。如图3所示,其中沟槽间平台区宽度(a)(即两相邻第二凹槽312间的距离)与第二深度(b)的比例例如为2(a/b=2);且相邻两第一凹槽311间的宽度(A)与第一深度(B)的比例例如为2(A/B=2)。
第二实施例
图4为本揭露第二实施例的肖特基势垒元件的示意图。第二实施例与第一实施例中相同或类似元件沿用相同标号,且内容不再赘述。第二实施例的肖特基势垒元件3’,其第一接触金属层32系形成于第二凹槽312并延伸覆盖第二接触层35。
第三实施例
图5为本揭露第三实施例的肖特基势垒元件的示意图。第三实施例与第一实施例中相同或类似元件沿用相同标号,且内容不再赘述。第三实施例的肖特基势垒元件3”,其第一接触金属层32形成于第二凹槽312,并延伸覆盖第二接触金属层35,以及延伸覆盖氧化层36。
除了上述三种结构,实施例的肖特基势垒元件还可依实际应用做其它类似地修饰与变化,本发明对此并不多做限制。
<相关模拟实验>
本揭露也对不同肖特基势垒元件进行元件特性的进行二维数值模拟实验。实验中对三种肖特基势垒元件进行量测,包括沟槽式双金属肖特基势垒二极管(TSBS)(曲线-●-)、沟槽式金属氧化物半导体肖特基势垒二极管(TMBS)(曲线-◆-)、和本揭露第三实施例的双凹沟槽式肖特基势垒元件(曲线--)。模拟实验中,本揭露的双凹沟槽式肖特基势垒元件的第一接触金属层32设定的功函数为5,第二接触金属层35设定的功函数为4.3。
图6为三种肖特基势垒元件的氧化层厚度与反向漏电流密度的关系图。其中,由于TSBS元件不具氧化层,因此仅以其漏电流为1×10-5A/cm2绘制该代表曲线。从图6中可发现,本揭露的双凹沟槽式肖特基势垒元件结构若在第一凹槽311处形成0.6μm厚度的氧化层36其产生的反向漏电流(reverseleakagecurrent)与使用0.2μm厚度氧化层的TMBS元件相当(1×10-7A/cm2)。
图7为两种肖特基势垒元件的氧化层厚度与氧化层的最大电场的关系图。其中,曲线-◆-代表TMBS元件,曲线--代表本揭露的双凹沟槽式肖特基势垒元件。以欲达到相同的漏电流1×10-7A/cm2为例,TMBS元件需使用0.2μm的氧化层,而本揭露的双凹槽式肖特基势垒元件可使用0.6μm的氧化层(图6),再对照图7可发现,TMBS元件使用0.2μm的氧化层时,其氧化层处的最大电场约为7.3MV/cm,而本揭露的双凹槽式肖特基势垒元件使用0.6μm的氧化层时,其氧化层处的最大电场约为5.7MV/cm,TMBS元件氧化层中的最大电场较本揭露的双凹沟槽式肖特基势垒元件大了30%。因此,相较于传统TMBS元件,本揭露的双凹沟槽式肖特基势垒元件可提供更好的可靠性。
本揭露的双凹沟槽式肖特基势垒元件结构设计可采用较厚的氧化层36,在较小的反向偏压下,厚的氧化层36其MOS结构所产生的空乏区较小,但可由具有较高肖特基势垒的第一肖特基接触所形成的空乏区来降低漏电流;在较大的反向偏压下,其氧化层36的MOS结构可产生足够大的空乏区,有效地屏蔽位于肖特基接触处的电场,而能维持够低的漏电流。本揭露的双凹槽式肖特基势垒元件结构与传统TMBS元件相比,在相同的漏电流下,本揭露的双凹槽式肖特基势垒元件可使用较厚的氧化层36,降低氧化层中的最大电场。因此,实施例所提出的肖特基势垒元件结构不但具有低顺向压降,低反向漏电流,且能提高元件的可靠度。
<肖特基势垒元件的制造方法>
以下提出如第三实施例所示的肖特基势垒元件的制造方法,以做说明。当然,本发明并不限制于此,详细步骤,包括制程顺序和各步骤详细实施方式等,视实际应用的肖特基势垒元件的结构(例如也可制作出如第一、二实施例或其它修饰的肖特基势垒元件),而对制造方法做相应调整与变化。
图8A-8M为本揭露第三实施例的肖特基势垒元件制造方法的示意图。首先,如图8A所示,提供半导体基材30,并经过表面清洗与预处理(如牺牲氧化层的成长与去除)等步骤,于半导体基材30的第一表面301形成第二接触金属层35。
如图8B所示,于第二接触金属层35沉积例如二氧化硅以作为硬质屏蔽(HardMask)91;接着,如图8C所示,于硬质屏蔽91上形成开口911以形成第一图案化硬质屏蔽91’,并利用硬质屏蔽91’蚀刻以图案化第二接触金属层35。
如图8D所示,根据第一图案化硬质屏蔽91’与图案化后的第二接触金属层35对半导体基材30进行蚀刻,以形成第一凹槽311。接着利用二氧化硅与钛金属的蚀刻选择比,以回蚀刻(etchingback)方式于第一图案化硬质屏蔽91’上形成自对准(self-aligned)的槽体912,此时所形成的第二图案化硬质屏蔽91”暴露出图案化后的第二接触金属层35的部分表面,如图8E所示。其中,槽体912的宽度系大于开口911的宽度。
之后,如图8F所示,根据第二图案化硬质屏蔽91”进行蚀刻,以暴露出半导体基材30部份的第一表面301。
接着,如图8G所示,根据第二图案化硬质屏蔽91”的槽体912对半导体基材30进行蚀刻,以形成第二凹槽312。此时,第二凹槽312自第一表面301向下延伸,第一凹槽311则位于第二凹槽312下方并具有较小的开口宽度。
接着,如图8H所示,于半导体基材30与金属层35上沉积氧化层36。
如图8I所示,于半导体基材30上涂布光刻胶87等可通过涂布(spin-coating)进行平坦化的材料。利用回蚀(Etchback)方式去除第二凹槽312内与第一表面301上的光刻胶87,如图8J所示。
如图8K所示,以蚀刻方式去除位于第一凹槽311外的氧化层36,随后移除第一凹槽311内的光刻胶87。
如图8L所示,沉积第一接触金属层32,覆盖半导体基材30、第二接触金属层35以及氧化层36。之后,可于半导体基材30上形成导电层88以覆盖第一接触金属层32和填满第一凹槽311与第二凹槽312,如图8M所示。
当然,本发明还可有其它多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明权利要求的保护范围。

Claims (8)

1.一种肖特基势垒元件,其特征在于,包括:
半导体基材,具有相对的第一表面和第二表面,于该第一表面处具有多个沟槽,每该沟槽包括第一凹槽和第二凹槽,该第一凹槽具有第一深度,该第二凹槽具有第二深度,该第二凹槽自该第一表面向下延伸,该第一凹槽于该第二凹槽中往下延伸,该第一深度大于该第二深度;
第一接触金属层,至少形成于该第二凹槽的表面;
第二接触金属层,形成于相邻两该沟槽之间的该第一表面上;和
氧化层,形成于该第一凹槽的表面,
其中,该第一接触金属层与该半导体基材形成第一肖特基势垒,该第二接触金属层与该半导体基材形成第二肖特基势垒,该第一肖特基势垒大于该第二肖特基势垒。
2.根据权利要求1所述的肖特基势垒元件,其特征在于,该半导体基材的材料包括碳化硅或氮化镓。
3.根据权利要求1所述的肖特基势垒元件,其特征在于,该第一接触金属层延伸覆盖该第二接触金属层。
4.根据权利要求1所述的肖特基势垒元件,其特征在于,该第一接触金属层延伸覆盖该氧化层。
5.根据权利要求1所述的肖特基势垒元件,其特征在于,该第一接触金属层延伸覆盖该第二接触金属层,以及延伸覆盖该氧化层。
6.根据权利要求1所述的肖特基势垒元件,其特征在于,该第一凹槽的底部为圆弧形。
7.根据权利要求1所述的肖特基势垒元件,其特征在于,该第一接触金属层的材料包括镍、金、白金、钯、铒、或铽、或含前述金属的合金或其金属硅化物。
8.根据权利要求1所述的肖特基势垒元件,其特征在于,该第二接触金属层的材料包括钛、钼、铝、镁、钨或银、或含前述金属的合金或其金属硅化物。
CN201210275461.0A 2012-06-27 2012-08-03 双凹沟槽式肖特基势垒元件 Active CN103515451B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101123086 2012-06-27
TW101123086A TWI521719B (zh) 2012-06-27 2012-06-27 雙凹溝槽式蕭基能障元件

Publications (2)

Publication Number Publication Date
CN103515451A CN103515451A (zh) 2014-01-15
CN103515451B true CN103515451B (zh) 2016-04-06

Family

ID=49777178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210275461.0A Active CN103515451B (zh) 2012-06-27 2012-08-03 双凹沟槽式肖特基势垒元件

Country Status (3)

Country Link
US (1) US8878327B2 (zh)
CN (1) CN103515451B (zh)
TW (1) TWI521719B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104835734A (zh) * 2014-02-10 2015-08-12 北大方正集团有限公司 肖特基二极管的制造方法
US9552993B2 (en) 2014-02-27 2017-01-24 Semiconductor Components Industries, Llc Semiconductor device and manufacturing method thereof
CN103956389B (zh) * 2014-04-14 2017-07-11 绍兴米来电子科技有限公司 一种阶梯式沟槽mos肖特基二极管器件
CN105870190B (zh) * 2016-04-22 2019-04-12 西安电子科技大学 一种具有双高栅的4H-SiC金属半导体场效应晶体管的制备方法
KR101802410B1 (ko) 2016-08-10 2017-11-29 파워큐브세미(주) SiC 와이드 트랜치형 정션 배리어 쇼트키 다이오드 및 그 제조방법
SE541571C2 (en) 2017-09-15 2019-11-05 Ascatron Ab A double grid structure
CN109755325A (zh) * 2017-11-01 2019-05-14 北京大学 一种新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法
FR3086797B1 (fr) * 2018-09-27 2021-10-22 St Microelectronics Tours Sas Circuit electronique comprenant des diodes
CN109509795B (zh) * 2018-12-20 2024-01-12 上海芯石半导体股份有限公司 一种具有复合沟槽结构的碳化硅肖特基器件及其制造方法
US10916626B2 (en) 2018-12-28 2021-02-09 Hong Kong Applied Science And Technology Research Institute Co., Ltd. High voltage power device with hybrid Schottky trenches and method of fabricating the same
JP2023079551A (ja) * 2021-11-29 2023-06-08 Tdk株式会社 ショットキーバリアダイオード
WO2023226320A1 (zh) * 2022-05-25 2023-11-30 湖北九峰山实验室 肖特基二极管器件及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262669A (en) * 1991-04-19 1993-11-16 Shindengen Electric Manufacturing Co., Ltd. Semiconductor rectifier having high breakdown voltage and high speed operation
CN101262015A (zh) * 2007-03-08 2008-09-10 半导体元件工业有限责任公司 具有多划分的保护环的肖特基二极管结构及制备方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262668A (en) 1992-08-13 1993-11-16 North Carolina State University At Raleigh Schottky barrier rectifier including schottky barrier regions of differing barrier heights
US5612567A (en) 1996-05-13 1997-03-18 North Carolina State University Schottky barrier rectifiers and methods of forming same
US6524900B2 (en) 2001-07-25 2003-02-25 Abb Research, Ltd Method concerning a junction barrier Schottky diode, such a diode and use thereof
US7183575B2 (en) 2002-02-19 2007-02-27 Nissan Motor Co., Ltd. High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode
DE10259373B4 (de) 2002-12-18 2012-03-22 Infineon Technologies Ag Überstromfeste Schottkydiode mit niedrigem Sperrstrom
US7138668B2 (en) 2003-07-30 2006-11-21 Nissan Motor Co., Ltd. Heterojunction diode with reduced leakage current
US7405452B2 (en) 2004-02-02 2008-07-29 Hamza Yilmaz Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics
US20050199918A1 (en) 2004-03-15 2005-09-15 Daniel Calafut Optimized trench power MOSFET with integrated schottky diode
US8093651B2 (en) * 2005-02-11 2012-01-10 Alpha & Omega Semiconductor Limited MOS device with integrated schottky diode in active region contact trench
JP2008536316A (ja) 2005-04-06 2008-09-04 フェアチャイルド・セミコンダクター・コーポレーション トレンチゲート電界効果トランジスタおよびその形成方法
US7564074B2 (en) 2005-08-25 2009-07-21 Flextronics International Usa, Inc. Semiconductor device including a lateral field-effect transistor and Schottky diode
JP2007221024A (ja) 2006-02-20 2007-08-30 Toshiba Corp 半導体装置
US20070228505A1 (en) 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
US7880166B2 (en) * 2006-05-10 2011-02-01 Ho-Yuan Yu Fast recovery reduced p-n junction rectifier
JP2008108962A (ja) 2006-10-26 2008-05-08 Toshiba Corp 半導体装置
US8384181B2 (en) 2007-02-09 2013-02-26 Cree, Inc. Schottky diode structure with silicon mesa and junction barrier Schottky wells
JP4356767B2 (ja) 2007-05-10 2009-11-04 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP4640439B2 (ja) 2008-04-17 2011-03-02 株式会社デンソー 炭化珪素半導体装置
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8168490B2 (en) 2008-12-23 2012-05-01 Intersil Americas, Inc. Co-packaging approach for power converters based on planar devices, structure and method
US7915703B2 (en) 2009-05-13 2011-03-29 Cree, Inc. Schottky diodes containing high barrier metal islands in a low barrier metal layer and methods of forming the same
US8304783B2 (en) 2009-06-03 2012-11-06 Cree, Inc. Schottky diodes including polysilicon having low barrier heights and methods of fabricating the same
CN102214603B (zh) 2010-04-06 2013-09-04 科轩微电子股份有限公司 具有肖特基二极管的功率半导体结构及其制造方法
TWI470802B (zh) 2011-12-21 2015-01-21 Ind Tech Res Inst 溝槽式金氧半導體電晶體元件及其製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262669A (en) * 1991-04-19 1993-11-16 Shindengen Electric Manufacturing Co., Ltd. Semiconductor rectifier having high breakdown voltage and high speed operation
CN101262015A (zh) * 2007-03-08 2008-09-10 半导体元件工业有限责任公司 具有多划分的保护环的肖特基二极管结构及制备方法

Also Published As

Publication number Publication date
TW201401525A (zh) 2014-01-01
US20140001489A1 (en) 2014-01-02
US8878327B2 (en) 2014-11-04
TWI521719B (zh) 2016-02-11
CN103515451A (zh) 2014-01-15

Similar Documents

Publication Publication Date Title
CN103515451B (zh) 双凹沟槽式肖特基势垒元件
US10937784B2 (en) Method of manufacturing a semiconductor device
KR101774124B1 (ko) 반도체 장치들 및 그것을 제조하는 방법
CN1870301B (zh) 氮化镓半导体器件
TW504848B (en) Schottky diode having increased active surface area and method of fabrication
US20110037139A1 (en) Schottky barrier diode (sbd) and its off-shoot merged pn/schottky diode or junction barrier schottky (jbs) diode
CN103606551B (zh) 碳化硅沟槽型半导体器件及其制作方法
US8956963B2 (en) Schottky barrier diode and fabricating method thereof
US10062746B2 (en) Semiconductor rectifier and manufacturing method thereof
CN110970485A (zh) 载子注入控制快恢复二极管结构及制造方法
US20230060216A1 (en) Wide band-gap mps diode and method of manufacturing the same
CN110600535A (zh) 一种肖特基二极管芯片及其制备方法
Lynch et al. Design considerations for high voltage SiC power devices: An experimental investigation into channel pinching of 10kV SiC junction barrier schottky (JBS) diodes
CN112038412B (zh) 具有p型变掺杂基区的碳化硅基dsrd器件及其制备方法
CN113675084A (zh) 混合PiN结肖特基二极管及其P型欧姆接触的制备方法
CN212365972U (zh) 融合pn肖特基二极管
KR102016447B1 (ko) 폴리실리콘을 이용한 실리콘카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법
CN109148605B (zh) 快恢复二极管及制备方法、电子设备
CN115206790A (zh) 垂直结构肖特基二极管制作工艺及肖特基二极管
CN210272370U (zh) 一种肖特基二极管芯片
CN210349845U (zh) 一种碳化硅结势垒肖特基二极管
CN112289848A (zh) 一种低功耗高性能超级结jbs二极管及其制造方法
CN109473484A (zh) 一种碳化硅肖特基二极管
CN117174763B (zh) 碳化硅混合3C-SiC接触PN结肖特基二极管及制备方法
US20230317861A1 (en) MERGED PiN SCHOTTKY (MPS) DIODE AND METHOD OF MANUFACTURING THE SAME

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant