CN115206790A - 垂直结构肖特基二极管制作工艺及肖特基二极管 - Google Patents
垂直结构肖特基二极管制作工艺及肖特基二极管 Download PDFInfo
- Publication number
- CN115206790A CN115206790A CN202210717160.2A CN202210717160A CN115206790A CN 115206790 A CN115206790 A CN 115206790A CN 202210717160 A CN202210717160 A CN 202210717160A CN 115206790 A CN115206790 A CN 115206790A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- contact metal
- ohmic contact
- layer
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 116
- 229910052751 metal Inorganic materials 0.000 claims abstract description 116
- 230000004888 barrier function Effects 0.000 claims abstract description 65
- 150000002500 ions Chemical class 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000000151 deposition Methods 0.000 claims abstract description 23
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 15
- 239000000956 alloy Substances 0.000 claims abstract description 15
- 238000000137 annealing Methods 0.000 claims abstract description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 8
- 238000005240 physical vapour deposition Methods 0.000 claims abstract description 7
- 238000004544 sputter deposition Methods 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 160
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 238000002161 passivation Methods 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 13
- 229910052681 coesite Inorganic materials 0.000 claims description 10
- 229910052906 cristobalite Inorganic materials 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims description 10
- 229910052682 stishovite Inorganic materials 0.000 claims description 10
- 229910052905 tridymite Inorganic materials 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 238000001704 evaporation Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 5
- 239000011241 protective layer Substances 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 2
- 229910018885 Pt—Au Inorganic materials 0.000 claims 1
- 230000002829 reductive effect Effects 0.000 description 12
- 230000002441 reversible effect Effects 0.000 description 8
- 239000000243 solution Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- 238000005036 potential barrier Methods 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000011084 recovery Methods 0.000 description 3
- 229910001020 Au alloy Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910001425 magnesium ion Inorganic materials 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
- H01L29/66212—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Abstract
本发明公开一种垂直结构肖特基二极管制作工艺及肖特基二极管，制作工艺包括以下步骤：提供衬底；在衬底的一侧表面上外延生长以形成势垒层；在势垒层上注入离子以形成P+区域；采用物理气相沉积法或化学气相沉积法，将低功函数的金属沉积于P+区域上，以形成第一欧姆接触金属层；在势垒层上溅射高功函数的合金，并进行退火处理，以同时形成第二欧姆接触金属层及肖特基接触金属层，第二欧姆接触金属层沉积于第一欧姆接触金属层上，肖特基接触金属层沉积于第二欧姆接触金属层上。本发明解决了肖特基二极管制作工艺中正向浪涌欧姆大的问题。
Description
技术领域
本发明涉及肖特基二极管领域，特别涉及一种垂直结构肖特基二极管制作工艺及肖特基二极管。
背景技术
功率二极管是电路系统的关键部件，广泛适用于在高频逆变器、数码产品、发电机、电视机等民用产品和卫星接收装置、导弹及飞机等各种先进武器控制系统和仪器仪表设备的军用场合。功率二极管正向着两个重要方向拓展：向几千乃至上万安培发展，可应用于高温电弧风洞、电阻焊机等场合；反向恢复时间越来越短，呈现向超快、超软、超耐用方向发展，使自身不仅用于整流场合，在各种开关电路中有着不同作用。为了满足低功耗、高频、高温、小型化等应用要求对其的耐压、导通电阻、开启压降、反向恢复特性、高温特性等越来越高。
现有的肖特基整流管为了提高反向击穿电压，通过在外延势垒层上做肖特基接触和欧姆接触以提高反向击穿电压，这又会导致正向浪涌变大，从而影响肖特基整流管的工作性能。
发明内容
本发明的主要目的是提出一种垂直结构肖特基二极管制作工艺及肖特基二极管，旨在解决肖特基二极管制作工艺中正向浪涌欧姆大的问题。
为实现上述目的，本发明提出一种垂直结构肖特基二极管制作工艺及肖特基二极管，包括以下步骤：
提供衬底；
在所述衬底的一侧表面上外延生长以形成势垒层；
在所述势垒层上注入离子以形成P+区域；
采用物理气相沉积法或化学气相沉积法，将低功函数的金属沉积于所述P+区域上，以形成第一欧姆接触金属层；
在所述势垒层上溅射高功函数的合金，并进行退火处理，以同时形成第二欧姆接触金属层及肖特基接触金属层，所述第二欧姆接触金属层沉积于所述第一欧姆接触金属层上，所述肖特基接触金属层沉积于所述第二欧姆接触金属层上。
可选地，所述低功函数的金属为镍，所述第一欧姆接触金属层的厚度为100nm～300nm。
可选地，所述高功函数的合金为Pt-Au合金，所述第二欧姆接触金属层的厚度为10nm～50nm，所述肖特基接触金属层的厚度为50nm～300nm。
可选地，高功函数的合金沉积于所述势垒层上进行退火处理的温度为450C～550C。
可选地，在所述势垒层上注入离子以形成P+区域的步骤具体包括：
向所述势垒层多次注入离子，以得到多个预淀积区；
激活所述多个预淀积区中的离子，预淀积区中的离子进行热扩散以形成多个P+区域。
可选地，所述势垒层的厚度为4.5μm～5.5μm。
可选地，在所述势垒层上注入离子以形成P+区域之前，还包括以下步骤：
在所述势垒层上镀膜GaN材料外延生长以形成GaN保护层。
可选地，在所述势垒层上注入离子以形成P+区域之后，包括以下步骤：
在所述势垒层边缘处离子注入以形成N+截止环；
在所述势垒层相对于所述衬底的一侧表面上沉积以形成SiO2钝化层；
将所述衬底减薄至100μm～300μm并蒸发Ti/Ni/Ag离子，以形成背面电极。
可选地，在将所述衬底减薄并蒸发Ti/Ni/Ag离子，以形成背面电极之前包括以下步骤：
在所述SiO2钝化层、第一欧姆接触金属层、第二欧姆接触金属层或肖特基接触金属层上沉积以形成SIN钝化层，所述SIN钝化层的厚度为0.3μm～1μm。
本发明提出一种肖特基二极管，所述肖特基二极管由如上所述的垂直结构肖特基二极管制作工艺制备而得到的。
本发明中的垂直结构肖特基二极管制作工艺通过设置步骤S10、提供衬底；步骤S20、在所述衬底的一侧表面上外延生长以形成势垒层；步骤S30、在所述势垒层上注入离子以形成P+区域；步骤S40、采用物理气相沉积法或化学气相沉积法，将低功函数的金属沉积于所述P+区域上，以形成第一欧姆接触金属层；步骤S50、在所述势垒层上溅射高功函数的合金，并进行退火处理，以同时形成第二欧姆接触金属层及肖特基接触金属层，所述第二欧姆接触金属层沉积于所述第一欧姆接触金属层上，所述肖特基接触金属层沉积于所述第二欧姆接触金属层上。先采用低功函的金属材料制作欧姆接触，再采用高功函的金属材料制作欧姆接触和肖特基接触。现有的工艺中，高功函金属同时形成的欧姆接触和肖特基接触，高功函金属覆盖于半导体上，由于功函数相差较大，会造成器件的肖特基势垒较高。本发明采用低功函金属形成的第一欧姆接触金属层覆盖于半导体层上，降低了接触面材料的功函数差，降低了肖特基势垒，降低了正向浪涌欧姆；同时由于低功函金属自身能够提高接触面载流子的传输效率，降低了接触面的势垒，从而降低了正向浪涌欧姆。本发明通过设置这种制作工艺，解决了肖特基二极管制作工艺中正向浪涌欧姆大的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明中垂直结构肖特基二极管制作工艺一实施例的工艺流程图；
图2～图9为本发明一个具体实施例提供的垂直结构肖特基二极管制作过程中的器件剖面结构图。
附图标号说明：
本发明目的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。需要说明，若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
提出一种垂直结构肖特基二极管制作工艺，旨在解决肖特基二极管制作工艺中正向浪涌欧姆大的问题。
参照图1，在本发明一实施例中，该垂直结构肖特基二极管制作工艺，包括：
步骤S10、提供衬底100；
步骤S20、在所述衬底100的一侧表面上外延生长以形成势垒层200；
在低阻(0.002Ω·cm～0.004Ω·cm)硅衬底上MOCVD(金属有机化合物化学气相沉淀)生长n型AIN外延势垒层(掺杂浓度5E14～5E15，4.5μm～5.5μm)，GaN保护层300(1nm～3nm)，GaN保护层300防止AIN氧化,导通时载流子可以量子隧穿通过。肖特基关键是界面接触，GaN保护层300可以防止肖特基金属层的氧化损伤；
步骤S30、在所述势垒层200上注入离子以形成P+区域210；
进行P+离子多次注入，然后激活以实现离子扩散。P+离子的注入深度h＝0.5um～2um，mj＝10+/1um，r1＝s1＝1um～3um，n＝2～10，Sd＝1～5um，Pd＝1～4，Sd/Pd<2。注入位置规定目的是做形成高压，形成多个P环分压以及N截止环。也可以注入Mg离子形成高压。
步骤S40、采用物理气相沉积法或化学气相沉积法，将低功函数的金属沉积于所述P+区域210上，以形成第一欧姆接触金属层400；
步骤S50、在所述势垒层200上溅射高功函数的合金，并进行退火处理，以同时形成第二欧姆接触金属层410及肖特基接触金属层420，所述第二欧姆接触金属层410沉积于所述第一欧姆接触金属层400上，所述肖特基接触金属层420沉积于所述第二欧姆接触金属层410上。
肖特基二极管相对于普通整流二极管具有较低的导通电压，正向导通电压和反向击穿电压都比较低。为了提升肖特基二极管的反向击穿电压，现有制作肖特基二极管的工艺中是同时制作欧姆接触和肖特基接触。这种工艺能够提高反向击穿电压，但是同时也会使得肖特基二极管的正向浪涌欧姆大变大。而在对P掺杂区域进行欧姆接触和肖特基接触时，一般都采用高功函数的金属作为材料。
本实施例中的制作工艺是肖特基二极管制作工艺中在P掺杂区域进行欧姆接触和肖特基接触的制作工艺，在本实施例中，先采用低功函的金属材料制作欧姆接触，再采用高功函的金属材料制作欧姆接触和肖特基接触。
步骤S10、提供衬底100；步骤S20、在所述衬底100的一侧表面上外延生长以形成势垒层200。参照图2，在衬底100上外延生长n型AIN外延势垒层200。
步骤S30、在所述势垒层200上注入离子以形成P+区域210，参照图3，一般注入第IIIA族元素的离子以形成P掺杂区，注入的目的是形成高压，除了第IIIA族元素的离子外，Mg离子注入也可以形成高压。
步骤S40、采用物理气相沉积法或化学气相沉积法，将低功函数的金属沉积于所述P+区域210上，以形成第一欧姆接触金属层400。参照图6，低功函数的金属沉积于,P+区域210形成第一欧姆接触金属层400。采用低功函金属形成的第一欧姆接触金属层400，提高了接触面载流子的传输效率，降低了接触面的势垒。
步骤S50、在所述势垒层200上溅射高功函数的合金，并进行退火处理，以同时形成第二欧姆接触金属层410及肖特基接触金属层420，所述第二欧姆接触金属层410沉积于所述第一欧姆接触金属层400上，所述肖特基接触金属层420沉积于所述第二欧姆接触金属层410上。参照图7，第二欧姆接触金属层410及肖特基接触金属层420的材料为高功函金属，其中高功函金属形成的第二欧姆接触金属层410覆盖于低功函金属形成的第一欧姆接触金属层400上，而高功函金属形成的肖特基接触金属层420覆盖于高功函金属形成的第二欧姆接触金属层410上。
现有的工艺中，高功函金属同时形成的欧姆接触和肖特基接触，肖特基接触面的势垒较大，与欧姆接触面相互接触会提高欧姆接触面的势垒，不利于载流子的传输，从而提高了肖特基二极管的正向开启电压，使得肖特基二极管正向浪涌欧姆变大。而高功函金属覆盖于半导体上，由于功函数相差较大，也会造成器件的肖特基势垒较高，使得肖特基二极管正向浪涌欧姆变大。
结合步骤S40及步骤S50，相对于现有工艺，采用低功函金属形成的第一欧姆接触金属层400覆盖于半导体层上，降低了接触面材料的功函数差，降低了肖特基势垒，降低了正向浪涌欧姆；同时由于低功函金属自身能够提高接触面载流子的传输效率，降低了接触面的势垒，从而降低了正向浪涌欧姆。
本发明中的垂直结构肖特基二极管制作工艺通过设置步骤S10、提供衬底100；步骤S20、在所述衬底100的一侧表面上外延生长以形成势垒层200；步骤S30、在所述势垒层200上注入离子以形成P+区域210；步骤S40、采用物理气相沉积法或化学气相沉积法，将低功函数的金属沉积于所述P+区域210上，以形成第一欧姆接触金属层400；步骤S50、在所述势垒层200上溅射高功函数的合金，并进行退火处理，以同时形成第二欧姆接触金属层410及肖特基接触金属层420，所述第二欧姆接触金属层410沉积于所述第一欧姆接触金属层400上，所述肖特基接触金属层420沉积于所述第二欧姆接触金属层410上。先采用低功函的金属材料制作欧姆接触，再采用高功函的金属材料制作欧姆接触和肖特基接触。现有的工艺中，高功函金属同时形成的欧姆接触和肖特基接触，高功函金属覆盖于半导体上，由于功函数相差较大，会造成器件的肖特基势垒较高。本发明采用低功函金属形成的第一欧姆接触金属层400覆盖于半导体层上，降低了接触面材料的功函数差，降低了肖特基势垒，降低了正向浪涌欧姆；同时由于低功函金属自身能够提高接触面载流子的传输效率，降低了接触面的势垒，从而降低了正向浪涌欧姆。本发明通过设置这种制作工艺，解决了肖特基二极管制作工艺中正向浪涌欧姆大的问题。
在一实施例中，所述低功函数的金属为镍，所述第一欧姆接触金属层400的厚度为100nm～300nm。
在本实施例中，所采用的低功函金属还可以采用钨、钛、铍、镉等金属。
在一实施例中，所述高功函数的合金为Pt-Au合金，所述第二欧姆接触金属层410的厚度为10nm～50nm，所述肖特基接触金属层420的厚度为50nm～300nm。
在一实施例中，高功函数的合金沉积于所述势垒层200上进行退火处理的温度为450C～550C。
在本实施例中，在势垒层200上溅射高功函数的合金，同时对势垒层200进行热处理，然后在450C～550C的温度下，在惰性气体的保护下进行退火，以同时形成第二欧姆接触金属层410及肖特基接触金属层420。
参照图4，在一实施例中，在所述势垒层200上注入离子以形成P+区域210的步骤具体包括：
向所述势垒层200多次注入离子，以得到多个预淀积区；
激活所述多个预淀积区中的离子，预淀积区中的离子进行热扩散以形成多个P+区域210。
在本实施例中，进行P+离子,多次注入然后激活，在图4中，离子注入深度h＝0.5um～2um，mj＝10+/1um，r1＝s1＝1um～3um，n＝2～10，Sd＝1～5um，Pd＝1～4，Sd/Pd<2。
在一实施例中，所述势垒层200的厚度为4.5μm～5.5μm。
参照图5，在一实施例中，在所述势垒层200上注入离子以形成P+区域210之前，还包括以下步骤：
在所述势垒层200上镀膜GaN材料外延生长以形成GaN保护层300。
在本实施例中，衬底100上外延生长n型AIN外延势垒层200及GaN保护层300，GaN保护层300的厚度为1nm～3nm，GaN保护层300防止AIN氧化,导通时载流子可以量子隧穿通过。
参照图5、图6、及图9，在一实施例中，在所述势垒层200上注入离子以形成P+区域210之后，包括以下步骤：
在所述势垒层200边缘处离子注入以形成N+截止环220；
在所述势垒层200相对于所述衬底100的一侧表面上沉积以形成SiO2钝化层500；
将所述衬底100减薄至100μm～300μm并蒸发Ti/Ni/Ag离子，以形成背面电极。
在本实施例中，参照图5，势垒层200边缘做N+截止环220，注入Si，然后激活，防止划片道及后续封装等杂质进入到扩展区域。
参照图6，淀积一层SiO2作为钝化层厚度在1um～3um，SiO2具有抗氧化和绝缘的作用。
参照图9，背面Si衬底100减薄,至100um～300um，蒸发Ti/Ni/Ag离子，作为肖特基二极管的背面电极。
在一实施例中，肖特基二极管的势垒层为AlN材料的势垒层。
在本实施例中，AIN的禁带宽度是Si的5倍以上，是SiC，GaN的2倍，在制作高压功率管更有优势。现有的肖特基二极管用Si(禁带宽度1.1eV)，SiC(禁带宽度3.2eV)，GaN(禁带宽度3.4eV)，而AlN的禁带宽度为6.2eV。禁带宽度更高，相同宽度的势垒层有更高的击穿电压，正向导通时肖特基接触提供更低的导通压降，同时因为肖特基接触只有电子导电，没有电荷存储效应，能够满足高频，低开关损耗的使用需求，制作高压功率管更加具有优势。
在一实施例中，衬底采用的是低阻硅衬底。
本实施例中，肖特基二极管是基于垂直结构设置的，硅衬底的芯片电极采用的是垂直接触，电极的消耗较大，采用低阻硅衬底能够降低肖特基二极管的损耗。
在一实施例中，管芯边缘做N+截止环，注入Si，然后激活，获得高电阻区域，以形成截止环，防止划片道及后续封装等杂质进入到扩展区域。
淀积一层SiO2作为钝化层厚度在1um～3um，然后刻蚀开中间接触孔。刻蚀开中间的接触孔有利于掺杂离子，作为连接半导体和金属连接器件。
在一实施例中，势垒层为n型掺杂，掺杂的元素可以为硅或锗。
参照图8、在一实施例中，在将所述衬底100减薄并蒸发Ti/Ni/Ag离子，以形成背面电极之前包括以下步骤：
在所述SiO2钝化层500、第一欧姆接触金属层400、第二欧姆接触金属层410或肖特基接触金属层420上沉积以形成SIN钝化层600，所述SIN钝化层600的厚度为0.3μm～1μm。
在SiO2钝化层500、第一欧姆接触金属层400、第二欧姆接触金属层410或肖特基接触金属层420上沉积以形成SIN钝化层600，SIN钝化层600沉积于肖特基二极管的正面，起到抗氧化和绝缘的作用。
本发明提出一种肖特基二极管，肖特基二极管由如上所述的垂直结构肖特基二极管制作工艺制备得到的。由于本发明肖特基二极管采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
以上所述仅为本发明的可选实施例，并非因此限制本发明的专利范围，凡是在本发明的构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。
Claims (10)
1.一种垂直结构肖特基二极管制作工艺，其特征在于，包括以下步骤：
提供衬底；
在所述衬底的一侧表面上外延生长以形成势垒层；
在所述势垒层上注入离子以形成P+区域；
采用物理气相沉积法或化学气相沉积法，将低功函数的金属沉积于所述P+区域上，以形成第一欧姆接触金属层；
在所述势垒层上溅射高功函数的合金，并进行退火处理，以同时形成第二欧姆接触金属层及肖特基接触金属层，所述第二欧姆接触金属层沉积于所述第一欧姆接触金属层上，所述肖特基接触金属层沉积于所述第二欧姆接触金属层上。
2.如权利要求1所述的垂直结构肖特基二极管制作工艺，其特征在于，所述低功函数的金属为镍，所述第一欧姆接触金属层的厚度为100nm～300nm。
3.如权利要求1所述的垂直结构肖特基二极管制作工艺，其特征在于，所述高功函数的合金为Pt-Au合金，所述第二欧姆接触金属层的厚度为10nm～50nm，所述肖特基接触金属层的厚度为50nm～300nm。
4.如权利要求1所述的垂直结构肖特基二极管制作工艺，其特征在于，高功函数的合金沉积于所述势垒层上进行退火处理的温度为450C～550C。
5.如权利要求1所述的垂直结构肖特基二极管制作工艺，其特征在于，在所述势垒层上注入离子以形成P+区域的步骤具体包括：
向所述势垒层多次注入离子，以得到多个预淀积区；
激活所述多个预淀积区中的离子，预淀积区中的离子进行热扩散以形成多个P+区域。
6.如权利要求1所述的垂直结构肖特基二极管制作工艺，其特征在于，所述势垒层的厚度为4.5μm～5.5μm。
7.如权利要求1所述的垂直结构肖特基二极管制作工艺，其特征在于，在所述势垒层上注入离子以形成P+区域之前，还包括以下步骤：
在所述势垒层上镀膜GaN材料外延生长以形成GaN保护层。
8.如权利要求1所述的垂直结构肖特基二极管制作工艺，其特征在于，在所述势垒层上注入离子以形成P+区域之后，包括以下步骤：
在所述势垒层边缘处离子注入以形成N+截止环；
在所述势垒层相对于所述衬底的一侧表面上沉积以形成SiO2钝化层；
将所述衬底减薄至100μm～300μm并蒸发Ti/Ni/Ag离子，以形成背面电极。
9.如权利要求8所述的垂直结构肖特基二极管制作工艺，其特征在于，在将所述衬底减薄并蒸发Ti/Ni/Ag离子，以形成背面电极之前包括以下步骤：
在所述SiO2钝化层、第一欧姆接触金属层、第二欧姆接触金属层或肖特基接触金属层上沉积以形成SIN钝化层，所述SIN钝化层的厚度为0.3μm～1μm。
10.一种肖特基二极管，其特征在于，所述肖特基二极管由如权利要求1至9中任意一项所述的垂直结构肖特基二极管制作工艺制备而得到的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210717160.2A CN115206790A (zh) | 2022-06-23 | 2022-06-23 | 垂直结构肖特基二极管制作工艺及肖特基二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210717160.2A CN115206790A (zh) | 2022-06-23 | 2022-06-23 | 垂直结构肖特基二极管制作工艺及肖特基二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115206790A true CN115206790A (zh) | 2022-10-18 |
Family
ID=83578799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210717160.2A Pending CN115206790A (zh) | 2022-06-23 | 2022-06-23 | 垂直结构肖特基二极管制作工艺及肖特基二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115206790A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117613074A (zh) * | 2024-01-23 | 2024-02-27 | 英诺赛科(苏州)半导体有限公司 | 一种半导体装置和制造方法 |
-
2022
- 2022-06-23 CN CN202210717160.2A patent/CN115206790A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117613074A (zh) * | 2024-01-23 | 2024-02-27 | 英诺赛科(苏州)半导体有限公司 | 一种半导体装置和制造方法 |
| CN117613074B (zh) * | 2024-01-23 | 2024-04-12 | 英诺赛科(苏州)半导体有限公司 | 一种半导体装置和制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5011069B2 (ja) | 小さな寄生抵抗を有する低電圧ダイオードおよび製造方法 | |
| US11342420B2 (en) | Heterojunction devices and methods for fabricating the same | |
| CN109478571B (zh) | 半导体装置及半导体装置的制造方法 | |
| CN103515451B (zh) | 双凹沟槽式肖特基势垒元件 | |
| US9236434B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN113140639A (zh) | 一种碳化硅功率二极管及其制作方法 | |
| CN107978642A (zh) | 一种GaN基异质结二极管及其制备方法 | |
| CN110600535A (zh) | 一种肖特基二极管芯片及其制备方法 | |
| Lynch et al. | Design considerations for high voltage SiC power devices: An experimental investigation into channel pinching of 10kV SiC junction barrier schottky (JBS) diodes | |
| CN115206790A (zh) | 垂直结构肖特基二极管制作工艺及肖特基二极管 | |
| CN113675084A (zh) | 混合PiN结肖特基二极管及其P型欧姆接触的制备方法 | |
| CN212365972U (zh) | 融合pn肖特基二极管 | |
| CN110379863A (zh) | 一种碳化硅结势垒肖特基二极管 | |
| CN110752260A (zh) | 新型GaN结势垒肖特基二极管及其制备方法 | |
| CN109148605B (zh) | 快恢复二极管及制备方法、电子设备 | |
| CN216597601U (zh) | 合并式PiN肖特基器件和电子器件 | |
| CN105810756B (zh) | 一种混合pin肖特基二极管及其制备方法 | |
| CN112786708B (zh) | 一种超低vf软快恢复二极管 | |
| CN102456570A (zh) | 一种肖特基二极管的制造方法 | |
| CN210349845U (zh) | 一种碳化硅结势垒肖特基二极管 | |
| CN210272370U (zh) | 一种肖特基二极管芯片 | |
| CN113299732A (zh) | 半导体器件、芯片、设备和制造方法 | |
| CN113437132A (zh) | 一种碳化硅功率二极管及其制备方法 | |
| CN112531007A (zh) | 具有梯度深度p型区域的结势垒肖特基二极管及制备方法 | |
| CN211828777U (zh) | 一种碳化硅功率二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |