CN105810756B - 一种混合pin肖特基二极管及其制备方法 - Google Patents
一种混合pin肖特基二极管及其制备方法 Download PDFInfo
- Publication number
- CN105810756B CN105810756B CN201610261580.9A CN201610261580A CN105810756B CN 105810756 B CN105810756 B CN 105810756B CN 201610261580 A CN201610261580 A CN 201610261580A CN 105810756 B CN105810756 B CN 105810756B
- Authority
- CN
- China
- Prior art keywords
- gan
- conduction type
- hollow
- structures
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000002156 mixing Methods 0.000 title claims abstract description 29
- 238000002360 preparation method Methods 0.000 title claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 44
- 239000002184 metal Substances 0.000 claims abstract description 44
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 38
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 230000007850 degeneration Effects 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910015844 BCl3 Inorganic materials 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于半导体器件技术领域，具体为一种混合PIN肖特基二极管及其制备方法。本发明的混合PIN肖特基二极管包括：GaN衬底；GaN外延层，形成于GaN衬底上；回型GaN结构阵列，包括彼此相邻的多个回型GaN结构，形成于GaN外延层上，各回型GaN结构包括GaN外围区和GaN中心区；双层边缘终端结构，位于回型GaN结构阵列的外围，包括边缘终端全部补偿层和边缘终端部分补偿层，其中边缘终端全部补偿层位于所述边缘终端部分补偿层上；第一金属结构，位于回型GaN结构阵列上，与GaN外围区形成肖特基接触。本发明能够在不损失芯片面积情况下获得更高的反向击穿电压；同时，避免由于位错问题导致的器件性能的退化，可以很好的应用于功率电子领域。
Description
技术领域
本发明属于半导体器件技术领域，具体涉及混合PIN肖特基二极管及其制备方法。
背景技术
随着信息技术的飞速发展，诸如功率开关，功率整流器等大功率电子器件已广泛应用于国民经济各个领域。作为传统硅基功率器件的替代品，基于第三代宽禁带半导体GaN材料的功率器件因其优异的材料特性和器件结构备受瞩目，GaN材料拥有较大的禁带宽度和电子迁移率，较好的热稳定性和化学稳定性，因而在大功率和高频领域有着广泛的应用前景而受到关注和研究。现今，GaN基高电子迁移率晶体管已经取得了突破性进展，然而对于GaN基混合PIN肖特基（MPS）功率二极管的研究仍面临诸多挑战。
相比于平面结构的GaN基功率器件，垂直结构的GaN基功率器件有着显著的优势：不需要通过牺牲芯片面积来获得较高的反向击穿电压，并且由于电场峰值远离器件表面，器件有很好的可靠性以及优良的热稳定性。
MPS二极管兼具PIN二极管和肖特基二极管（SBD）的优势。当前，GaN基MPS功率二极管一般在硅衬底上制备。然而，由于硅与GaN之间存在较大的位错密度以及在硅衬底上制备出较薄的GaN漂移区需要很高的工艺复杂度，基于此法制备的GaN MPS器件很难获得良好的电学指标。
发明内容
本发明的目的在于提供一种电学指标良好、制备工艺简单的混合PIN肖特基二极管及其制备方法。
本发明提供的混合PIN肖特基二极管，包括：
GaN衬底，其具有第一导电类型和第一掺杂浓度；
第一导电类型GaN外延层，其具有第一导电类型和第二掺杂浓度，形成于所述GaN衬底上，其中，所述第二掺杂浓度小于所述第一掺杂浓度；
回型GaN结构阵列，包括彼此相邻的多个回型GaN结构，形成于所述第一导电类型GaN外延层上，其中各回型GaN结构包括第一导电类型GaN外围区和第二导电类型GaN中心区；
双层边缘终端结构，位于所述第一导电类型GaN外延层上，且形成于所述回型GaN结构阵列的外围，包括边缘终端全部补偿层和边缘终端部分补偿层，其中所述边缘终端全部补偿层位于所述边缘终端部分补偿层上；以及，
第一金属结构，位于所述回型GaN结构阵列上，与所述第一导电类型GaN外围区形成肖特基接触。
进一步，本发明还包括：第二金属结构，位于所述GaN衬底的背面，与所述GaN衬底形成欧姆接触。
进一步，本发明还包括：钝化层，位于所述双层边缘终端结构上。
进一步，所述GaN衬底为n型，掺杂浓度大于1018cm-3。
进一步，所述第一导电类型GaN外延层为n型，掺杂浓度为1~10×1016cm-3。
本发明还提供上述混合PIN肖特基二极管的制备方法，包括如下步骤：
提供具有第一导电类型和第一掺杂浓度的GaN衬底；
在所述GaN衬底上形成具有第二掺杂浓度的第一导电类型GaN外延层，其中，所述第二掺杂浓度小于所述第一掺杂浓度；
形成回型GAN结构阵列：在所述第一导电类型GaN外延层上形成回型GaN结构阵列，所述回型GaN结构阵列包括彼此相邻的多个回型GaN结构，其中各回型GaN结构包括第一导电类型GaN外围区和第二导电类型GaN中心区；
形成双层边缘终端结构：在所述回型GaN结构阵列的外围形成双层边缘终端结构，所述双层边缘终端结构包括边缘终端全部补偿层和边缘终端部分补偿层，其中边缘终端全部补偿层位于边缘终端部分补偿层上；以及，
形成第一金属结构：在所述回型GaN结构阵列上形成第一金属结构，与所述第一导电类型GaN外围区形成肖特基接触。
进一步，还包括第二金属结构形成步骤：在所述GaN衬底的背面形成第二金属结构，与所述GaN衬底形成欧姆接触。
进一步，所述回型GaN结构阵列形成步骤，具体包括如下步骤：对所述第一导电类型GaN外延层的进行图形化，去除所述第一导电类型GaN外延层的上部外围区，并在中心区形成具有一定间隔的多个开口；在所述上部外围区和所述中心区的多个开口中形成第二导电类型GaN外延层。
进一步，对所述外围区的第二导电类型GaN外延层进行离子注入形成双层边缘终端结构。
进一步，所述GaN衬底为n型，掺杂浓度大于1018cm-3。
本发明能够直接在GaN基片上制备出垂直结构的MPS器件，避免了由于位错问题导致的器件性能的退化。同时，可以在不损失芯片面积的前提下，获得大的击穿电压，避免了横向结构的功率器件由于电流崩塌效应对器件可靠性的影响，有助于更好的应用在功率电子领域。此外，具有双层边缘终端的MPS器件可以有效地避免局域电场分布过于集中，降低碰撞电离和雪崩击穿的发生几率，进一步获得较高的反向击穿电压。
附图说明
图1是形成第一导电类型GaN外延层后的器件剖面结构示意图。
图2对第一导电类型GaN外延层进行图形化后的器件结构俯视图。
图3对第一导电类型GaN外延层进行图形化后的器件剖面结构示意图。
图4是形成第二导电类型GaN外延层后的器件剖面结构示意图。
图5是形成回型GAN结构阵列后的器件结构俯视图。
图6是形成回型GAN结构阵列后的器件剖面结构示意图。
图7是形成双层边缘终端结构后的器件结构俯视图。
图8是形成双层边缘终端结构后的器件剖面结构示意图。
图9是形成第一金属电极后的器件剖面结构示意图。
图10是形成第二金属电极后的器件剖面结构示意图。
图11是形成钝化层后的器件剖面结构示意图。
图12是混合PIN肖特基二极管制备方法的一个实施例的流程图。
图13是形成回型GAN结构阵列的流程图。
图14是混合PIN肖特基二极管制备方法的另一实施例的流程图。
图15是混合PIN肖特基二极管制备方法的又另一实施例的流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
以下结合附图，针对本发明所涉及的混合PIN肖特基二极管的一个实施例进行说明。如图9所示，混合PIN肖特基二极管包括：GaN衬底10，位于GaN衬底10上的第一导电类型GAN外延层112，位于第一导电类型GaN外延层112上的回型GaN结构阵列12，位于回型GaN结构阵列12外围的双层边缘终端结构14，以及位于所述回型GAN结构阵列12上的第一金属结构15。
其中，GaN衬底10具有第一导电类型和第一掺杂浓度，优选为n型重掺杂，掺杂浓度例如大于1018cm-3。当然根据需要也可以为p型GaN衬底。
第一导电类型GAN外延层112与GaN衬底10具有相同的导电类型，掺杂浓度小于所述GaN衬底的掺杂浓度，优选地为2×1016cm-3，GaN外延层的厚度例如可以是20 µm。
回型GaN结构阵列12，包括彼此相邻的多个回型GaN结构121，其中各回型GaN结构121包括第一导电类型GaN外围区111和第二导电类型GaN中心区131。第二导电类型GaN中心区131的导电类型与第一导电类型GaN外围区111的导电类型相反，当第一导电类型GaN外围区111为n型掺杂时，第二导电类型GaN中心区131为p型掺杂，掺杂浓度优选为浓度为2×1017cm-3。
双层边缘终端结构14，包括边缘终端全部补偿层141和边缘终端部分补偿层142，其中边缘终端全部补偿层141位于边缘终端部分补偿层142上。
第一金属结构15，与第一导电类型GaN外围区111形成肖特基接触。第一金属结构15例如可以为金属镍/金复合金属结构，可以包括金、钯、银、镍及其组合等的金属。
优选地，在另一实施例中，如图10所示，混合PIN肖特基二极管还包括第二金属结构16，位于GaN衬底10的背面，与GaN衬底10形成欧姆接触。第二金属结构16例如可以为金属钛/金复合金属结构，可以包括金、钛、钨、钽、钯及其组合等的金属。
优选地，在另一实施例中，如图11所示，混合PIN肖特基二极管还包括钝化层17，位于双层边缘终端结构14上。钝化层优选为Si3N4，厚度优选为100nm。
在上述结构中，例如，可以通过掺杂硅、氧等形成n型GaN外延层，通过掺杂括镁、铍、锌等形成p型GaN外延层。
以下参照图12，针对混合MPS二极管的制备方法的一个实施例进行说明。
在提供GaN衬底步骤（S1）中，提供具有第一导电类型和第一掺杂浓度的GaN衬底10。优选为n型重掺杂，掺杂浓度例如大于1018cm-3。
在第一导电类型GaN外延层形成步骤（S2）中，如图1所示，采用金属有机物化学气相淀积法（MOCVD）在所述GaN衬底10上形成第一导电类型GaN外延层11，其中，第一导电类型GaN外延层11具有与GaN衬底10相同的导电类型，第一导电类型GaN外延层11的掺杂浓度小于GaN衬底10的掺杂浓度。在本实施例中为n型，掺杂浓度优选为2×1016cm-3，厚度优选为20µm。当然，本发明不限定于此，还可以采用其他常规的外延方法形成第一导电类型GaN外延层。
在回型GaN结构阵列形成步骤（S3）中，在第一导电类型GaN外延层11上形成回型GaN结构阵列12，回型GaN结构阵列12包括彼此相邻的多个回型GaN结构121，其中各回型GaN结构包括第一导电类型GaN外围区111和第二导电类型GaN中心区131。具体地，如图13所示，包括如下步骤，
在步骤S31中，对第一导电类型GaN外延层11进行图形化，去除第一导电类型GaN外延层11的上部外围区，并在中心区形成具有一定间隔的多个开口。获得如图2和图3所示的形成在第一导电类型GaN外延层112上的多个具有一定间隔的第一导电类型G aN外延层111。更具体地说，首先，采用等离子体增强化学气相淀积法（PECVD）在第一导电类型GaN外延层11上生长约1µm厚度的氮化硅作为牺牲层； 接下来，悬涂正性光刻胶，曝光出窗口，例如，内径为950µm、外径为1mm的回字区域和多个3x3 µm2的矩形区域；采用BCl3 、Ar作为刻蚀气体，以氮化硅作为硬掩膜，对第一导电类型GaN外延层11进行刻蚀，刻蚀深度优选为400～420nm。
在步骤S32中，在上述第一导电类型GaN外延层112的外围区和多个开口中形成第二导电类型GaN外延层13。更具体地说，采用MOCVD法在上述结构上外延第二导电类型GaN外延层13，厚度优选为0.5µm，掺杂浓度优选为2×1017cm-3，所得结构如图４所示。之后，采用化学机械抛光法对样品进行表面平坦化操作，所得结构如图５和图６所示，形成了位于第一导电类型GaN外延层112上的回型GaN结构阵列12，回型GaN结构阵列12包括彼此相邻的多个回型GaN结构121，其中各回型GaN结构包括第一导电类型GaN外围区111和第二导电类型GaN中心区131。同时，形成了位于上述回型GaN结构阵列的外围的第二导电类型GaN外延层132。
在双层边缘终端结构形成步骤（S4）中，在回型GaN结构阵列12的外围形成双层边缘终端结构14。更具体地说，首先，采用PECVD法在上述结构上形成掩模，例如生长～1µm厚的Si3N4作为硬掩膜。接下来，悬涂正性光刻胶，曝光出回字区域窗口。接下来，对窗口进行离子注入，获得双层边缘终端结构14，优选地，选用n型掺杂剂，离子注入的能量为180keV，注入剂量 为2×1013cm-2。其中，双层边缘终端结构14包括全部补偿的上层区域即边缘终端全部补偿层141，和较薄的部分补偿的下层区域即边缘终端部分补偿层142。在本实施例中，下层表现出轻微的P型掺杂。最后，利用干法刻蚀去除表面Si3N4层，所得结构如图7和图8所示。
在第一金属结构形成步骤（S5）中，在回型GaN结构阵列12上形成第一金属结构15，与第一导电类型GaN外围区111形成肖特基接触。具体地来说，例如，悬涂正性光刻胶，曝光出顶部电极区域，在器件顶部蒸镀金属镍/金复合金属结构。但是本发明不限定于此，第一金属结构15可以包括金、钯、银、镍及其组合等的金属，其生成方法也可以采用本领域常用的任一合适的方法，例如溅射、蒸镀等。图9示出了形成第一金属结构后的器件剖面结构示意图。
在混合PIN肖特基二极管制备方法的另一实施例中，还包括第二金属结构形成步骤S6，如图14所示，在GaN衬底10的背面形成第二金属结构16， GaN衬底10与第二金属结构16间形成欧姆接触。但是，本发明不限定于此，在另一实施例中，在步骤S5前进行步骤S6，也就是说在形成第一金属结构15前，在GaN衬底10的背面形成第二金属结构16。第二金属结构16可以为一层或更多层欧姆金属。例如，第二金属结构16可以包含钛/金欧姆金属。可以使用包括但不限于铝、镍、金及其组合等的其他金属和/ 或合金。第二金属结构16可以使用各种方法( 例如溅射、蒸镀等) 中的任意方法来形成。图10是形成第二金属结构后的器件剖面结构示意图。
优选地，在混合MPS二极管制备方法的另一实施例中，如图15所示，还包括形成钝化层的步骤S7。首先，采用PECVD法在样品表面淀积钝化层，优选地，例如为100nm厚度的氮化硅；之后，悬涂正性光刻胶，曝光并刻蚀出顶部电极窗口，如图11所示。
上述实施例中，以n+型GaN衬底为例对GaN基混合MPS二极管的制备方法进行了说明，但是本发明不限定于此，根据需要还可以选用P型GaN衬底。
本发明能够直接在GaN基片上制备出垂直结构的MPS器件，避免了由于位错问题导致的器件性能的退化。同时，可以在不损失芯片面积的前提下，获得大的击穿电压，避免了横向结构的功率器件由于电流崩塌效应对器件可靠性的影响，有助于更好的应用在功率电子领域。此外，具有双层边缘终端的MPS器件可以有效地避免局域电场分布过于集中，降低碰撞电离和雪崩击穿的发生几率，进一步获得较高的反向击穿电压。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种混合PIN肖特基二极管，其特征在于，包括：
GaN衬底，其具有第一导电类型和第一掺杂浓度；
第一导电类型GaN外延层，其具有第一导电类型和第二掺杂浓度，形成于所述GaN衬底上，其中，所述第二掺杂浓度小于所述第一掺杂浓度；
回型GaN结构阵列，包括彼此相邻的多个回型GaN结构，形成于所述第一导电类型GaN外延层上，其中各回型GaN结构包括第一导电类型GaN外围区和第二导电类型GaN中心区；
双层边缘终端结构，位于所述第一导电类型GaN外延层上，且形成于所述回型GaN结构阵列的外围，包括边缘终端全部补偿层和边缘终端部分补偿层，其中所述边缘终端全部补偿层位于所述边缘终端部分补偿层上；以及，
第一金属结构，位于所述回型GaN结构阵列上，与所述第一导电类型GaN外围区形成肖特基接触。
2.根据权利要求1所述的混合PIN肖特基二极管，其特征在于，还包括：第二金属结构，位于所述GaN衬底的背面，与所述GaN衬底形成欧姆接触。
3.根据权利要求1或2所述的混合PIN肖特基二极管，其特征在于,还包括：钝化层，位于所述双层边缘终端结构上。
4.根据权利要求1或2所述的混合PIN肖特基二极管，其特征在于，所述GaN衬底为n型，掺杂浓度大于1018cm-3。
5.根据权利要求4所述的混合PIN肖特基二极管，其特征在于，所述第一导电类型GaN外延层为n型，掺杂浓度为2×1016cm-3。
6.一种混合PIN肖特基二极管制备方法，其特征在于，具体步骤如下：
提供具有第一导电类型和第一掺杂浓度的GaN衬底；
在所述GaN衬底上形成具有第二掺杂浓度的第一导电类型GaN外延层，其中，所述第二掺杂浓度小于所述第一掺杂浓度；
形成回型GAN结构阵列：在所述第一导电类型GaN外延层上形成回型GaN结构阵列，所述回型GaN结构阵列包括彼此相邻的多个回型GaN结构，其中各回型GaN结构包括第一导电类型GaN外围区和第二导电类型GaN中心区；
形成双层边缘终端结构：在所述回型GaN结构阵列的外围形成双层边缘终端结构，所述双层边缘终端结构包括边缘终端全部补偿层和边缘终端部分补偿层，其中边缘终端全部补偿层位于边缘终端部分补偿层上；以及，
形成第一金属结构：在所述回型GaN结构阵列上形成第一金属结构，与所述第一导电类型GaN外围区形成肖特基接触。
7.根据权利要求6所述的混合PIN肖特基二极管制备方法，其特征在于，还包括第二金属结构形成步骤：在所述GaN衬底的背面形成第二金属结构，与所述GaN衬底形成欧姆接触。
8.根据权利要求6或7所述的混合PIN肖特基二极管制备方法，其特征在于，所述形成回型GaN结构阵列，具体包括如下步骤：
对所述第一导电类型GaN外延层的进行图形化，去除所述第一导电类型GaN外延层的上部外围区，并在中心区形成具有一定间隔的多个开口；
在所述上部外围区和所述中心区的多个开口中形成第二导电类型GaN外延层。
9.根据权利要求8所述的混合PIN肖特基二极管制备方法，其特征在于，对所述外围区的第二导电类型GaN外延层进行离子注入形成双层边缘终端结构。
10.根据权利要求6或7所述的混合PIN肖特基二极管制备方法，其特征在于，所述GaN衬底为n型，掺杂浓度大于1018cm-3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610261580.9A CN105810756B (zh) | 2016-04-25 | 2016-04-25 | 一种混合pin肖特基二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610261580.9A CN105810756B (zh) | 2016-04-25 | 2016-04-25 | 一种混合pin肖特基二极管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105810756A CN105810756A (zh) | 2016-07-27 |
| CN105810756B true CN105810756B (zh) | 2019-05-31 |
Family
ID=56458477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610261580.9A Expired - Fee Related CN105810756B (zh) | 2016-04-25 | 2016-04-25 | 一种混合pin肖特基二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105810756B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108231908B (zh) * | 2017-11-24 | 2020-08-18 | 西安电子科技大学 | GaN/AlGaN横向超级结二极管及其制作方法 |
| CN108231912B (zh) * | 2017-11-24 | 2020-09-08 | 西安电子科技大学 | GaN基JBS与超级结混合结构二极管及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101467262A (zh) * | 2006-04-04 | 2009-06-24 | 半南实验室公司 | 结势垒肖特基整流器及其制造方法 |
| CN103930974A (zh) * | 2011-10-11 | 2014-07-16 | 阿沃吉有限公司 | 制造GaN混合P-I-N肖特基(MPS)二极管的方法 |
| CN104380458A (zh) * | 2011-12-22 | 2015-02-25 | 阿沃吉有限公司 | 利用电导调制在氮化镓材料中用于结终端的方法和系统 |
-
2016
- 2016-04-25 CN CN201610261580.9A patent/CN105810756B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101467262A (zh) * | 2006-04-04 | 2009-06-24 | 半南实验室公司 | 结势垒肖特基整流器及其制造方法 |
| CN103930974A (zh) * | 2011-10-11 | 2014-07-16 | 阿沃吉有限公司 | 制造GaN混合P-I-N肖特基(MPS)二极管的方法 |
| CN104380458A (zh) * | 2011-12-22 | 2015-02-25 | 阿沃吉有限公司 | 利用电导调制在氮化镓材料中用于结终端的方法和系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105810756A (zh) | 2016-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876485B (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| US11342420B2 (en) | Heterojunction devices and methods for fabricating the same | |
| JP6104575B2 (ja) | 半導体装置 | |
| CN106169417A (zh) | 一种异质结终端的碳化硅功率器件及其制备方法 | |
| CN109314148A (zh) | 高压横向硅上氮化镓肖特基二极管 | |
| KR20120005372A (ko) | 조합형 필드 플레이트 및 보호 링을 갖는 쇼트키 다이오드 | |
| US8878327B2 (en) | Schottky barrier device having a plurality of double-recessed trenches | |
| CN107978642B (zh) | 一种GaN基异质结二极管及其制备方法 | |
| CN106024914A (zh) | 混合阳极电极结构的GaN基肖特基二极管及其制备方法 | |
| CN108682695A (zh) | 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法 | |
| CN110112207A (zh) | 一种氧化镓基混合PiN肖特基二极管及其制备方法 | |
| CN110600535A (zh) | 一种肖特基二极管芯片及其制备方法 | |
| CN105895708A (zh) | 一种GaN基功率二极管及其制备方法 | |
| CN109755325A (zh) | 一种新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法 | |
| CN106298977B (zh) | 二极管阳极结构、纵向二极管以及横向二极管 | |
| JP5445899B2 (ja) | ショットキーバリアダイオード | |
| US20200098936A1 (en) | Silicon carbide trench schottky barrier diode using polysilicon and a method of manufacturing the same | |
| CN105810756B (zh) | 一种混合pin肖特基二极管及其制备方法 | |
| CN110400776A (zh) | 一种功率芯片及其制备方法 | |
| CN104393045B (zh) | 一种新型GaN基增强型HEMT器件及其制备方法 | |
| JP5446161B2 (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| CN104321880B (zh) | 电流孔径二极管及其制作方法 | |
| CN110416318A (zh) | 一种氮化镓基二极管结构及其制备方法 | |
| CN111081758A (zh) | 降低导通电阻的SiC MPS结构及制备方法 | |
| CN108365017A (zh) | 一种横向氮化镓功率整流器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190531 |