CN108365017A - 一种横向氮化镓功率整流器件及其制作方法 - Google Patents

一种横向氮化镓功率整流器件及其制作方法 Download PDF

Info

Publication number
CN108365017A
CN108365017A CN201810123813.8A CN201810123813A CN108365017A CN 108365017 A CN108365017 A CN 108365017A CN 201810123813 A CN201810123813 A CN 201810123813A CN 108365017 A CN108365017 A CN 108365017A
Authority
CN
China
Prior art keywords
layer
opening
gallium nitride
barrier layer
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810123813.8A
Other languages
English (en)
Inventor
康玄武
刘新宇
郑英奎
魏珂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201810123813.8A priority Critical patent/CN108365017A/zh
Publication of CN108365017A publication Critical patent/CN108365017A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • H01L29/8725Schottky diodes of the trench MOS barrier type [TMBS]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204Diodes
    • H01L29/66212Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种横向氮化镓整流器件,包括:衬底基片、氮化镓层、势垒层、第一介质层,以及第一介质层上方的第二介质层,其中第一介质层的第一端具有贯通第一介质层并截止于势垒层的第一开口,在第一开口内形成有阴极金属;第一介质层的第二端具有贯通第一介质层并截止于势垒层的第二开口,在第二开口处,淀积有第二介质层;第二介质层在第二开口内的底部具有贯通第二介质层并截止于势垒层的第三开口,在第三开口处淀积有阳极金属。本发明还提供一种横向氮化镓整流器件的制作方法。本发明能够使得氮化镓整流器件具有较小的正向开启电压和反向漏电流,避免阳极金属和势垒层的刻蚀损伤,提高器件的可靠性和寿命。

Description

一种横向氮化镓功率整流器件及其制作方法
技术领域
本发明涉及半导体工艺技术领域,尤其涉及一种横向氮化镓功率整流器件及其制作方法。
背景技术
现代科技对半导体功率器件的体积,可靠性,耐压,功耗等方面不断提出更高的要求。随着晶体管特征尺寸的缩小,由于短沟道效应等物理规律和制作成本的限制,主流硅基材料与CMOS技术正发展到10纳米工艺节点而很难继续提升。氮化镓具有较宽的禁带宽度,高热导率、强原子键、化学稳定性好、工作温度高、击穿电压高、抗辐照能力强等性质,适用于光电子、高温大功率器件和高频微波器件等应用。所以氮化镓被认为是新一代集成电路半导体材料,具有广阔的应用前景。
二极管在电力电子领域具有极其重要的地位,顺向偏压允许电流由单一方向通过二极管,逆向偏压阻断电流由反方向通过二极管,因此通常作为整流使用。肖特基二极管(Schottky Barrier Diode,SBD)是以金、银、铝、铂等贵金属为正极,以N型半导体为负极,利用二者接触面上形成的势垒具有整流特性而制成的金属-半导体器件,具有开关频率高和正向压降低的优点。
传统的GaN异质结肖特基二极管(SBD)的阳极肖特基金属通常直接淀积在势垒层的表面,导通时电子不仅需克服肖特基势垒,还需流经高阻的势垒层,使得其开启电压较大。由于肖特基二极管的正向开启电压和反向漏电流互相关联制约,较低的正向开启电压在制作工艺中往往也导致较大的反向漏电流,因此,目前市场上还没有同时实现较低的正向开启电压和较低的反向漏电流的、适于大范围商用化的GaN肖特基二极管。
为降低GaN异质结二极管的开启电压与反向漏电流,各种新型阳极结构的二极管不断出现,并取得了较大突破。但各种新型阳极结构多数均采用刻蚀势垒层并注入或淀积介质层的方法制备二极管阳极结构,生产工艺较为复杂,且器件可靠性有待提高。
因此,亟需设计一种新型横向氮化镓整流器件及其制作方法,从而解决二极管的正向开启电压和反向漏电流均较高以及常规氮化镓基二极管制备过程中的阳极刻蚀损伤问题。
发明内容
本发明提供的横向氮化镓整流器件及其制作方法,能够针对现有技术的不足,降低氮化镓整流二极管的正向开启电压和反向漏电流,避免二极管制备过程中的阳极及势垒层刻蚀损伤。
第一方面,本发明一种横向氮化镓整流器件,包括:衬底基片、衬底基片上方的氮化镓层、所述氮化镓层上方的势垒层,所述势垒层上方的第一介质层,以及所述第一介质层上方的第二介质层,其中:
所述第一介质层的第一端具有贯通所述第一介质层并截止于所述势垒层的第一开口,在所述第一开口内形成有阴极金属;
所述第一介质层的第二端具有贯通所述第一介质层并截止于所述势垒层的第二开口,在所述第二开口处,淀积有第二介质层;
所述第二介质层在所述第二开口内的底部具有贯通第二介质层并截止于所述势垒层的第三开口,在第三开口内淀积有阳极金属。
可选地,上述器件还包括器件两端的贯通所述衬底基片、氮化镓层、势垒层、第一介质层和第二介质层的隔离带。
可选地,上述第一介质层和第二介质层的材料为SiN、AlN、SiO2、Al2O3中的一种或几种的组合。
可选地,上述第一介质层和第二介质层通过PVD、CVD或者ALD沉积而成。
可选地,上述势垒层的材料为InAlN、AlGaN或者InAlGaN。
可选地,上述势垒层的厚度为1-10nm。
另一方面,本发明提供一种上述横向氮化镓整流器件的制作方法,其中包括:
步骤一、提供外延片,所述外延片包括自底而上的衬底基片、氮化镓层、势垒层和第一介质层;
步骤二、在所述第一介质层的第一端打开贯通所述第一介质层并且截止于所述势垒层的第一开口,并且淀积阴极金属;
步骤三、在所述第一介质层的第二端打开贯通所述第一介质层并且截止于所述势垒层的第二开口;
步骤四、在所述器件表面淀积第二介质层,并在所述第二介质层位于所述第二开口内的底部打开形成贯通所述第二介质层并且截止于所述势垒层的第三开口;
步骤五、在所述第二介质层的第三开口处淀积阳极金属,形成与所述势垒层的肖特基接触。
可选地,上述步骤三之前还包括在所述器件的两端形成隔离带的步骤。
可选地,上述阴极金属与所述阳极金属具有相同的金属结构。
可选地,上述阴极金属与所述阳极金属的材料为Ti、Al、Ni或TiN。
本发明实施例提供的横向氮化镓整流器件及其制作方法,通过利用薄势垒外延片两次打开介质层而不对势垒层进行刻蚀、再淀积阳极金属结构的CMOS工艺,避免了阳极和势垒层的刻蚀或注入损伤,且降低了二极管的开启电压和漏电流,提高了氮化镓基二极管的寿命与可靠性,有利于氮化镓基二极管在高频、大功率应用领域中的产业化。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为本发明一个实施例提供的横向氮化镓整流器件的整体结构示意图;
图2A-图2F为本发明一个实施例提供的横向氮化镓整流器件的制作工艺步骤结构图;
图3为本发明一个实施例提供的横向氮化镓整流器件的制作方法流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
第一方面,本发明提供一种横向氮化镓整流器件,包括:衬底基片,位于衬底基片上方的氮化镓层,位于所述氮化镓层上方的势垒层,位于所述势垒层上方的第一介质层,所述第一介质层的第一端具有贯通所述第一介质层且截止于势垒层的第一开口,第二端具有贯通所述第一介质层且截止于势垒层的第二开口。在所述第一介质层的第一端的第一开口内,淀积有阴极金属。在所述第一介质层的第二端的第二开口处,淀积有第二介质层,所述第二介质层在底部具有贯通第二介质层且截止于势垒层的第三开口,在第三开口处淀积有阳极金属。此外,整流器件的两端还具有隔离层。
图1示出了本发明一个实施例提供的横向氮化镓整流器件的整体结构示意图。如图1所示,横向氮化镓整流器件包括衬底基片110及氮化镓层100。具体的,氮化镓层100的材料为GaN,GaN层可以通过氢化物气相外延方法生长而得,可选的,衬底基片110的材料包括但不限于硅、碳化硅、蓝宝石等材料。
氮化镓层100的上方形成有势垒层101。具体的,势垒层101的厚度为1-10nm。势垒层101的材料包括但不限于由In、Al、Ga或N构成的三元或四元材料,例如AlGaN、InAlN、InAlGaN等。
在势垒层101的上方形成有第一介质层102。第一介质层102的材料包括但不限于SiN、AlN、SiO2或Al2O3等材料,典型的,以SiN为材料的第一介质层102可以通过原位SiN或者PVD、CVD、ALD形成。
特别的,第一介质层102的第一端具有贯通第一介质层102并截止于势垒层101的第一开口,第二端具有贯通第一介质层102并截止于势垒层101的第二开口。在第一介质层的102的第一端的第一开口处,淀积有阴极金属108。
特别的,在第一介质层102的第二端的第二开口处,淀积有第二介质层103,第二介质层103在底部具有贯通并截止至势垒层101的第三开口,在第三开口处淀积有阳极金属107。
在本实施例提供的横向氮化镓整流器件的两端还具有隔离带105。所述隔离带105中的材质为非导电介质。
本实施例提供的横向氮化镓整流器件,具有薄势垒层和未经刻蚀或注入损伤的阳极金属形成的肖特基接触,有利于氮化镓基二极管在高频、大功率应用领域中的产业化。
另一方面,本发明提供一种横向氮化镓整流器件的制作方法,包括:提供外延片,外延片包括自底而上的衬底基片、氮化镓层、势垒层和第一介质层;在第一介质层的一端打开贯通第一介质且截止于势垒层的第一开口,淀积阴极金属;在第一介质层的另一端打开贯通第一介质且截止于势垒层的第二开口;在器件表面淀积第二介质层,并在第二介质层覆盖在第二开口中的部分进行打开,形成贯通第二介质且截止于势垒层的第三开口;在第三开口处淀积阳极金属。优选的,本发明提供的横向氮化镓整流器件还包括在器件两端形成的隔离带。
图2A-图2F为本发明一个实施例提供的横向氮化镓整流器件的制作工艺步骤结构图。
如图2A所示,提供横向氮化镓整流器件的薄势垒外延片。具体的,包括衬底基片110及氮化镓层100,势垒层101以及第一介质层102。氮化镓层100可以通过氢化物气相外延方法生长而得。氮化镓层100的上方形成有势垒层101。具体的,势垒层101的厚度为1-10nm。势垒层101的材料包括但不限于由In、Al、Ga或N构成的三元或四元材料,例如AlGaN、InAlN、InAlGaN等。
在势垒层101的上方形成有第一介质层102。第一介质层102的材料包括但不限于SiN、AlN、SiO2或Al2O3等材料,典型的,以SiN为材料的第一介质层102可以通过原位SiN或者PVD、CVD、ALD形成。
如图2B所示,在第一介质层102的一端打开,形成贯通第一介质层102并截止于势垒层101的第一开口,淀积有阴极金属108。阴极金属108可以通过PVD、CVD或ALD等方式进行淀积。典型的,阴极金属108的材料包括但不限于Ti、Al、Ni、TiN等欧姆合金。
如图2C所示,在器件的两端形成隔离带105。所述隔离带105中的材质为非导电介质。典型的,隔离带可以通过刻蚀并淀积非导电介质而得。
如图2D所示,在第一介质层102的异于阴极金属的一端进行第二次打开,形成第二开口。具体的,第二开口贯通第一介质层102,并且截止于势垒层101。
如图2E所示,在第一介质层102的第二端的第二开口处,淀积有第二介质层103。具体的,第二介质层可以通过PVD、CVD、ALD等方法淀积而成。第二介质层的材料包括但不限于SiN、AlN、SiO2或Al2O3等材料中的一种或者多种的组合。进一步的,第二介质层103打开有第三开口,第三开口贯通第二介质层103,并且截止于势垒层101。
如图2F所示,在第二介质层103的第三开口处,淀积有阳极金属107,形成本发明实施例提供的横向氮化镓整流器件的阳极结构。阳极金属107与势垒层101接触,形成肖特基接触。典型的,阳极金属107的材料包括但不限于Ti、Al、Ni、TiN等欧姆合金。
图3示出了本发明一个实施例提供的横向氮化镓整流器件的制作方法流程图。如图3所示,S31表示提供外延片,外延片包括自底而上的衬底基片、氮化镓层、势垒层和第一介质层;S32表示在第一介质层的一端打开贯通所述第一介质且截止于势垒层的第一开口,并且淀积阴极金属;S33表示在器件的两端形成隔离带;S34表示在第一介质层的另一端打开贯通所述第一介质且截止于势垒层的第二开口;S35表示在器件表面淀积第二介质层,并在第二介质层覆盖在第一介质层的第二开口中的部分打开,形成贯通第二介质层并且截止于势垒层的第三开口;S36表示在第二介质层的第三开口处淀积阳极金属,形成肖特基接触。
本发明实施例提供的横向氮化镓整流器件制作方法,通过运用薄势垒,不对势垒层进行任何刻蚀再进行阳极金属的淀积,能够避免势垒层和阳极金属的刻蚀损伤,提高器件的寿命和可靠性,并且通过多个介质层的开口,形成薄势垒层与阳极金属形成的肖特基接触,实现器件较低的正向开启电压和反向漏电流。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求的保护范围为准。

Claims (10)

1.一种横向氮化镓整流器件,包括:衬底基片,所述衬底基片上方的氮化镓层,所述氮化镓层上方的势垒层,所述势垒层上方的第一介质层,以及所述第一介质层上方的第二介质层,其特征在于:
所述第一介质层的第一端具有贯通所述第一介质层并截止于所述势垒层的第一开口,在所述第一开口内形成有阴极金属;
所述第一介质层的第二端具有贯通所述第一介质层并截止于所述势垒层的第二开口,在所述第二开口处,淀积有第二介质层;
所述第二介质层在所述第二开口内的底部具有贯通所述第二介质层并截止于所述势垒层的第三开口,在所述第三开口内淀积有阳极金属。
2.根据权利要求1所述的横向氮化镓整流器件,其特征在于,所述器件还包括器件两端的贯通所述衬底基片、氮化镓层、势垒层、第一介质层和第二介质层的隔离带。
3.根据权利要求1所述的横向氮化镓整流器件,其特征在于,所述第一介质层和第二介质层的材料为SiN、AlN、SiO2、Al2O3中的一种或几种的组合。
4.根据权利要求3所述的横向氮化镓整流器件,其特征在于,所述第一介质层和第二介质层通过PVD、CVD或者ALD沉积而成。
5.根据权利要求1所述的横向氮化镓整流器件,其特征在于,所述势垒层的材料为InAlN、AlGaN或者InAlGaN。
6.根据权利要求1所述的横向氮化镓整流器件,其特征在于,所述势垒层的厚度为1-10nm。
7.一种根据权利要求1所述的横向氮化镓整流器件的制作方法,其特征在于,包括:
步骤一、提供外延片,所述外延片包括自底而上的衬底基片、氮化镓层、势垒层和第一介质层;
步骤二、在所述第一介质层的第一端打开贯通所述第一介质层并且截止于所述势垒层的第一开口,并且淀积阴极金属;
步骤三、在所述第一介质层的第二端打开贯通所述第一介质层并且截止于所述势垒层的第二开口;
步骤四、在所述器件表面淀积第二介质层,并在所述第二介质层位于所述第二开口内的底部打开形成贯通所述第二介质层并且截止于所述势垒层的第三开口;
步骤五、在所述第二介质层的第三开口处淀积阳极金属,形成与所述势垒层的肖特基接触。
8.根据权利要求7所述的制作方法,其特征在于,所述步骤三之前还包括在所述器件的两端形成隔离带的步骤。
9.根据权利要求7所述的制作方法,其特征在于,所述阴极金属与所述阳极金属具有相同的金属结构。
10.根据权利要求7所述的制作方法,其特征在于,所述阴极金属与所述阳极金属的材料为Ti、Al、Ni或TiN。
CN201810123813.8A 2018-02-07 2018-02-07 一种横向氮化镓功率整流器件及其制作方法 Pending CN108365017A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810123813.8A CN108365017A (zh) 2018-02-07 2018-02-07 一种横向氮化镓功率整流器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810123813.8A CN108365017A (zh) 2018-02-07 2018-02-07 一种横向氮化镓功率整流器件及其制作方法

Publications (1)

Publication Number Publication Date
CN108365017A true CN108365017A (zh) 2018-08-03

Family

ID=63005083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810123813.8A Pending CN108365017A (zh) 2018-02-07 2018-02-07 一种横向氮化镓功率整流器件及其制作方法

Country Status (1)

Country Link
CN (1) CN108365017A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331723A (zh) * 2020-09-30 2021-02-05 西安电子科技大学 阳极金属晶向一致的低开启电压GaN二极管及制备方法
CN112420811A (zh) * 2020-11-11 2021-02-26 厦门市三安集成电路有限公司 一种晶体管

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160197203A1 (en) * 2014-12-23 2016-07-07 Imec Vzw Group III-N lateral schottky barrier diode and method for manufacturing thereof
CN106298973A (zh) * 2015-05-18 2017-01-04 北京大学 一种肖特基二极管的制作方法及肖特基二极管

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160197203A1 (en) * 2014-12-23 2016-07-07 Imec Vzw Group III-N lateral schottky barrier diode and method for manufacturing thereof
CN106298973A (zh) * 2015-05-18 2017-01-04 北京大学 一种肖特基二极管的制作方法及肖特基二极管

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SILVIA LENCI ET AL: "Au-Free AlGaN/GaN Power Diode on 8-in Si Substrate With Gated Edge Termination", 《IEEE ELECTRON DEVICE LETTERS》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331723A (zh) * 2020-09-30 2021-02-05 西安电子科技大学 阳极金属晶向一致的低开启电压GaN二极管及制备方法
CN112331723B (zh) * 2020-09-30 2022-04-19 西安电子科技大学 阳极金属晶向一致的低开启电压GaN二极管及制备方法
CN112420811A (zh) * 2020-11-11 2021-02-26 厦门市三安集成电路有限公司 一种晶体管
CN112420811B (zh) * 2020-11-11 2023-03-14 厦门市三安集成电路有限公司 一种晶体管

Similar Documents

Publication Publication Date Title
US11923462B2 (en) Lateral Schottky diode
US11222985B2 (en) Power semiconductor device
JPWO2019003861A1 (ja) 酸化物半導体装置、および、酸化物半導体装置の製造方法
CN110112207B (zh) 一种氧化镓基混合PiN肖特基二极管及其制备方法
CN108305834B (zh) 一种增强型氮化镓场效应器件的制备方法
CN107978642B (zh) 一种GaN基异质结二极管及其制备方法
CN108258035B (zh) 一种GaN基增强型场效应器件及其制作方法
CN110518074B (zh) 阴阳极交替的大电流GaN肖特基二极管及其制作方法
CN104798207A (zh) 具有部分凹陷双金属电极的GaN基肖特基二极管
CN106298977B (zh) 二极管阳极结构、纵向二极管以及横向二极管
CN105895708A (zh) 一种GaN基功率二极管及其制备方法
CN108365017A (zh) 一种横向氮化镓功率整流器件及其制作方法
JP2021533556A (ja) 高電圧大電力アクティブデバイスの信頼性を向上させるための外部電界終端構造
JP4327114B2 (ja) 窒化物半導体装置
CN105810756B (zh) 一种混合pin肖特基二极管及其制备方法
CN105870205A (zh) 一种GaN基混合PIN肖特基二极管及其制备方法
CN110416318A (zh) 一种氮化镓基二极管结构及其制备方法
CN108831932A (zh) 一种氮化镓横向mis-肖特基混合阳极二极管
CN109659358A (zh) 一种氮化镓hemt低欧姆接触电阻结构及其制作方法
US12068373B2 (en) Semiconductor device and fabrication method thereof
CN114823923A (zh) 基于n型氧化镓-p型金刚石的肖特基二极管及其制备方法
CN108365018B (zh) 一种横向氮化镓功率整流器件及其制作方法
CN108198758B (zh) 一种垂直结构的氮化镓功率二极管器件及其制作方法
CN106486545A (zh) 半导体单元
JP2009060065A (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180803

RJ01 Rejection of invention patent application after publication