CN108258035B - 一种GaN基增强型场效应器件及其制作方法 - Google Patents

一种GaN基增强型场效应器件及其制作方法 Download PDF

Info

Publication number
CN108258035B
CN108258035B CN201810035319.6A CN201810035319A CN108258035B CN 108258035 B CN108258035 B CN 108258035B CN 201810035319 A CN201810035319 A CN 201810035319A CN 108258035 B CN108258035 B CN 108258035B
Authority
CN
China
Prior art keywords
metal electrode
layer
type
dimensional material
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810035319.6A
Other languages
English (en)
Other versions
CN108258035A (zh
Inventor
刘洪刚
黄凯亮
常虎东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201810035319.6A priority Critical patent/CN108258035B/zh
Publication of CN108258035A publication Critical patent/CN108258035A/zh
Application granted granted Critical
Publication of CN108258035B publication Critical patent/CN108258035B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请提供一种GaN基增强型场效应器件及其制作方法,GaN基增强型场效应器件,包括有源区和围绕有源区的隔离区,有源区包括单晶衬底、缓冲层、沟道层、势垒层、界面控制层、源金属电极、漏金属电极、栅金属电极以及介质钝化层,有源区还包括:P型二维材料栅极;本申请中在栅金属电极下方插入一层P型二维材料栅极,从而有效耗尽栅极下方沟道中的二维电子气,实现增强型氮化镓场效应器件。由于P型二维材料具有空穴浓度高、晶格匹配且界面态低、能够从氮化镓材料表面选择性去除、工艺可控性好等一系列优点,使得制作得到的GaN基增强型场效应器件的阈值一致性好,电流崩塌导致的可靠性问题得到很好的抑制。

Description

一种GaN基增强型场效应器件及其制作方法
技术领域
本发明涉及半导体器件制作领域,具体涉及一种GaN基增强型场效应器件及其制作方法。
背景技术
氮化镓材料具有禁带宽度大、临界击穿电场高、热导率高等特点,在宽带通信、电力电子等领域应用前景广宽。由于氮化镓(GaN)与铝镓氮(AlGaN)异质结界面处存在自发极化和压电极化效应,二维电子气浓度非常高(>1E13cm-2),这使得氮化镓场效应器件,也即HEMT(High Electron Mobility Transistor,高电子迁移率晶体管)器件,具有非常低的导通电阻和开关延迟。然而AlGaN/GaN异质界面处高浓度的二维电子气使氮化镓场效应器件通常为耗尽型器件,限制了其在诸多领域的应用。增强型氮化镓场效应器件在电路应用中不需要负极性电压,降低了电路的复杂性和制作成本,还可以提高功率开关电路的安全性。
目前制作GaN基增强型场效应器件的方法有:(1)刻蚀凹栅槽;(2)F基等离子体处理;(3)生长薄的势垒层;(4)生长p-GaN盖帽层;(5)生长InGaN盖帽层等。但由于这些途径固有的局限性,例如操作难度大、可重复性差等,使得上述途径难以真正得到广泛的应用。比如凹栅槽刻蚀工艺,难以精确控制,同时会带来损伤造成电流崩塌现象;F基离子注入会造成晶格损伤,带来一系列长期可靠性问题;在栅极生长单层p-GaN盖帽层或者p-AlGaN盖帽层是一种可行的方法,然而P型氮化物材料通常采用干法刻蚀,容易在势垒层表面形成损伤,刻蚀工艺的一致性较差。
因此,急需发明一种新型氮化镓增强型场效应器件结构与制备方法来推动氮化镓半导体技术的发展。
发明内容
有鉴于此,本发明提供一种GaN基增强型场效应器件及其制作方法,以解决现有技术中在栅极生长单层p-GaN盖帽层时,使用干法刻蚀,造成势垒层表面损伤的问题。
为实现上述目的,本发明提供如下技术方案:
一种GaN基增强型场效应器件,包括:有源区和围绕所述有源区的隔离区,所述有源区包括单晶衬底、缓冲层、沟道层、势垒层、界面控制层、源金属电极、漏金属电极、栅金属电极以及介质钝化层,所述有源区还包括:P型二维材料栅极;
所述缓冲层、所述沟道层、所述势垒层、所述界面控制层沿背离所述单晶衬底的方向,依次形成在所述单晶衬底之上;
所述源金属电极和所述漏金属电极位于所述界面控制层上,且穿透所述界面控制层与所述势垒层欧姆接触;
所述P型二维材料栅极位于所述界面控制层上;
所述栅金属电极位于所述P型二维材料栅极上,且与所述P型二维材料栅极肖特基接触;
所述介质钝化层位于所述栅金属电极和所述漏金属电极之间的所述界面控制层上,以及位于所述栅金属电极和所述源金属电极之间的所述界面控制层上。
优选地,所述P型二维材料栅极的掺杂浓度范围为1016/cm3-1021/cm3
优选地,所述P型二维材料栅极包括:WSe2、WS2、MoSe2、MoS2、MoTe2中的一种材料层或多种材料的叠层组合。
优选地,所述单晶衬底包括硅衬底、蓝宝石衬底或碳化硅衬底。
优选地,所述沟道层包括GaN、InGaN中的一种材料层或两种材料层的叠层组合。
优选地,所述界面控制层的材质为GaN,所述界面控制层的厚度范围为0.3nm-10nm,包括端点值。
优选地,所述势垒层包括AlGaN、InAlN、InGaAlN、AlN中的一种材料层或多种材料层的叠层组合。
本发明还提供一种GaN基增强型场效应器件制作方法,用于制作形成上面任意一项所述的GaN基增强型场效应器件,所述制作方法包括:
提供半导体衬底,所述半导体衬底包括:单晶衬底和依次形成在所述单晶衬底上的缓冲层、沟道层、势垒层以及界面控制层,所述半导体衬底包括有源区和围绕所述有源区的隔离区;
在所述半导体衬底的隔离区注入硼离子形成高阻隔离区;
在所述界面控制层上沉积金属形成源金属电极和漏金属电极,并通过高温合金工艺使得所述源金属电极和所述漏金属电极通过所述界面控制层与所述势垒层形成欧姆接触;
在所述界面控制层上外延P型二维材料,通过选择性湿法腐蚀方法形成P型二维材料栅极;
在所述P型二维材料栅极上形成栅金属电极;
所述半导体衬底的表面沉积介质钝化层;
在所述介质钝化层上与所述源金属电极、所述漏金属电极、所述栅金属电极对应的位置形成接触孔。
优选地,所述在所述界面控制层上外延P型二维材料,通过选择性腐蚀方法形成P型二维材料栅极,具体包括:
在所述界面控制层上外延整层的P型二维材料;
对所述P型二维材料进行选择性湿法腐蚀,形成P型二维材料栅极。
优选地,还包括:在所述接触孔上沉积所述栅金属电极、所述源金属电极和所述漏金属电极,形成场板结构。
经由上述的技术方案可知,本发明提供的GaN基增强型场效应器件,在栅金属电极下方插入一层P型二维材料栅极,从而有效耗尽栅极下方沟道中的二维电子气,实现增强型氮化镓场效应器件,解决了常规氮化镓场效应器件在零偏压下器件难以关断的难题。由于P型二维材料具有空穴浓度高、晶格匹配且界面态低、能够从氮化镓材料表面选择性去除、工艺可控性好等一系列优点,使得制作得到的GaN基增强型场效应器件的阈值一致性好,电流崩塌导致的可靠性问题得到很好的抑制。
本发明还提供一种GaN基增强型场效应器件的制作方法,由于栅金属电极下方插入的是P型二维材料栅极,能够采用选择性腐蚀工艺形成,从而避免了现有技术中采用干法刻蚀对势垒层表面的损伤,从而能够得到具有更好工艺一致性的GaN基增强型场效应器件。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种GaN基增强型场效应器件的结构示意图;
图2为本发明实施例提供的一种GaN基增强型场效应器件的制作方法流程图;
图3-图10为本发明实施例提供的GaN基增强型场效应器件的制作工艺流程图。
具体实施方式
正如背景技术部分所述,现有技术中的GaN基增强型场效应器件的方法具有各种缺点,不能得到工艺一致性较好的GaN基增强型场效应器件。
发明人发现出现上述问题的原因在于,由于现有技术中的GaN基增强型场效应器件在栅极下方生长单层的p-GaN盖帽层或者p-AlGaN盖帽层,但由于p-GaN材质原因,导致P型杂质掺杂浓度较低,且多采用干法刻蚀工艺形成,这就容易在势垒层表面产生损伤,从而不能得到工艺一致性较好的GaN基增强型场效应器件。
基于此,本发明提供一种GaN基增强型场效应器件,包括:有源区和围绕所述有源区的隔离区,所述有源区包括单晶衬底、缓冲层、沟道层、势垒层、界面控制层、源金属电极、漏金属电极、栅金属电极以及介质钝化层,所述有源区还包括:P型二维材料栅极;
所述缓冲层、所述沟道层、所述势垒层、所述界面控制层沿背离所述单晶衬底的方向,依次形成在所述单晶衬底之上;
所述源金属电极和所述漏金属电极位于所述界面控制层上,且穿透所述界面控制层与所述势垒层欧姆接触;
所述P型二维材料栅极位于所述界面控制层上;
所述栅金属电极位于所述P型二维材料栅极上,且与所述P型二维材料栅极形成肖特基接触;
所述介质钝化层位于所述栅金属电极和所述漏金属电极之间的所述界面控制层上,以及位于所述栅金属电极和所述源金属电极之间的所述界面控制层上。
本发明提供的GaN基增强型场效应器件,在栅金属电极下方插入一层P型二维材料栅极,从而有效耗尽栅极下方沟道中的二维电子气,实现增强型氮化镓场效应器件,解决了常规氮化镓场效应器件在零偏压下器件难以关断的难题。由于P型二维材料具有空穴浓度高、晶格匹配且界面态低、能够从氮化镓材料表面选择性去除、工艺可控性好等一系列优点,使得制作得到的GaN基增强型场效应器件的阈值一致性好,电流崩塌导致的可靠性问题得到很好的抑制。
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参见图1,图1为本发明实施例提供的一种GaN基增强型场效应器件,包括:有源区10和围绕所述有源区10的隔离区20,所述有源区10包括单晶衬底100、缓冲层200、沟道层300、势垒层400、界面控制层500、源金属电极701、漏金属电极702、栅金属电极703以及介质钝化层900,与现有技术不同的是,所述有源区10还包括:P型二维材料栅极800。
本实施例中缓冲层200、沟道层300、势垒层400、界面控制层500沿背离单晶衬底100的方向,依次形成在单晶衬底100之上;源金属电极701和漏金属电极702位于界面控制层500上,且穿透界面控制层500与势垒层400欧姆接触;P型二维材料栅极800位于界面控制层500上;栅金属电极703位于P型二维材料栅极800上,且与P型二维材料栅极800形成肖特基接触;介质钝化层900位于栅金属电极703和漏金属电极702之间的界面控制层上,以及位于栅金属电极703和源金属电极701之间的界面控制层500上。本实施例中沟道层与势垒层界面处形成二维电子气导电通道。
需要说明的是,本实施例中所述P型二维材料的材质包括二硒化钨(WSe2)、二硫化钨(WS2)、二硒化钼(MoSe2)、二硫化钼(MoS2)、二碲化钼(MoTe2)等二维材料,本实施例中不限定所述P型二维材料栅极的具体材料和结构,可选的,所述P型二维材料栅极可以是上述P型二维材料中的一种,也可以是上述P型二维材料中的多种,当所述P型二维材料栅极包括多种P型二维材料时,可以是由多种P型二维材料层组成的叠层结构,如P型二维材料栅极包括沿背离所述单晶衬底方向的WSe2层、MoSe2层和WS2层组成的叠层结构组合,还可以是由其中两种P型二维材料层组成的交替叠加的多层结构的组合。本实施例中所述P型二维材料栅极的具体结构根据实际情况进行选择。
本实施例中也不限定所述单晶衬底100的具体材质,只要能够形成GaN基增强型场效应器件的单晶衬底均可,本实施例中可选的,单晶衬底100可以是硅衬底、蓝宝石衬底或碳化硅衬底。本实施例中优选地,所述单晶衬底为单晶Si衬底。
所述缓冲层的材质本实施例中也不进行限定,所述缓冲层200的材质可以包括AlGaN、AlN、InAlN、高阻GaN中的一种或多种材质,本实施例中可选的,缓冲层200为AlGaN层。
另外,本实施例中沟道层300可以是包括GaN、InGaN中的一种材料层或两种材料层的叠层组合,本实施例中可选的,沟道层300为GaN层。在本发明的其他实施例中所述沟道层还可以是其他材质。
势垒层400的材质可以是AlGaN、InAlN、InGaAlN、AlN中的一种或多种材料的叠层组合结构。界面控制层的材料为GaN层,为提高晶格匹配度,本实施例中可选的势垒层400为AlGaN势垒层。
需要说明的是,源金属电极和漏金属电极在后续高温合金工艺中与势垒层形成欧姆接触,因此,位于势垒层和源金属电极、漏金属电极之间的界面控制层的厚度范围0.3nm-10nm,包括端点值。
本实施例中不限定源金属电极701和漏金属电极702的具体材质,可选的,源金属电极701和漏金属电极702的材质相同,均为Ti、TiN和Al组成的金属合金。本实施例中源金属电极701和漏金属电极702分别位于P型二维材料栅极800的两侧。栅金属电极703位于P型二维材料栅极800的上方,本实施例中通过介质钝化层绝缘栅金属电极703和源金属电极701、漏金属电极702;也即本实施中介质钝化层900位于栅源和栅漏之间。本实施例中同样不限定所述介质钝化层的材质,可选的,所述介质钝化层的材质可以为Si3N4、SiO2、AlN、Al2O3中的一种或者它们中的多种的任意组合。
另外,本实施例中不限定所述P型二维材料栅极的掺杂浓度,可选的,所述P型二维材料栅极的掺杂浓度范围为1016/cm3-1021/cm3,为了使得P型二维材料栅极具有较好的性能,本实施例中可选的,所述P型二维材料栅极为WSe2层,其掺杂浓度,也即空穴浓度为~1018/cm3量级。
本实施例中采用P型二维材料栅极代替了p-GaN层,由于P型二维材料栅极的掺杂浓度能够做到~1018/cm3量级以上,从而使得GaN基增强型场效应器件的P型杂质的激活效率提高一个数量级以上;另一方面,由于材质本身固有的特性,使得本实施例中GaN基增强型场效应器件制作过程中,能够采用湿法腐蚀方法从氮化镓材料上去除,形成P型二维材料栅极,从而使得本发明的氮化镓功率器件具有更大的动态范围与更好的工艺一致性。
本发明实施例提供的GaN基增强型场效应器件,在栅金属电极下方插入一层P型二维材料栅极,从而有效耗尽栅极下方沟道中的二维电子气,实现增强型氮化镓场效应器件,解决了常规氮化镓场效应器件在零偏压下器件难以关断的难题。由于P型二维材料具有空穴浓度高、晶格匹配且界面态低、能够从氮化镓材料表面选择性去除、工艺可控性好等一系列优点,使得制作得到的GaN基增强型场效应器件的阈值一致性好,电流崩塌导致的可靠性问题得到很好的抑制。
本发明实施例还提供一种GaN基增强型场效应器件的制作方法,用于形成上面实施例中所述的GaN基增强型场效应器件,具体请参见图2所示,所述制作方法包括:
S101:提供半导体衬底,所述半导体衬底包括:单晶衬底和依次形成在所述单晶衬底上的缓冲层、沟道层、势垒层以及界面控制层,所述半导体衬底包括有源区和围绕所述有源区的隔离区;
本实施例中提供的半导体衬底上包括有源区和围绕所述有源区的隔离区,下面以具体实例进行说明所述半导体衬底的制作过程,但本实施例中对各层材质的限定仅是示例,对本实施例中的半导体衬底并不做限定,所述半导体衬底的制作过程包括:
提供单晶Si衬底,所述单晶Si衬底包括待形成器件功能区的有源区和围绕所述有源区的隔离区;
在所述单晶Si衬底100的有源区上依次外延形成AlGaN缓冲层200、GaN沟道层300、AlGaN势垒层400和GaN界面控制层500,如图3所示。
S102:在所述半导体衬底的隔离区注入硼离子形成高阻隔离区;
在所述半导体衬底的隔离区进行B离子注入形成高阻隔离区600,如图4所示。
S103:在所述界面控制层上沉积金属形成源金属电极和漏金属电极,并通过高温合金工艺使得所述源金属电极和所述漏金属电极通过所述界面控制层与所述势垒层形成欧姆接触;
请参见图5,在界面控制层500上沉积Ti/TiN/Al形成源金属电极701和漏金属电极702,再通过高温合金工艺使得源金属电极701和漏金属电极702穿过界面控制层500与势垒层400形成欧姆接触。
S104:在所述界面控制层上外延P型二维材料,通过选择性腐蚀方法形成P型二维材料栅极;
具体的,请参见图6,先在所述界面控制层500上外延整层的P型二维材料层800’;
需要说明的是,本实施例中不限定形成整层P型二维材料层800’的方法,可选的,本实施例中可以采用CVD(Chemical Vapor Deposition,化学气相淀积)方法或ALD(atomiclayer deposition,单原子层沉积)方法、PVD(Physical Vapor Deposition,物理气相沉积)方法或者转移方法,本实施例中优选地,采用CVD方式外延整层的P型WSe2层800’。
请参见图7,对所述P型二维材料进行选择性湿法腐蚀,去除部分P型二维材料层,在界面控制层500的中间位置形成P型二维材料栅极800图形。
由于P型二维材料的晶格与氮化镓材料近乎匹配,界面缺陷少、界面态低,并且可以采用选择性腐蚀方法刻蚀P型二维材料形成P型二维材料栅极,器件工艺过程对势垒层表面没有损伤,器件性能稳定,可靠性好。
S105:在所述P型二维材料栅极上形成栅金属电极;
请参见图8所示,在形成的P型二维材料栅极800图形上方淀积栅极金属,形成栅金属电极703。
S106:所述半导体衬底的表面沉积介质钝化层;
请参见图9,在半导体衬底的有源区和高阻隔离区上均沉积介质钝化层900’,使得所述介质钝化层覆盖所述半导体的整个表面。本实施例中不限定所述介质钝化层的形成工艺,可选的,本实施例中采用LPCVD(low pressure chemical vapor deposition,低压化学气相沉积)方式形成Si3N4介质钝化层。
S107:在所述介质钝化层上与所述源金属电极、所述漏金属电极、所述栅金属电极对应的位置形成接触孔。
请参见图1,在介质钝化层900’上与所述源金属电极701、所述漏金属电极702、所述栅金属电极703对应的位置形成接触孔,最终只保留栅金属电极703与源金属电极701以及栅金属电极703与漏金属电极702之间的介质钝化层900。
本实施例中由于P型二维材料栅极位于界面控制层之上,其内部高浓度P型杂质可以耗尽势垒层下方沟道中的二维电子气,从而形成GaN基增强型场效应器件。
需要说明的是,为了提高所述GaN基增强型场效应器件的击穿电压,本实施例中还可以加厚源金属电极701、漏金属电极702形成场板结构,具体如图10所示,在步骤S107形成的接触孔上继续沉积栅金属电极、所述源金属电极和所述漏金属电极,形成场板结构。
本实施例中提供的GaN基增强型场效应器件的制作方法,由于栅金属电极下方插入的是P型二维材料栅极,能够采用选择性腐蚀工艺形成,从而避免了现有技术中采用干法刻蚀对势垒层表面的损伤,从而能够得到具有更好工艺一致性的GaN基增强型场效应器件。
需要说明的是,本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种GaN基增强型场效应器件,包括:有源区和围绕所述有源区的隔离区,所述有源区包括单晶衬底、缓冲层、沟道层、势垒层、界面控制层、源金属电极、漏金属电极、栅金属电极以及介质钝化层,其特征在于,所述有源区还包括:P型二维材料栅极;
所述缓冲层、所述沟道层、所述势垒层和所述界面控制层沿背离所述单晶衬底的方向,依次形成在所述单晶衬底之上;
所述源金属电极和所述漏金属电极位于所述界面控制层上,且穿透所述界面控制层与所述势垒层欧姆接触;
所述P型二维材料栅极位于所述界面控制层上;
所述栅金属电极位于所述P型二维材料栅极上,且与所述P型二维材料栅极形成肖特基接触;
所述介质钝化层位于所述栅金属电极和所述漏金属电极之间的所述界面控制层上,以及位于所述栅金属电极和所述源金属电极之间的所述界面控制层上。
2.根据权利要求1所述的GaN基增强型场效应器件,其特征在于,所述P型二维材料栅极的掺杂浓度范围为1016/cm3-1021/cm3
3.根据权利要求2所述的GaN基增强型场效应器件,其特征在于,所述P型二维材料栅极包括:WSe2、WS2、MoSe2、MoS2、MoTe2中的一种材料层或多种材料的叠层组合。
4.根据权利要求1所述的GaN基增强型场效应器件,其特征在于,所述单晶衬底包括硅衬底、蓝宝石衬底或碳化硅衬底。
5.根据权利要求1所述的GaN基增强型场效应器件,其特征在于,所述沟道层包括GaN、InGaN中的一种材料层或两种材料层的叠层组合。
6.根据权利要求1所述的GaN基增强型场效应器件,其特征在于,所述界面控制层的材质为GaN,所述界面控制层的厚度范围为0.3nm-10nm,包括端点值。
7.根据权利要求1所述的GaN基增强型场效应器件,其特征在于,所述势垒层包括AlGaN、InAlN、InGaAlN、AlN中的一种材料层或多种材料层的叠层组合。
8.一种GaN基增强型场效应器件制作方法,其特征在于,用于制作形成权利要求1-7任意一项所述的GaN基增强型场效应器件,所述制作方法包括:
提供半导体衬底,所述半导体衬底包括:单晶衬底和依次形成在所述单晶衬底上的缓冲层、沟道层、势垒层以及界面控制层,所述半导体衬底包括有源区和围绕所述有源区的隔离区;
在所述半导体衬底的隔离区注入硼离子形成高阻隔离区;
在所述界面控制层上沉积金属形成源金属电极和漏金属电极,并通过高温合金工艺使得所述源金属电极和所述漏金属电极通过所述界面控制层与所述势垒层形成欧姆接触;
在所述界面控制层上外延P型二维材料,通过选择性腐蚀方法形成P型二维材料栅极;
在所述P型二维材料栅极上形成栅金属电极;
所述半导体衬底的表面沉积介质钝化层;
在所述介质钝化层上与所述源金属电极、所述漏金属电极、所述栅金属电极对应的位置形成接触孔。
9.根据权利要求8所述的GaN基增强型场效应器件制作方法,其特征在于,所述在所述界面控制层上外延P型二维材料,通过选择性腐蚀方法形成P型二维材料栅极,具体包括:
在所述界面控制层上外延整层的P型二维材料;
对所述P型二维材料进行选择性湿法腐蚀,形成P型二维材料栅极。
10.根据权利要求8所述的GaN基增强型场效应器件制作方法,其特征在于,还包括:在所述接触孔上沉积所述栅金属电极、所述源金属电极和所述漏金属电极,形成场板结构。
CN201810035319.6A 2018-01-15 2018-01-15 一种GaN基增强型场效应器件及其制作方法 Active CN108258035B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810035319.6A CN108258035B (zh) 2018-01-15 2018-01-15 一种GaN基增强型场效应器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810035319.6A CN108258035B (zh) 2018-01-15 2018-01-15 一种GaN基增强型场效应器件及其制作方法

Publications (2)

Publication Number Publication Date
CN108258035A CN108258035A (zh) 2018-07-06
CN108258035B true CN108258035B (zh) 2020-09-29

Family

ID=62726702

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810035319.6A Active CN108258035B (zh) 2018-01-15 2018-01-15 一种GaN基增强型场效应器件及其制作方法

Country Status (1)

Country Link
CN (1) CN108258035B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4174956A1 (en) * 2021-10-29 2023-05-03 Instytut Wysokich Cisnien Polskiej Akademii Nauk A high frequency switch with field effect transistor
IT202200001550A1 (it) * 2022-01-31 2023-07-31 St Microelectronics Srl Hemt ad arricchimento migliorato e processo di fabbricazione dello stesso

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817523B (zh) * 2018-12-27 2021-11-09 泉州三安半导体科技有限公司 电荷平衡结构、具有电荷平衡结构的功率器件及制作方法
CN115274834A (zh) * 2021-04-30 2022-11-01 长鑫存储技术有限公司 栅极结构及其制造方法
CN117223107A (zh) * 2021-12-27 2023-12-12 华为技术有限公司 一种集成电路、其制备方法及电子设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183595B2 (en) * 2005-07-29 2012-05-22 International Rectifier Corporation Normally off III-nitride semiconductor device having a programmable gate
CN102683394B (zh) * 2012-04-17 2014-12-10 苏州晶湛半导体有限公司 一种增强型器件及其制造方法
CN106783623B (zh) * 2016-12-16 2019-10-18 中国电子科技集团公司第五十五研究所 一种倒t型埋栅结构的二维材料场效应晶体管及其制造方法
CN106981513A (zh) * 2017-04-24 2017-07-25 苏州能屋电子科技有限公司 基于高阻盖帽层的ⅲ族氮化物极化超结hemt器件及其制法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4174956A1 (en) * 2021-10-29 2023-05-03 Instytut Wysokich Cisnien Polskiej Akademii Nauk A high frequency switch with field effect transistor
IT202200001550A1 (it) * 2022-01-31 2023-07-31 St Microelectronics Srl Hemt ad arricchimento migliorato e processo di fabbricazione dello stesso

Also Published As

Publication number Publication date
CN108258035A (zh) 2018-07-06

Similar Documents

Publication Publication Date Title
CN108258035B (zh) 一种GaN基增强型场效应器件及其制作方法
US11699748B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
CN108305834B (zh) 一种增强型氮化镓场效应器件的制备方法
JP5621006B2 (ja) 金属及びシリコンの交互層を含むコンタクト構造体並びに関連デバイスの形成方法
WO2019136864A1 (zh) 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法
TWI431770B (zh) 半導體裝置及製造其之方法
WO2018150451A1 (ja) 電力用半導体装置
JP5780613B2 (ja) 改良された接着力を有する半導体デバイス及びその製造方法
JP5126733B2 (ja) 電界効果トランジスタ及びその製造方法
CN108365008B (zh) 具有p型二维材料栅极增强型氮化镓场效应器件的制备方法
CN110021661B (zh) 半导体器件及其制作方法
CN113380623A (zh) 通过p型钝化实现增强型HEMT的方法
TWI641133B (zh) 半導體單元
JP2010225979A (ja) GaN系電界効果トランジスタ
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN109950323B (zh) 极化超结的ⅲ族氮化物二极管器件及其制作方法
JP2009152462A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN109950324A (zh) p型阳极的Ⅲ族氮化物二极管器件及其制作方法
TW201635522A (zh) 半導體單元
CN112820648A (zh) 一种氮化镓金属氧化物半导体晶体管及其制备方法
US8350293B2 (en) Field effect transistor and method of manufacturing the same
CN111755330A (zh) 一种半导体结构及其制造方法
TWI732813B (zh) 半導體裝置,電子部件,電子設備及用於製造半導體裝置之方法
JP2010245240A (ja) ヘテロ接合型電界効果半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant