CN109817523B - 电荷平衡结构、具有电荷平衡结构的功率器件及制作方法 - Google Patents
电荷平衡结构、具有电荷平衡结构的功率器件及制作方法 Download PDFInfo
- Publication number
- CN109817523B CN109817523B CN201811609922.7A CN201811609922A CN109817523B CN 109817523 B CN109817523 B CN 109817523B CN 201811609922 A CN201811609922 A CN 201811609922A CN 109817523 B CN109817523 B CN 109817523B
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- layer
- type epitaxial
- type
- charge balance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供了电荷平衡结构、具有电荷平衡结构的功率器件及制作方法,通过扩散形成P型外延层和N型外延层的混合结构,使得P型外延层和N型外延层相互耗尽,形成电荷平衡的结构,使得P型外延层无法耗尽沟道内的二维电子气,只有栅极区域的P型外延层能够耗尽沟道内的二维电子气。由于不使用刻蚀工艺就可以形成栅极图形,表面缺陷较少。同时,由于在炉内原位生长,可以大大减少脏污,因此可以获得优良的介质特性。本发明还提供了具有电荷平衡结构的功率器件。
Description
技术领域
本发明涉及一种半导体器件,尤其涉及一种功率器件的制作方法。
背景技术
现有的氮化镓增强型HEMT器件主要通过凹栅结构、PGaN栅结构和氟离子注入等方式形成,其中只有PGaN栅结构目前实现了商业化。目前PGaN结构采用刻蚀工艺形成栅极图形,而该方法对刻蚀的深度难以控制,重复性差。且刻蚀容易对界面形成损伤,产生较多的界面态,导致表面俘获效应和界面漏电严重。而采用常规钝化介质由于表面缺陷和脏污造成表面界面态密度大,进一步加剧表面俘获效应和界面漏电。
发明内容
本发明所要解决的主要技术问题是提供一种电荷平衡结构、具有电荷平衡结构的功率器件的制作方法,解决传统刻蚀工艺损伤带来的界面态密度增大的问题。
为了解决上述的技术问题,本发明提供了一种电荷平衡结构的制作方法,包括如下步骤:
1)在生长好的P型外延层上形成扩散阻挡层,并图形化扩散阻挡层;
2)进行N型杂质扩散处理,使得阻挡层外的外延层形成P型外延层和N型外延层的混合结构;而位于扩散阻挡层下方的外延层始终为P型外延层;所述P型外延层和N型外延层的混合结构相互耗尽形成电荷平衡结构。
在一较佳实施例中:通过调整N型杂质扩散的时间,调整扩散出的N型外延层的结深来调控电荷平衡的程度。
在一较佳实施例中:所述P型外延层为GaN外延层或者AlGaN外延层。
本发明还提供了一种具有电荷平衡结构的功率器件的制作方法,包括如下步骤:
1)在生长好的P型外延层上形成扩散阻挡层,并图形化扩散阻挡层;
2)进行N型杂质扩散处理,使得阻挡层外的外延层形成P型外延层和N型外延层的混合结构;而位于扩散阻挡层下方的外延层始终为P型外延层;
3)原位生长钝化介质,形成一覆盖所述P型外延层和N型外延层的混合结构、以及扩散阻挡层的钝化层;
4)通过离子注入工艺完成器件隔离;
5)在所述钝化层形成金属电极图形,对所述图形进行刻蚀及金属蒸镀形成漏极金属电极和源极金属电极;
6)对位于扩散阻挡层上方的钝化层进行蚀刻,当扩散阻挡层为介质时,通过湿法刻蚀去除后对P型外延层进行金属蒸镀形成栅极金属电极;当扩散阻挡层为金属时,扩散阻挡层直接作为栅极金属电极。
在一较佳实施例中:通过调整N型杂质扩散的时间,调整扩散出的N型外延层的结深来调控电荷平衡的程度。
在一较佳实施例中:所述P型外延层为GaN外延层或者AlGaN外延层。
本发明还提供了一种具有电荷平衡结构的功率器件,包括由下至上依次层叠设置的衬底、缓冲层、GaN/AlGaN层、势垒层;
所述势垒层的上表面设置有栅极金属电极、源极金属电极、漏极金属电极和电荷平衡结构;所述电荷平衡结构P型外延层和N型外延层的混合结构,其为P型外延层上经过N型杂质扩散处理而成。
本发明还提供了一种具有电荷平衡结构的功率器件的制作方法,通过扩散形成P型外延层和N型外延层的混合结构,使得P型外延层和N型外延层相互耗尽,形成电荷平衡的结构,使得P型外延层无法耗尽沟道内的二维电子气,只有栅极区域的P型外延层能够耗尽沟道内的二维电子气。由于不使用刻蚀工艺就可以形成栅极图形,表面缺陷较少。同时,由于在炉内原位生长,可以大大减少脏污,因此可以获得优良的介质特性。
附图说明
图1-4为本发明优选实施例中具有电荷平衡结构的功率器件的制作流程图。
具体实施方式
下文结合附图和具体实施方式对本发明的技术方案做进一步说明。
参考图1-4,一种具有电荷平衡结构的功率器件的制作方法,包括如下步骤:
1)在Si衬底101的上表面依次生长缓冲层102、GaN层103和势垒层104;
2)在势垒层104的上表面生长P型GaN外延层106;
3)在生长好的P型GaN外延层上形成扩散阻挡层109,并图形化扩散阻挡层;所述扩散阻挡层109的材质包括但不限于氧化硅、氧化铝、金属。
4)进行N型杂质扩散处理,使得阻挡层外的外延层形成P型GaN外延层106和N型GaN外延层107的混合结构;而位于扩散阻挡层下方的外延层始终为P型GaN外延层,就形成了PGaN栅极108;
5)炉内原位生长钝化介质,形成一覆盖所述P型GaN外延层106和N型GaN外延层107的混合结构、以及扩散阻挡层109的钝化层111;
6)通过离子注入工艺完成器件隔离;
7)在所述钝化层111形成欧姆金属电极图形,对所述图形进行刻蚀及金属蒸镀形成漏极金属电极110和源极金属电极105;
8)对位于扩散阻挡层上方的钝化层111进行蚀刻,当扩散阻挡层111为介质时,通过湿法刻蚀去除后对PGaN栅极108进行金属蒸镀形成栅极金属电极;当扩散阻挡层为金属时,扩散阻挡层111直接作为栅极金属电极。
扩散形成P型GaN外延层106和N型GaN外延层107的混合结构,P型GaN外延层106和N型GaN外延层107相互耗尽,形成电荷平衡的结构,使得P型GaN外延层106无法耗尽沟道内的二维电子气。只有PGaN栅极108能够耗尽沟道内的二维电子气。电荷平衡的程度可通过扩散时间控制N型GaN外延层107的结深来进行调控,以达到最优化。
由于不使用刻蚀工艺形成PGaN栅极图形,表面缺陷较少。同时,由于在炉内原位生长钝化介质,可以大大减少脏污,因此可以获得优良的介质特性。
作为本实施例的简单替换,所述P型外延层的材料还可以为AlGaN外延层。
依照上述方法制作的一种具有电荷平衡结构的功率器件,包括由下至上依次层叠设置的衬底、缓冲层、GaN/AlGaN层、势垒层;
所述势垒层的上表面设置有栅极金属电极、源极金属电极、漏极金属电极和电荷平衡结构;所述电荷平衡结构P型外延层和N型外延层的混合结构,其为P型外延层上经过N型杂质扩散处理而成。
以上仅为本发明的优选实施例,但本发明的范围不限于此,本领域的技术人员可以容易地想到本发明所公开的变化或技术范围。替代方案旨在涵盖在本发明的范围内。因此,本发明的保护范围应由权利要求的范围确定。
Claims (7)
1.一种电荷平衡结构的制作方法,其特征在于包括如下步骤:
1)在生长好的P型外延层上形成扩散阻挡层,并图形化扩散阻挡层;
2)进行N型杂质扩散处理,使得阻挡层外的外延层形成P型外延层和N型外延层的混合结构;而位于扩散阻挡层下方的外延层始终为P型外延层;所述P型外延层和N型外延层的混合结构相互耗尽形成电荷平衡结构,使得P型GaN外延层无法耗尽沟道内的二维电子气,只有PGaN栅极能够耗尽沟道内的二维电子气。
2.根据权利要求1所述的一种电荷平衡结构的制作方法,其特征在于:通过调整N型杂质扩散的时间,调整扩散出的N型外延层的结深来调控电荷平衡的程度。
3.根据权利要求2所述的一种电荷平衡结构的制作方法,其特征在于:所述P型外延层为GaN外延层或者AlGaN外延层。
4.一种具有电荷平衡结构的功率器件的制作方法,其特征在于包括如下步骤:
1)在生长好的P型外延层上形成扩散阻挡层,并图形化扩散阻挡层;
2)进行N型杂质扩散处理,使得阻挡层外的外延层形成P型外延层和N型外延层的混合结构;而位于扩散阻挡层下方的外延层始终为P型外延层;所述P型外延层和N型外延层的混合结构相互耗尽形成电荷平衡结构,使得P型GaN外延层无法耗尽沟道内的二维电子气,只有PGaN栅极能够耗尽沟道内的二维电子气;
3)原位生长钝化介质,形成一覆盖所述P型外延层和N型外延层的混合结构、以及扩散阻挡层的钝化层;
4)通过离子注入工艺完成器件隔离;
5)在所述钝化层形成金属电极图形,对所述图形进行刻蚀及金属蒸镀形成漏极金属电极和源极金属电极;
6)对位于扩散阻挡层上方的钝化层进行蚀刻,当扩散阻挡层为介质时,通过湿法刻蚀去除后对P型外延层进行金属蒸镀形成栅极金属电极;当扩散阻挡层为金属时,扩散阻挡层直接作为栅极金属电极。
5.根据权利要求4所述的一种具有电荷平衡结构的功率器件的制作方法,其特征在于:通过调整N型杂质扩散的时间,调整扩散出的N型外延层的结深来调控电荷平衡的程度。
6.根据权利要求5所述的一种具有电荷平衡结构的功率器件的制作方法,其特征在于:所述P型外延层为GaN外延层或者AlGaN外延层。
7.一种具有电荷平衡结构的功率器件,其特征在于包括由下至上依次层叠设置的衬底、缓冲层、GaN/AlGaN层、势垒层;
所述势垒层的上表面设置有栅极金属电极、源极金属电极、漏极金属电极和电荷平衡结构;所述电荷平衡结构是P型外延层和N型外延层的混合结构,其为P型外延层上经过N型杂质扩散处理而成,使得P型GaN外延层无法耗尽沟道内的二维电子气,只有PGaN栅极能够耗尽沟道内的二维电子气。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811609922.7A CN109817523B (zh) | 2018-12-27 | 2018-12-27 | 电荷平衡结构、具有电荷平衡结构的功率器件及制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811609922.7A CN109817523B (zh) | 2018-12-27 | 2018-12-27 | 电荷平衡结构、具有电荷平衡结构的功率器件及制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109817523A CN109817523A (zh) | 2019-05-28 |
CN109817523B true CN109817523B (zh) | 2021-11-09 |
Family
ID=66602669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811609922.7A Active CN109817523B (zh) | 2018-12-27 | 2018-12-27 | 电荷平衡结构、具有电荷平衡结构的功率器件及制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109817523B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111341773A (zh) * | 2020-03-09 | 2020-06-26 | 厦门市三安集成电路有限公司 | 增强型和耗尽型的集成功率器件及其制作方法 |
CN111446296B (zh) * | 2020-04-03 | 2022-10-18 | 中国科学院半导体研究所 | p型栅增强型氮化镓基高迁移率晶体管结构及制作方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101989601A (zh) * | 2009-08-03 | 2011-03-23 | 索尼公司 | 半导体装置及其制造方法 |
CN103022119A (zh) * | 2011-09-27 | 2013-04-03 | 富士通株式会社 | 半导体器件 |
CN105870013A (zh) * | 2016-06-08 | 2016-08-17 | 苏州能屋电子科技有限公司 | 通过p型钝化实现增强型HEMT的方法及增强型HEMT |
CN106783612A (zh) * | 2016-12-15 | 2017-05-31 | 中国科学院微电子研究所 | 增强型GaN基功率晶体管器件及其制作方法 |
CN106981513A (zh) * | 2017-04-24 | 2017-07-25 | 苏州能屋电子科技有限公司 | 基于高阻盖帽层的ⅲ族氮化物极化超结hemt器件及其制法 |
CN108258035A (zh) * | 2018-01-15 | 2018-07-06 | 中国科学院微电子研究所 | 一种GaN基增强型场效应器件及其制作方法 |
CN108305834A (zh) * | 2018-01-11 | 2018-07-20 | 北京华碳科技有限责任公司 | 一种增强型氮化镓场效应器件的制备方法 |
CN108365008A (zh) * | 2018-01-11 | 2018-08-03 | 北京华碳科技有限责任公司 | 具p型二维材料栅极增强型氮化镓场效应器件的制备方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001244456A (ja) * | 2000-02-28 | 2001-09-07 | Nec Corp | 化合物半導体装置およびその製造方法 |
WO2002052652A1 (fr) * | 2000-12-26 | 2002-07-04 | Matsushita Electric Industrial Co., Ltd. | Composant a semi-conducteur et son procede de fabrication |
-
2018
- 2018-12-27 CN CN201811609922.7A patent/CN109817523B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101989601A (zh) * | 2009-08-03 | 2011-03-23 | 索尼公司 | 半导体装置及其制造方法 |
CN103022119A (zh) * | 2011-09-27 | 2013-04-03 | 富士通株式会社 | 半导体器件 |
CN105870013A (zh) * | 2016-06-08 | 2016-08-17 | 苏州能屋电子科技有限公司 | 通过p型钝化实现增强型HEMT的方法及增强型HEMT |
CN106783612A (zh) * | 2016-12-15 | 2017-05-31 | 中国科学院微电子研究所 | 增强型GaN基功率晶体管器件及其制作方法 |
CN106981513A (zh) * | 2017-04-24 | 2017-07-25 | 苏州能屋电子科技有限公司 | 基于高阻盖帽层的ⅲ族氮化物极化超结hemt器件及其制法 |
CN108305834A (zh) * | 2018-01-11 | 2018-07-20 | 北京华碳科技有限责任公司 | 一种增强型氮化镓场效应器件的制备方法 |
CN108365008A (zh) * | 2018-01-11 | 2018-08-03 | 北京华碳科技有限责任公司 | 具p型二维材料栅极增强型氮化镓场效应器件的制备方法 |
CN108258035A (zh) * | 2018-01-15 | 2018-07-06 | 中国科学院微电子研究所 | 一种GaN基增强型场效应器件及其制作方法 |
Non-Patent Citations (1)
Title |
---|
Normally-Off AlGaN/GaN Heterojunction Metal-Insulator-Semiconductor Field-Effect Transistors With Gate-First Process;Taofei Pu,等;《IEEE ELECTRON DEVICE LETTERS》;20181224;第40卷;全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN109817523A (zh) | 2019-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2018161412A1 (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
JP2021044556A (ja) | ノーマリーオフiii−窒化物トランジスタ | |
WO2016141762A1 (zh) | Iii族氮化物增强型hemt及其制备方法 | |
CN106847879A (zh) | 一种斜面沟道的SiC MOSFET器件及制备方法 | |
US7629616B2 (en) | Silicon carbide self-aligned epitaxial MOSFET for high powered device applications | |
JP2020507211A (ja) | 半導体デバイスのゲート構造および製造方法 | |
CN102916046B (zh) | 硅衬底上氮化物高压器件及其制造方法 | |
CN109817523B (zh) | 电荷平衡结构、具有电荷平衡结构的功率器件及制作方法 | |
CN105185747A (zh) | 一种降低cmos图像传感器白像素的集成工艺 | |
CN111415987B (zh) | 结合二次外延及自对准工艺的氮化镓器件结构及制备方法 | |
TW201340210A (zh) | 用於半導體元件之寬溝渠終端結構 | |
CN104517848A (zh) | Ldmos晶体管结构及其形成方法 | |
CN108231880B (zh) | 一种增强型GaN基HEMT器件及其制备方法 | |
CN117438457B (zh) | 凹槽栅型GaN基HEMT器件及其制备方法 | |
KR101943356B1 (ko) | 선택 성장을 이용한 질화물 반도체 소자 및 그 제조 방법 | |
JP5682098B2 (ja) | ウェル構造,その形成方法および半導体デバイス | |
US10971587B2 (en) | GaN lateral vertical JFET with regrown channel and dielectric gate | |
CN101506956A (zh) | 半导体设备的制作方法 | |
CN115579290B (zh) | 一种p-GaN增强型器件制备方法 | |
CN108231886B (zh) | 制造半导体器件的方法以及半导体器件 | |
CN102903636B (zh) | Mos晶体管的制造方法 | |
CN115706120A (zh) | 一种半导体外延的实现方法及半导体器件 | |
CN109216173B (zh) | 半导体器件的栅极结构及其制造方法 | |
CN103854998A (zh) | 内透明集电极绝缘栅双极晶体管及其制作方法 | |
CN116092928B (zh) | 一种高栅压摆幅的增强型GaN功率器件及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |