CN105185747A - 一种降低cmos图像传感器白像素的集成工艺 - Google Patents

一种降低cmos图像传感器白像素的集成工艺 Download PDF

Info

Publication number
CN105185747A
CN105185747A CN201510621256.9A CN201510621256A CN105185747A CN 105185747 A CN105185747 A CN 105185747A CN 201510621256 A CN201510621256 A CN 201510621256A CN 105185747 A CN105185747 A CN 105185747A
Authority
CN
China
Prior art keywords
image sensor
layer
cmos image
ion implantation
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510621256.9A
Other languages
English (en)
Other versions
CN105185747B (zh
Inventor
范晓
陈昊瑜
王奇伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201510621256.9A priority Critical patent/CN105185747B/zh
Publication of CN105185747A publication Critical patent/CN105185747A/zh
Application granted granted Critical
Publication of CN105185747B publication Critical patent/CN105185747B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了一种降低CMOS图像传感器白像素的集成工艺，包括在基体中形成浅沟槽隔离；在基体表面依次生长一垫氧化层和一氮化硅阻挡层；涂敷光刻胶，以图形化的光刻胶为阻挡层，并透过氮化硅阻挡层，对基体进行离子注入，以在基体中形成光电二极管及其周围的隔离区；去除氮化硅阻挡层和垫氧化层，然后，生长栅氧化层和多晶硅层；形成多晶硅传输栅和侧墙，以及进行浅层离子注入；形成层间电介质和金属层。氮化硅阻挡层能够阻挡离子注入、尤其是高能离子注入过程中因电子淋浴挥发的金属元素所引入的金属杂质，同时能够减少离子注入在浅层区域由于电弧效应所引起的晶格缺陷，从而有效地降低白像素。

Description

一种降低CMOS图像传感器白像素的集成工艺
技术领域
本发明涉及半导体集成电路制造技术领域，更具体地，涉及一种降低CMOS图像传感器白像素的集成工艺。
背景技术
近年来，随着移动网络的飞速发展，移动智能终端大量地普及，并不断地更新换代。而作为移动终端“眼睛”的图像传感器，也紧跟着市场的需求，不停地提高着自己的性能。
未来图像传感器发展的方向是高像素、低功耗、高像质。高像素和低功耗要求像素尺寸不断地缩小。然而，随着像素尺寸的缩小，像素的质量却急剧下降，特别是量子效率和噪声。量子效率可以通过高能离子注入拉长光电二极管深度来弥补，但是噪声的降低却非常的困难。
表征像素噪声的一个重要参数是白像素的个数。白像素是指那些亮度相对于周围像素亮度异常偏高的像素点，白像素个数越多，图像的质量就越差。
目前，绝大多数的CMOS图像传感器厂商都采用特定的逻辑运算电路来修复白像素。这种逻辑电路能够修复绝大多数的白像素，但是修复前的白像素在通过逻辑运算修复之后，或多或少会对周围像素的原始色彩产生一定的影响。因此，减少修复前的白像素个数仍是提高图像质量重要方面。
白像素主要来自于光电二极管中的金属污染或晶格缺陷。工艺上降低CMOS图像传感器白像素的主要方法是控制工艺过程中金属污染和晶格缺陷的引入，例如机台端的作业部件尽量选用不含金属元素的材质，晶圆尽量选用带外延层的硅片，等等。虽然这些措施能够减少白像素的个数，但是工艺过程控制非常困难，因为很低的金属污染浓度就能够引起白像素的急剧升高。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种降低CMOS图像传感器白像素的集成工艺，可有效地降低白像素。
为实现上述目的，本发明的技术方案如下：
一种降低CMOS图像传感器白像素的集成工艺，包括以下步骤：
步骤S01：提供一硅基体，在所述基体中形成浅沟槽隔离；
步骤S02：在所述基体表面依次生长一垫氧化层和一氮化硅阻挡层；
步骤S03：涂敷光刻胶，以图形化的光刻胶为阻挡层，并透过氮化硅阻挡层，对所述基体进行离子注入，以在所述基体中形成光电二极管及其周围的隔离区；
步骤S04：去除所述氮化硅阻挡层和垫氧化层，然后，生长栅氧化层和多晶硅层；
步骤S05：形成多晶硅传输栅和侧墙，以及进行浅层离子注入；形成层间电介质和金属层。
优选地，所述垫氧化层的厚度为不小于6nm。
优选地，所述氮化硅阻挡层的厚度为30～100nm。
优选地，步骤S03中，采用高能离子注入方式，在所述基体中形成光电二极管及其周围的隔离区。
优选地，步骤S03中，采用高能离子注入方式，在所述基体中形成N型光电二极管及其周围的深P+型隔离区。
优选地，步骤S04中，采用湿法刻蚀去除氮化硅阻挡层和垫氧化层。
优选地，步骤S05中，采用化学气相沉积工艺生长多晶硅层，并通过光刻以及刻蚀工艺制备形成多晶硅传输栅。
优选地，采用离子注入方式，形成由缓变PN结构成的光电二极管，基体为P型，从深到浅施主型杂质浓度逐渐增加，依次从N型过渡到N+型。
优选地，步骤S05中，采用浅层离子注入方式，在光电二极管表面形成P+型区域，以将光电二极管与基体表面进行隔离。
优选地，步骤S05中，采用浅层离子注入方式，形成N+型浮动扩散区，作为传输栅的漏。
从上述技术方案可以看出，本发明针对CMOS图像传感器白像素较高的问题，通过在离子注入过程中，引入一层氮化硅阻挡层，该阻挡层能够阻挡离子注入、尤其是高能离子注入过程中因电子淋浴挥发的金属元素所引入的金属杂质，同时能够减少离子注入在浅层区域由于电弧效应所引起的晶格缺陷，从而有效地降低白像素。
附图说明
图1是本发明一种降低CMOS图像传感器白像素的集成工艺的流程图；
图2～图8是本发明一较佳实施例中根据图1的方法制作CMOS图像传感器像素单元时的工艺步骤示意图；
图9a～图9b是采用传统的离子注入方式和本发明的离子注入方式在制作CMOS图像传感器时的对比示意图；其中，图9a代表传统的离子注入方式，图9b代表本发明的离子注入方式。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参阅图1，图1是本发明一种降低CMOS图像传感器白像素的集成工艺的流程图；同时，请结合参阅图2～图8，图2～图8是本发明一较佳实施例中根据图1的方法制作CMOS图像传感器像素单元时的工艺步骤示意图。如图1所示，本发明的一种降低CMOS图像传感器白像素的集成工艺，包括以下步骤：
如框01所示，步骤S01：提供一硅基体，在所述基体中形成浅沟槽隔离。
请参阅图2。首先，可采用常规的CMOS平面工艺，通过光刻、刻蚀以及化学气相沉积等工艺，在基体1中的浅层区制作形成浅沟槽隔离2。为了控制基体中的晶格缺陷，降低其产生白像素的影响，在本实施例中采用了带外延层的P型硅片作为基体材料。
如框02所示，步骤S02：在所述基体表面依次生长一垫氧化层和一氮化硅阻挡层。
请继续参阅图2。接着，在所述基体1表面生长一垫氧化层3。其中，位于有源区的垫氧化层应保持一定的厚度，例如应保持一层6nm厚的垫氧化层。因此，所述垫氧化层的生长厚度应为不小于6nm。
请参阅图3。接着，在垫氧化层3之上再生长一氮化硅阻挡层4。在本发明的方法中，氮化硅层将用作离子注入时的阻挡层，因此，氮化硅层应具有必要的厚度。作为优选的实施方式，所述氮化硅阻挡层的厚度可为30～100nm。
如框03所示，步骤S03：涂敷光刻胶，以图形化的光刻胶为阻挡层，并透过氮化硅阻挡层，对所述基体进行离子注入，以在所述基体中形成光电二极管及其周围的隔离区。
请参阅图4。接着，在氮化硅阻挡层之上涂敷一层光刻胶(图略)，并通过光刻、刻蚀方式对所述光刻胶进行图形化。以图形化的光刻胶为阻挡层，将不需要进行离子注入的区域进行覆盖，去除需要进行离子注入区域的光刻胶。然后，再以氮化硅层4作为离子注入时的阻挡层，并透过氮化硅阻挡层，对所述基体1进行离子注入。经过离子注入后，在所述基体中形成光电二极管5及其周围的隔离区6。
请参阅图9a～图9b，图9a～图9b是采用传统的离子注入方式和本发明的离子注入方式在制作CMOS图像传感器时的对比示意图；其中，图9a代表传统的离子注入方式，图9b代表本发明的离子注入方式。如图9a所示，传统的离子注入工艺，注入离子(如图示向下的箭头所指)只需透过基体1上的一层垫氧化层3，即可到达基体中预定的深层离子注入区域15。此区域用来形成光电二极管及其周围的隔离区。由于注入深度的要求，通常是采用高能离子进行注入。在高能离子注入过程中，因电子淋浴作用所挥发的金属元素离子13，对基体层中的光电二极管造成了金属污染。而离子注入在浅层区域由于电弧效应，也将产生注入损伤14，引起基体中光电二极管的晶格损伤。
如图9b所示，在本发明提供的降低CMOS图像传感器白像素的集成工艺中，采用了垫氧化层3加氮化硅阻挡层4的双层结构，在此基础上，再进行离子注入过程。利用氮化硅阻挡层4能够阻挡离子注入、尤其是高能离子注入过程中电子淋浴所挥发的金属元素离子13，同时能够减少离子注入在浅层区域由于电弧效应引起的注入损伤14，因而可有效地降低白像素。通过对比图9a和图9b可以看出，在氮化硅阻挡层4的阻挡作用下，因电子淋浴作用所挥发的金属元素离子13，将被有效地阻挡在氮化硅阻挡层4中，从而避免了基体1中深层离子注入区域15的光电二极管被污染。同时，利用氮化硅层承受了离子注入在浅层区域由于电弧效应引起的大部分注入损伤14，从而有效减少了基体中光电二极管的晶格损伤现象。
为了保证注入时的一定深度，可采用高能离子注入作为此阶段的主要离子注入方式，并通过离子注入在所述基体1中形成N型光电二极管5及其周围的深P+型隔离区6。光电二极管5周围由P+型区域6作深层区的隔离，浅层区采用浅沟槽隔离2。
如框04所示，步骤S04：去除所述氮化硅阻挡层和垫氧化层，然后，生长栅氧化层和多晶硅层。
请参阅图5。接着，将基体1表面的所述氮化硅阻挡层4和垫氧化层3去除干净。可优选采用湿法刻蚀工艺去除氮化硅阻挡层和垫氧化层。
请参阅图6。接着，在去除了氮化硅阻挡层和垫氧化层的基体表面生长一层栅氧化层7和多晶硅层。作为可选的实施方式，可采用化学气相沉积工艺生长栅氧化层和多晶硅层。
如框05所示，步骤S05：形成多晶硅传输栅和侧墙，以及进行浅层离子注入；形成层间电介质和金属层。
请继续参阅图6。接着，可通过光刻以及刻蚀工艺制备形成多晶硅传输栅8和栅极侧墙。
请参阅图7。接着，采用浅层离子注入方式，形成具有缓变PN结结构的光电二极管5，并在此光电二极管上表面形成一P+型区域9以及在漏端形成N+型浮动扩散区10。其中，光电二极管5由缓变PN结构成，基体为P型，从深到浅施主型杂质浓度逐渐增加，依次从N型过渡到N+型。可通过深层和浅层不同的离子注入组合方式来形成此光电二极管5结构。光电二极管上表面的P+型区域9用来将光电二极管与基体上表面进行隔离。N+型浮动扩散区10作为传输栅8的漏端。
请参阅图8。最后，可采用标准的CMOS工艺，在基体1上方继续形成层间电介质11和金属层12以及其他相应的步骤，完成CMOS图像传感器像素单元的制作过程。
综上所述，本发明针对CMOS图像传感器白像素较高的问题，通过在离子注入过程中，引入一层氮化硅阻挡层，该阻挡层能够阻挡离子注入、尤其是高能离子注入过程中因电子淋浴挥发的金属元素所引入的金属杂质，同时能够减少离子注入在浅层区域由于电弧效应所引起的晶格缺陷，从而有效地降低白像素。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (10)

1.一种降低CMOS图像传感器白像素的集成工艺，其特征在于，包括以下步骤：
步骤S01：提供一硅基体，在所述基体中形成浅沟槽隔离；
步骤S02：在所述基体表面依次生长一垫氧化层和一氮化硅阻挡层；
步骤S03：涂敷光刻胶，以图形化的光刻胶为阻挡层，并透过氮化硅阻挡层，对所述基体进行离子注入，以在所述基体中形成光电二极管及其周围的隔离区；
步骤S04：去除所述氮化硅阻挡层和垫氧化层，然后，生长栅氧化层和多晶硅层；
步骤S05：形成多晶硅传输栅和侧墙，以及进行浅层离子注入；形成层间电介质和金属层。
2.根据权利要求1所述的降低CMOS图像传感器白像素的集成工艺，其特征在于，所述垫氧化层的厚度为不小于6nm。
3.根据权利要求1所述的降低CMOS图像传感器白像素的集成工艺，其特征在于，所述氮化硅阻挡层的厚度为30～100nm。
4.根据权利要求1所述的降低CMOS图像传感器白像素的集成工艺，其特征在于，步骤S03中，采用高能离子注入方式，在所述基体中形成光电二极管及其周围的隔离区。
5.根据权利要求1或4所述的降低CMOS图像传感器白像素的集成工艺，其特征在于，步骤S03中，采用高能离子注入方式，在所述基体中形成N型光电二极管及其周围的深P+型隔离区。
6.根据权利要求1所述的降低CMOS图像传感器白像素的集成工艺，其特征在于，步骤S04中，采用湿法刻蚀去除氮化硅阻挡层和垫氧化层。
7.根据权利要求1所述的降低CMOS图像传感器白像素的集成工艺，其特征在于，步骤S05中，采用化学气相沉积工艺生长多晶硅层，并通过光刻以及刻蚀工艺制备形成多晶硅传输栅。
8.根据权利要求1所述的降低CMOS图像传感器白像素的集成工艺，其特征在于，采用离子注入方式，形成由缓变PN结构成的光电二极管，基体为P型，从深到浅施主型杂质浓度逐渐增加，依次从N型过渡到N+型。
9.根据权利要求1所述的降低CMOS图像传感器白像素的集成工艺，其特征在于，步骤S05中，采用浅层离子注入方式，在光电二极管表面形成P+型区域，以将光电二极管与基体表面进行隔离。
10.根据权利要求1所述的降低CMOS图像传感器白像素的集成工艺，其特征在于，步骤S05中，采用浅层离子注入方式，形成N+型浮动扩散区，作为传输栅的漏。
CN201510621256.9A 2015-09-25 2015-09-25 一种降低cmos图像传感器白像素的集成工艺 Active CN105185747B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510621256.9A CN105185747B (zh) 2015-09-25 2015-09-25 一种降低cmos图像传感器白像素的集成工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510621256.9A CN105185747B (zh) 2015-09-25 2015-09-25 一种降低cmos图像传感器白像素的集成工艺

Publications (2)

Publication Number Publication Date
CN105185747A true CN105185747A (zh) 2015-12-23
CN105185747B CN105185747B (zh) 2018-05-01

Family

ID=54907739

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510621256.9A Active CN105185747B (zh) 2015-09-25 2015-09-25 一种降低cmos图像传感器白像素的集成工艺

Country Status (1)

Country Link
CN (1) CN105185747B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742305A (zh) * 2016-04-07 2016-07-06 上海华力微电子有限公司 降低cmos图像传感器之离子注入引入金属污染的方法
CN105870004A (zh) * 2016-04-07 2016-08-17 上海华力微电子有限公司 消除cmos图像传感器浅沟槽隔离诱导暗电流的方法
CN106128945A (zh) * 2016-07-18 2016-11-16 上海集成电路研发中心有限公司 一种离子注入方法
CN108063146A (zh) * 2017-12-15 2018-05-22 上海华力微电子有限公司 Cmos图像传感器的制造方法
CN109065565A (zh) * 2018-09-29 2018-12-21 德淮半导体有限公司 图像传感器及其形成方法
CN110444556A (zh) * 2019-08-30 2019-11-12 上海华力微电子有限公司 Cmos传感器及cmos传感器的形成方法
CN113224098A (zh) * 2021-04-27 2021-08-06 华虹半导体(无锡)有限公司 Cmos图像传感器的制造方法
CN113611600A (zh) * 2021-07-29 2021-11-05 上海华力微电子有限公司 半导体器件的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237383A (zh) * 2010-04-23 2011-11-09 台湾积体电路制造股份有限公司 图像感测元件及其制作方法
US20130082342A1 (en) * 2011-09-30 2013-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing process for enhancing image quality of backside illuminated image sensor
CN103077883A (zh) * 2013-01-11 2013-05-01 陆伟 一种晶圆表面缺陷修复方法
CN103456749A (zh) * 2012-06-04 2013-12-18 台湾积体电路制造股份有限公司 图像器件及其形成方法
CN103489883A (zh) * 2012-06-08 2014-01-01 台湾积体电路制造股份有限公司 图像器件及其形成方法
CN103872066A (zh) * 2014-03-24 2014-06-18 上海华力微电子有限公司 减少互补式金氧半导体影像传感器白像素的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237383A (zh) * 2010-04-23 2011-11-09 台湾积体电路制造股份有限公司 图像感测元件及其制作方法
US20130082342A1 (en) * 2011-09-30 2013-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing process for enhancing image quality of backside illuminated image sensor
CN103456749A (zh) * 2012-06-04 2013-12-18 台湾积体电路制造股份有限公司 图像器件及其形成方法
CN103489883A (zh) * 2012-06-08 2014-01-01 台湾积体电路制造股份有限公司 图像器件及其形成方法
CN103077883A (zh) * 2013-01-11 2013-05-01 陆伟 一种晶圆表面缺陷修复方法
CN103872066A (zh) * 2014-03-24 2014-06-18 上海华力微电子有限公司 减少互补式金氧半导体影像传感器白像素的方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742305A (zh) * 2016-04-07 2016-07-06 上海华力微电子有限公司 降低cmos图像传感器之离子注入引入金属污染的方法
CN105870004A (zh) * 2016-04-07 2016-08-17 上海华力微电子有限公司 消除cmos图像传感器浅沟槽隔离诱导暗电流的方法
CN106128945A (zh) * 2016-07-18 2016-11-16 上海集成电路研发中心有限公司 一种离子注入方法
CN108063146A (zh) * 2017-12-15 2018-05-22 上海华力微电子有限公司 Cmos图像传感器的制造方法
CN109065565A (zh) * 2018-09-29 2018-12-21 德淮半导体有限公司 图像传感器及其形成方法
CN110444556A (zh) * 2019-08-30 2019-11-12 上海华力微电子有限公司 Cmos传感器及cmos传感器的形成方法
CN113224098A (zh) * 2021-04-27 2021-08-06 华虹半导体(无锡)有限公司 Cmos图像传感器的制造方法
CN113611600A (zh) * 2021-07-29 2021-11-05 上海华力微电子有限公司 半导体器件的制备方法

Also Published As

Publication number Publication date
CN105185747B (zh) 2018-05-01

Similar Documents

Publication Publication Date Title
CN105185747A (zh) 一种降低cmos图像传感器白像素的集成工艺
CN1897289B (zh) 图像传感器及其制造方法
US9984939B2 (en) Well implantation process for FinFET device
KR20080010888A (ko) 반도체 소자의 형성 방법
CN105185699B (zh) 通过c离子注入降低cmos图像传感器白像素的方法
CN109545658A (zh) 具有锗硅源漏的mos晶体管的制造方法
CN104795414A (zh) 一种通过注入氮改性多晶硅层的方法
CN105321974B (zh) 通过f离子注入降低cmos图像传感器暗电流的方法
KR20090022766A (ko) 반도체 소자 및 그의 제조방법
US9412869B2 (en) MOSFET with source side only stress
CN115706120A (zh) 一种半导体外延的实现方法及半导体器件
CN208655650U (zh) 半导体器件
CN108054099B (zh) 半导体功率器件的制作方法
KR100654056B1 (ko) 이미지 센서 및 그 제조방법
CN110957340A (zh) Cmos图像传感器的制造方法及cmos图像传感器
CN106257646B (zh) 嵌入pip电容的cmos制作方法
CN105845569B (zh) 鳍式场效应晶体管及其形成方法
CN103441069B (zh) 改善有源区损伤的方法
KR100705211B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR100552825B1 (ko) 에피택셜 공정을 이용한 반도체 소자의 소스/드레인 형성방법
KR20060072411A (ko) 에피택셜 공정을 이용한 반도체 소자의 제조 방법
KR100613286B1 (ko) 에피택셜 공정을 이용한 반도체 소자의 제조 방법
KR100967200B1 (ko) 트렌치 ｄｍｏｓ 트랜지스터 및 그 제조 방법
KR100552826B1 (ko) 에피택셜 공정을 이용한 반도체 소자의 저농도 도핑드레인 형성 방법
KR100806796B1 (ko) 이미지 센서의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant