CN104795414A - 一种通过注入氮改性多晶硅层的方法 - Google Patents
一种通过注入氮改性多晶硅层的方法 Download PDFInfo
- Publication number
- CN104795414A CN104795414A CN201410455967.9A CN201410455967A CN104795414A CN 104795414 A CN104795414 A CN 104795414A CN 201410455967 A CN201410455967 A CN 201410455967A CN 104795414 A CN104795414 A CN 104795414A
- Authority
- CN
- China
- Prior art keywords
- etch process
- substrate
- polysilicon layer
- nitrogen
- nitrogenize
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 108
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 53
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 52
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 title abstract description 10
- 229910052757 nitrogen Inorganic materials 0.000 title abstract description 5
- 238000010348 incorporation Methods 0.000 title 1
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 58
- 238000012545 processing Methods 0.000 claims description 28
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 239000013078 crystal Substances 0.000 claims description 18
- 239000012774 insulation material Substances 0.000 claims description 15
- 238000012986 modification Methods 0.000 claims description 15
- 230000004048 modification Effects 0.000 claims description 15
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 13
- 239000000203 mixture Substances 0.000 claims description 13
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 11
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 9
- 229910021529 ammonia Inorganic materials 0.000 claims description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 150000002978 peroxides Chemical class 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 239000008367 deionised water Substances 0.000 claims description 5
- 229910021641 deionized water Inorganic materials 0.000 claims description 5
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 5
- 238000002156 mixing Methods 0.000 claims description 5
- 238000009832 plasma treatment Methods 0.000 claims description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 230000003287 optical effect Effects 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052691 Erbium Inorganic materials 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910021339 platinum silicide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 238000003631 wet chemical etching Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3211—Nitridation of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
- Plasma & Fusion (AREA)
- Inorganic Chemistry (AREA)
Abstract
本发明关于一种改性多晶硅的方法，其包含下列步骤：提供多晶硅层，将氮原子注入多晶硅层至预定深度，蚀刻注入氮原子的多晶硅层，其中氮化的多晶硅层经由蚀刻去除后，剩下的多晶硅层被暴露出来且与原本的多晶硅层并无明显的差异。
Description
技术领域
本公开涉及一种改性多晶硅层的方法。具体而言，本公开关于一种通过注入氮原子改性多晶硅层的方法。
背景技术
在半导体技术中，图像传感器用来感测投射于该半导体基板的曝光量。CMOS传感器及CCD传感器均广泛使用于许多的应用，如数码相机。这些图像传感器使用一包含光线感测元件的像素矩阵以收集光能量并将图像转换成数字数据。然而，当像素尺寸缩小后，像素的敏感度将减低。另外，像素间的相互干扰(Crosstalk)将增加。相互干扰或将减损空间上的解析度、减低整体的敏感度、提供给不良颜色隔离，且或引导图像中额外的噪音，特别是在色彩校正程序之后。包含这些需要较薄材料层(例如薄介电和金属层)的制程和薄彩色滤光片或将使用以改善光学相互干扰。然而，这些传统改善电气相互干扰的方法(例如提供具有薄外延层的传感器)提供给其他问题如静电放电(Electrostatic discharge；ESD)失败。其他传统图像传感器的问题包含长波长光敏感度和图像缺陷，例如从兴盛效应(Blooming effect)(输出图像的特定区域显示较原始图像为亮)。另外，该薄外延层可能诱发多晶硅凸块缺陷而影响上述问题。
上文的「现有技术」说明仅提供背景技术，并未承认上文的「现有技术」说明揭示本公开的标的，不构成本公开的现有技术，且上文的「现有技术」的任何说明均不应作为本申请的任一部分。
发明内容
本公开提供一种改性多晶硅层的方法及图像传感器的隔离结构的制造方法。
本公开一实施例的改性多晶硅层的方法，包含步骤：注入氮原子于一多晶硅层至一第一深度以形成一第一氮化多晶硅区；以及执行一蚀刻制程以去除该第一氮化多晶硅区，其中该多晶硅层并未受到该蚀刻制程所蚀刻。
本公开的该氮原子注入步骤由一制程所执行，该制程选自去耦合等离子体氮化、氨退火(ammonia anneal)及氧化氮(N2O)等离子体处理的其中之一或其混合制程。
本公开的蚀刻制程通过使用磷酸/过氧化物混合物来实施。
本公开的蚀刻制程通过使用于去离子水中的氟化氢(HF)来实施。
本公开的改性多晶硅层的方法进一步包含形成一光阻遮罩层于该多晶硅层上的步骤。
本公开的改性多晶硅层的方法进一步包含注氮原子入该光阻遮罩层及该多晶硅层至一第二深度以形成一第二氮化多晶硅区的步骤。
本公开的改性多晶硅层的方法进一步包含去除该光阻遮罩层的步骤。
本公开的改性多晶硅层的方法进一步包含执行一第二蚀刻制程以去除该第二氮化多晶硅区的步骤，其中该多晶硅层并未受到该第二蚀刻制程所蚀刻。
本公开一实施例的图像感测装置的隔离结构的制造方法，包含步骤：提供一基板，该基板包含一像素(pixel)区及一周边区；根据一预定图案形成一光阻遮罩层于该基板上；根据该预定图案形成多个沟槽于该像素区内，其中该沟槽具有一第一深度；根据该预定图案形成至少一凹槽于该周边区，其中该至少一凹槽含有一第二深度；注入氮原子于该基板中的该沟槽底部及该至少一凹槽底部以形成一氮化区；执行一蚀刻制程以去除该氮化区，其中该基板并未受到该蚀刻制程所蚀刻；去除该光阻遮罩层；沉积一绝缘材料层于该基板上；以及平坦化该绝缘材料层。
本公开的其他目的，部分将在后续说明中陈述，而部分可由发明内容中轻易得知，或可由本公开的实施而得知。本公开的各方面将可利用后附的申请专利范围中所特别指出的元件及组合而理解并达成。本发明所属技术领域中具有通常知识者需了解，前文的一般说明及下列详细说明均仅作举例之用，并非用以限制本公开。
上文已相当广泛地概述本公开的技术特征，使下文的本公开详细描述得以获得较佳了解。构成本公开的申请专利范围标的的其他技术特征将描述于下文。本公开所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其他结构或制程而实现与本公开相同的目的。本公开所属技术领域中具有通常知识者亦应了解，这类等效建构无法脱离后附的申请专利范围所界定的本公开的精神和范围。
附图说明
下列附图并入说明书内容的一部分，以供阐述本公开的各种实施例，进而清楚解释本公开的技术原理。
当并同各随附附图而阅览时，即可更佳了解本公开之前揭摘要以及上文详细说明。为达本公开的说明目的，各附图里图绘有现属较佳的各具体实施例。然应了解本公开并不限于所绘的精确排置方式及设备装置。
为了使本公开的叙述更加详尽与完备，可参照下列描述并配合下列附图，其中类似的元件符号代表类似的元件。然以下实施例中所述，仅用以说明本公开，并非用以限制本公开的范围。
图1为根据本公开的一实施例的通过氮注入以改性多晶硅的方法的流程图；
图2为根据本公开的一实施例的具有基板及厚光阻层的结构的示意图；
图3为根据本公开的一实施例的氮原子注入方法的示意图；
图4为根据本公开的一实施例的去除厚光阻层的示意图；
图5为根据本公开的一实施例的去除氮化多晶硅区的示意图；
图6为根据本公开的一实施例的氮原子注入制程的示意图；
图7为根据本公开的另一实施例的表面区与其他表面区的高度差的示意图；
图8为根据本公开的另一实施例的图像感测装置的隔离结构的制造方法的流程图；
图9为根据本公开的一实施例的具有像素区及周边区的基板的剖面图；
图10为根据本公开的一实施例的以预定图案设置于基板上的光阻遮罩的示意图；
图11为根据本公开的一实施例的蚀刻于基板的外延(epitaxial)层中的沟槽的示意图；
图12为根据本公开的一实施例的氮原子注入于沟槽底部的示意图；
图13为根据本公开的一实施例的去除氮化部的示意图；
图14为根据本公开的一实施例的去除光阻遮罩层的示意图；
图15为根据本公开的一实施例的沉积绝缘材料的示意图：以及
图16为根据本公开的一实施例的绝缘材料平坦化的示意图。
【符号说明】
20 结构
21 厚光阻
22 基板
221 底层
222 多晶硅层
223 氮化多晶硅区
224 表面区域
225 表面区域
226 氮化多晶硅
230 光阻遮罩层
30 基板
310 像素区
311 沟槽
312 隔离结构
320 周边区
321 凹槽
322 隔离结构
330 外延层
340 次层
350 预定图案
351 光阻遮罩层
360 氮化区
370 绝缘材料层
D1 第一深度
D2 第二深度
D3 第一深度
D4 第二深度
H1 高度差
具体实施方式
本公开在此所探讨的方向为改性多晶硅的方法及图像感测装置的隔离结构的制造方法。为了能彻底地了解本公开，将在下列的描述中提出详尽的步骤及结构。显然地，本公开的施行并未限定于相关领域的技艺者所熟习的特殊细节。另一方面，众所周知的结构或步骤并未描述于细节中，以避免造成本公开不必要的限制。本公开的较佳实施例会详细描述如下，然而除了这些详细描述之外，本公开还可以广泛地施行在其他实施例中，且本公开的范围不受实施例限定，其以之后的专利范围为准。
在下文中本公开的实施例配合所附附图以阐述细节。以下举一些实施例做为本公开的描述，但是本公开不受限于所举的一些实施例。又，所举的多个实施例之间有可以相互适当结合，达成另一些实施例。
在下文中本公开的实施例配合所附附图以阐述细节。说明书所提及的「实施例」、「此实施例」、「其他实施例」等等，意指包含在本公开的该实施例所述有关的特殊特性、构造、或特征。说明书中各处出现的「在此实施例中」的片语，并不必然全部指相同的实施例。
本公开中术语「制程」指制备方法、制备工艺或制备过程。
此外，本公开的申请专利范围及发明说明描述的元件若无特别标示其数量时则为单数。若标示元件的量词为一时，则量词包含一单位或至少一单位。若标示元件的量词为多个时，则量词包含两个以上的单位。若标示元件的量词未显示时，则量词包含一单位或两个以上的单位。
如图1所示，本公开提供一种通过氮原子注入而改性多晶硅层的方法。此方法包含下列步骤，在步骤1100中，氮原子注入于多晶硅层至第一深度以供形成第一氮化多晶硅区。在步骤1200中，执行第一蚀刻制程以去除第一氮化多晶硅区，其中多晶硅层并未受到第一蚀刻制程所蚀刻。
如图2至图5所示的剖面图中，本公开的实施例描述通过氮原子注入而改性多晶硅层的方法。本发明所属技术领域中具有通常知识者应了解到本公开的各种描述只是阐述性质并非用来限制本申请的申请专利范围。
如图2所示，结构20包含基板22及厚光阻21。基板22包含底层221及多晶硅层222。厚光阻21设置于多晶硅层222上。然而，在其他实施例(图未示)，底层221亦可被忽略或删除。
如图3所示，结构20经由氮原子注入制程所处理，其中氮原子注入制程选自去耦合等离子体氮化(DPN)、氨退火(ammonia anneal)及氧化氮(N2O)等离子体处理的其中之一或其混合制程。在此实施例中，结构20经由去耦合等离子体氮化所处理而形成具有第一深度的第一氮化多晶硅区223。
如图4所示，厚光阻层21自结构20所移除。因此，多晶硅层222包含两个表面区域224及225。表面区域224的元素成分与多晶硅层222的元素成分相同。由于多晶硅层222的表面区域225注入氮原子而形成氮化多晶硅区223，因此表面区域225的元素成分与表面区域224的元素成分不相同。
结构20亦可用于多种用途，氮化多晶硅区223可用来作为多晶硅层222的钝化层(passivation film)或用来经由湿性化学蚀刻所移除，例如使用磷酸与过氧化物的混合物来移除氮化多晶硅区223。其中湿性化学蚀刻并不限于磷酸与过氧化物的混合物，亦可用去离子水中的氟化氢来蚀刻以供移除氮化多晶硅区223而如图5所示的结构20。参照图5，原多晶硅层222并未受到第一蚀刻制程所蚀刻。
于多晶硅层222上形成光阻遮罩层230后，如图6及图7的其他实施例所示，氮原子注入制程亦可重复实施于光阻遮罩层230及多晶硅层222，以供氮原子深入至第二深度D2而形成第二氮化多晶硅226。
将光阻遮罩层230移除后，第二蚀刻制程被执行以供去除第二氮化多晶硅区226，同时如图7所示，多晶硅层222并未受到第二蚀刻制程所影响或蚀刻。此外，第二蚀刻制程与第一蚀刻制程相似，因此如图6所示的第二深度D2可配合不同的设计而调整，进而达到表面区域224与表面区域225具有高度差H1。
如图8所示，本公开提供一种制造用于图像感测装置的隔离结构的方法。此方法包含下列步骤。步骤8000中，提供基板，且基板包含像素区及周边区。步骤8100中，根据预定图案形成光阻遮罩层于基板上。在步骤8200中，根据预定图案形成多个沟槽于像素区内，其中沟槽具有第一深度。步骤8300中，根据预定图案形成至少一凹槽于周边区，其中至少一凹槽第二深度。步骤8400中，氮原子注入于基板中的沟槽底部及至少一凹槽底部已形成氮化区。在步骤8500中，执行蚀刻制程以去除氮化区，其中基板并未受到蚀刻制程所蚀刻。在步骤8600中，光阻遮罩层被去除。在步骤8700，绝缘材料层沉积于基板上，以及步骤8800，将绝缘材料层平坦化。
图9至图15显示本公开的一种制造用于图像感测装置的隔离结构的方法的各阶段剖面图，这些图及其描述并非用来限制本公开的申请专利范围。
参照图9所示，此方法起始于步骤8000，其提供包含像素区310及周边区320的基板30。像素区310包含像素阵列(图未示)。在周边区320中，增加的电路和输入/输出提供于邻近像素区310，以提供像素的操作环境及/或支援与像素的外在沟通。周边区320亦可为逻辑区域如同其或包含结合于像素的逻辑电路。周边区320或包含低功率逻辑电路。低功率逻辑电路可包含低功率、高速、高效能逻辑电路。周边区320可包含例如依序驱动像素、得到讯号电荷的电路、A/D转换器、形成图像输出讯号的处理电路、可连接其他元件的电连接器、及/或领域中现有的其他构件。在此实施例中，周边区320包含具有源极、漏极和栅极电极的MOSFET元件，其均包含硅化物层。硅化物层或包含硅化物，例如镍硅化物、钴硅化物、钨硅化物、钽硅化物、钛硅化物、铂硅化物、铒硅化物、钯硅化物及/或其结合。
基板30可为具有结晶结构的硅或为多晶硅。在替代实施例中，基板30或包含其他基础半导体如锗(germanium)，可包含半导体化合物如硅碳化物、镓砷化物、铟砷化物及铟磷化物。在此实施例中，基板30是P型基板(P导电型)(例如以传统的扩散或离子注入掺杂P型掺杂物如硼或铝的基板)。在其他的实施例中，基板30包含P+基板、N+基板，及/或其他领域已知的导电型基板。基板30或包含绝缘层上硅(SOI)基板。外延层330相较于基板30的其他部分(包含次层340)允许不同的掺杂形貌。外延层330可使用传统方法成长于基板30上。在此实施例中，外延层330是p-外延层。在其他实施例中，次层340是p+层。可能的实施例包含外延层330是N-外延层及次层340是N+次层，外延层330是N-外延层及次层340是P+次层，及/或其他领域中现有的导电型层。外延层330的厚度T或介于大约2微米和10微米之间。于另一实施例中，外延层330的厚度T或大约为4微米。
在此实施例中，外延层330为p型导电型，且包含形成于基板30的像素(图未示)中的光二极管包含具有N型光产生区域(例如形成于P型外延层的N型井)的光侦测器。N型光产生区域或可利用掺杂N型掺杂物如磷、砷及/或其他领域现有的N型掺杂物于基板30而形成。掺杂或可利用其他领域已知的传统制程如微影图案化将离子注入或扩散而达成。于进一步的实施例中，光二极管包含接脚光二极管。接脚层可掺杂p型掺杂物。p型掺杂物可包含硼、铝及/或其他领域现有的P型导电型掺杂物。
如图9的实施例所示，基板30被提供，且其包含次层340及外延层330。在此实施例中，次层340可为晶片而外延层330可为沉积的多晶硅层。此外，基板30包含前述所述的像素区310及周边区320。
方法接着实施至步骤8100，其中光阻遮罩层351根据预定图案350而形成于基板30上，而如图10所示。具体而言，光阻遮罩层351形成于外延层330上。
此方法实施至步骤8200，此时多个沟槽311根据预定图案350形成于基板30的像素区310内，如图11所示。沟槽311形成并具有第一深度D3，其大于大约0.6微米。沟槽311或由领域中现有的传统方法形成。例如：利用传统的制程如根据传统微影制程形成的图案的反应式离子蚀刻(RIE)进行孔洞蚀刻于基板30的周边区320中。如图11所示的实施例中，沟槽311刻于基板30内，具体而言，沟槽311蚀刻至第一深度D3，且第一深度D3亦可介于0.6微米至2微米之间。
同时，步骤8300实施后，根据预定图案350形成至少一凹槽321于周边区320。由于凹槽321的蚀刻制程与沟槽311的制程相似，因此凹槽321的第二深度D4与沟槽311的第一深度D3相似。然而，在此制程中，多晶硅凸块缺陷可能于沟槽311的底部或凹槽321的底部发生，这种缺陷由反应式离子蚀刻制程所造成。
为了减少多晶硅凸块缺陷发生的可能性，方法实施至步骤8400，其中氮原子注入于基板30的沟槽311的底部或凹槽321的底部而形成如图12所示的氮化区360。氮原子注入制程可选自去耦合等离子体氮化、氨退火(ammoniaanneal)及氧化氮等离子体处理的其中之一或其混合制程，以供形成氮化区360于基板30的沟槽311的底部或凹槽321的底部。
如图13所示，方法实施至步骤8500，其中氮化区360如图12所示已经经由蚀刻制程所移除，且此蚀刻制程并不蚀刻基板30的外延层330。此蚀刻制程可根据不同的功能需求，而采用磷酸与过氧化物的混合物或去离子水中的氟化氢(HF)来实施。由于此步骤可提供更平整的蚀刻前缘，因此多晶硅凸块缺陷发生的可能性则会大大减低。
在步骤8600实施后，去除光阻遮罩层351如图14所示，并执行步骤8700，其中绝缘材料层370沉积于基板30如图15所示。绝缘材料层370可通过沉积制程形成，例如化学汽相沉积、等离子体增强化学汽相沉积(PECVD)、大气压化学汽相沉积(APCVD)、低压化学汽相沉积(LPCVD)、高密度等离子体化学汽相沉积(HDPCVD)、原子层化学汽相沉积(ALCVD)、次气压化学汽相沉积(SACVD)及/或其他领域现有的制程。在此实施例中，氧化硅层或利用例如HDPCVD或SACVD沉积形成于基板。绝缘材料层370完全或部分填入分别形成于周边区320的凹槽321和像素区310的沟槽311中。于图15的实施例中，绝缘材料层370沉积于基板30上，并包含填入沟槽311和凹槽321。因此，绝缘材料层370可视为一种充满沟槽311的隔离结构312及充满凹槽321的隔离结构322如图16所示。当方法进行至步骤8800，其中绝缘材料层370平坦化。在此实施例中，绝缘材料层370利用化学机械研磨(CMP)制程进行平坦化。图16的实施例显示平坦化后的绝缘材料层370完全填充隔离结构312及322以供图像感测装置之用，因此使基板30表面产生实质平坦的表面。
在此实施例中，图像感测装置(图未示)可为互补金氧半导体(CMOS)图像传感器(CIS)或主动像素传感器。于替代实施例中，图像感测装置可为电荷耦合元件(CCD)传感器。图像感测装置可为前侧发光传感器或背侧发光感测装置。在背侧发光感测装置的结构中，被感测的光线入射于基板背侧，而像素形成于基板前侧。像素包含至少一光学侦测器(例如光二极管)以纪录光线亮度或强度。在此实施例中，像素包含接脚光二极管。各像素亦包含至少一个晶体管。像素或包含复位(reset)晶体管、源极追随器(source follower)晶体管、选择器(selector)晶体管、及/或传输(transfer)晶体管。复位晶体管或执行复位像素。源极追随器晶体管或允许电压与被观测像素结合而不移除累积电荷。选择器晶体管可为列选择器晶体管且当选择器晶体管开启时允许单列像素被读取。传输晶体管或移动像素的光侦测器中的累积电荷至另一元件，因此资料自像素输出。传输晶体管或允许关联的二次采样。在此实施例中，传输晶体管或结合(分派)于单一光二极管，而源极追随器、复位及选择器晶体管或结合于(分享于)多个光二极管。在此实施例中，传输晶体管或结合于光二极管，而源极追随器及复位晶体管或结合于多个光二极管。在此实施例中，各像素包含4个晶体管。图像传感器元件为此领域现有的4T CMOS图像传感器。4T CMOS图像传感器或包含传输晶体管、复位晶体管、源极追随器晶体管及选择器晶体管。在此实施例中，包含于像素区中的晶体管包含金氧半导体场效晶体管(MOSFET)，其具有包含硅化物层的栅极。硅化物层或包含硅化物，例如镍硅化物、钴硅化物、钨硅化物、钽硅化物、钛硅化物、铂硅化物、铒硅化物、钯硅化物及/或其结合。
本公开的技术内容及技术特点已揭示如上，然而本公开所属技术领域中具有通常知识者应了解，在不背离后附申请专利范围所界定的本公开精神和范围内，本公开的教示及揭示可作种种的替换及修饰。例如，上文揭示的许多装置或结构可以不同的方法实施或以其它结构予以取代，或者采用上述二种方式的组合
此外，本申请的权利范围并不局限于上文揭示的特定实施例的制程、机台、制造、物质的成份、装置、方法或步骤。本公开所属技术领域中具有通常知识者应了解，基于本公开教示及揭示制程、机台、制造、物质的成份、装置、方法或步骤，无论现在已存在或日后开发者，其与本申请实施例揭示者以实质相同的方式执行实质相同的功能，而达到实质相同的结果，亦可使用于本公开。因此，以下的申请专利范围用以涵盖用以此类制程、机台、制造、物质的成份、装置、方法或步骤。
Claims (12)
1.一种改性多晶硅层的方法，包含步骤：
注入氮原子于一多晶硅层至一第一深度以形成一第一氮化多晶硅区；以及
执行一第一蚀刻制程以去除该第一氮化多晶硅区，其中该多晶硅层并未受到该第一蚀刻制程所蚀刻。
2.如权利要求1所述的方法，其中该氮原子注入步骤由一制程所执行，该制程选自去耦合等离子体氮化、氨退火及氧化氮等离子体处理的其中之一或其混合制程。
3.如权利要求1所述的方法，其中该第一蚀刻制程通过使用磷酸/过氧化物混合物来实施。
4.如权利要求1所述的方法，其中该第一蚀刻制程通过使用去离子水中的氟化氢来实施。
5.如权利要求1所述的方法，进一步包含形成一光阻遮罩层于该多晶硅层上的步骤。
6.如权利要求5所述的方法，进一步包含注入氮原子于该光阻遮罩层及该多晶硅层至一第二深度以形成一第二氮化多晶硅区的步骤。
7.如权利要求6所述的方法，进一步包含去除该光阻遮罩层的步骤。
8.如权利要求7所述的方法，进一步包含执行一第二蚀刻制程以去除该第二氮化多晶硅区的步骤，其中该多晶硅层并未受到该第二蚀刻制程所蚀刻。
9.一种制造隔离结构的方法，包含步骤：
提供一基板，该基板包含一像素区及一周边区；
根据一预定图案形成一光阻遮罩层于该基板上；
根据该预定图案形成多个沟槽于该像素区内，其中该沟槽具有第一深度；
根据该预定图案形成至少一凹槽于该周边区，其中该至少一凹槽具有一第二深度；
注入氮原子于该基板中的该沟槽底部及该至少一凹槽底部以形成一氮化区；
执行一蚀刻制程以去除该氮化区，其中该基板并未受到该蚀刻制程所蚀刻；
去除该光阻遮罩层；
沉积一绝缘材料层于该基板上；以及
平坦化该绝缘材料层。
10.如权利要求9所述的方法，其中该氮原子注入步骤由一制程所执行，该制程选自去耦合等离子体氮化、氨退火及氧化氮等离子体处理的其中之一或其混合制程。
11.如权利要求9所述的方法，其中该蚀刻制程通过使用磷酸/过氧化物混合物来实施。
12.如权利要求9所述的方法，其中该蚀刻制程通过使用去离子水中的氟化氢来实施。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/157,855 | 2014-01-17 | ||
| US14/157,855 US20150206789A1 (en) | 2014-01-17 | 2014-01-17 | Method of modifying polysilicon layer through nitrogen incorporation for isolation structure |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104795414A true CN104795414A (zh) | 2015-07-22 |
Family
ID=53545446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410455967.9A Pending CN104795414A (zh) | 2014-01-17 | 2014-09-09 | 一种通过注入氮改性多晶硅层的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20150206789A1 (zh) |
| CN (1) | CN104795414A (zh) |
| TW (1) | TW201530750A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108122939A (zh) * | 2016-11-29 | 2018-06-05 | 佳能株式会社 | 半导体设备和用于制造半导体设备的方法 |
| WO2020215183A1 (en) * | 2019-04-22 | 2020-10-29 | Applied Materials, Inc. | Methods for etching a material layer for semiconductor applications |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20200105874A1 (en) | 2018-10-01 | 2020-04-02 | Ipower Semiconductor | Back side dopant activation in field stop igbt |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1645593A (zh) * | 2004-01-22 | 2005-07-27 | 国际商业机器公司 | 栅极氧化物的选择性渗氮 |
| US20070202707A1 (en) * | 2006-02-23 | 2007-08-30 | Sophia Wen | Ion implantation for increasing etch rate differential between adjacent materials |
| CN101556964A (zh) * | 2008-04-09 | 2009-10-14 | 索尼株式会社 | 固体摄像器件、固体摄像器件制造方法以及电子装置 |
| TW201246367A (en) * | 2011-04-12 | 2012-11-16 | Varian Semiconductor Equipment | Method of etching a workpiece |
Family Cites Families (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52128066A (en) * | 1976-04-20 | 1977-10-27 | Matsushita Electronics Corp | Manufacture of semiconductor device |
| US4554728A (en) * | 1984-06-27 | 1985-11-26 | International Business Machines Corporation | Simplified planarization process for polysilicon filled trenches |
| US4818715A (en) * | 1987-07-09 | 1989-04-04 | Industrial Technology Research Institute | Method of fabricating a LDDFET with self-aligned silicide |
| NL8800847A (nl) * | 1988-04-05 | 1989-11-01 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een soi-struktuur. |
| US5604081A (en) * | 1992-08-14 | 1997-02-18 | Siemens Aktiengesellschaft | Method for producing a surface structure with reliefs |
| US5436174A (en) * | 1993-01-25 | 1995-07-25 | North Carolina State University | Method of forming trenches in monocrystalline silicon carbide |
| US5937310A (en) * | 1996-04-29 | 1999-08-10 | Advanced Micro Devices, Inc. | Reduced bird's beak field oxidation process using nitrogen implanted into active region |
| US6143474A (en) * | 1998-05-07 | 2000-11-07 | Taiwan Semiconductor Manufacturing Company | Method of fabricating polysilicon structures with different resistance values for gate electrodes, resistors, and capacitor plates |
| WO2000004417A1 (fr) * | 1998-07-17 | 2000-01-27 | Seiko Epson Corporation | Substrat de filtre colore, procede de fabrication dudit filtre, afficheur a cristaux liquides, procede de fabrication dudit afficheur et dispositif electronique |
| JP3420145B2 (ja) * | 1999-12-09 | 2003-06-23 | Ｎｅｃエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| US6624022B1 (en) * | 2000-08-29 | 2003-09-23 | Micron Technology, Inc. | Method of forming FLASH memory |
| US6498106B1 (en) * | 2001-04-30 | 2002-12-24 | Taiwan Semiconductor Manufacturing Company | Prevention of defects formed in photoresist during wet etching |
| KR100400254B1 (ko) * | 2001-12-18 | 2003-10-01 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US7171975B2 (en) * | 2002-02-12 | 2007-02-06 | Kionix, Inc. | Fabrication of ultra-shallow channels for microfluidic devices and systems |
| JP3586678B2 (ja) * | 2002-04-12 | 2004-11-10 | エルピーダメモリ株式会社 | エッチング方法 |
| TW588413B (en) * | 2002-11-07 | 2004-05-21 | Winbond Electronics Corp | Manufacturing method and device of memory with different depths of isolation trench |
| US6930030B2 (en) * | 2003-06-03 | 2005-08-16 | International Business Machines Corporation | Method of forming an electronic device on a recess in the surface of a thin film of silicon etched to a precise thickness |
| KR100529606B1 (ko) * | 2003-10-01 | 2005-11-17 | 동부아남반도체 주식회사 | 반도체 소자 제조 방법 |
| JP2005191331A (ja) * | 2003-12-26 | 2005-07-14 | Nec Electronics Corp | 半導体装置の製造方法 |
| US7497959B2 (en) * | 2004-05-11 | 2009-03-03 | International Business Machines Corporation | Methods and structures for protecting one area while processing another area on a chip |
| TWI245325B (en) * | 2004-06-09 | 2005-12-11 | Nanya Technology Corp | Semiconductor device with partially recessed hard mask and method for contact etching thereof |
| KR100594289B1 (ko) * | 2004-07-23 | 2006-06-30 | 삼성전자주식회사 | 크롬리스 위상 반전 마스크 및 그 제조방법 |
| US7354812B2 (en) * | 2004-09-01 | 2008-04-08 | Micron Technology, Inc. | Multiple-depth STI trenches in integrated circuit fabrication |
| US7435679B2 (en) * | 2004-12-07 | 2008-10-14 | Intel Corporation | Alloyed underlayer for microelectronic interconnects |
| US7928521B1 (en) * | 2005-05-31 | 2011-04-19 | Nantero, Inc. | Non-tensioned carbon nanotube switch design and process for making same |
| US7364997B2 (en) * | 2005-07-07 | 2008-04-29 | Micron Technology, Inc. | Methods of forming integrated circuitry and methods of forming local interconnects |
| US8796125B2 (en) * | 2006-06-12 | 2014-08-05 | Kovio, Inc. | Printed, self-aligned, top gate thin film transistor |
| US20080128797A1 (en) * | 2006-11-30 | 2008-06-05 | International Business Machines Corporation | Structure and method for multiple height finfet devices |
| TWI358818B (en) * | 2008-03-27 | 2012-02-21 | Inotera Memories Inc | Memory device and fabrication thereof |
| US20100001402A1 (en) * | 2008-07-03 | 2010-01-07 | Qimonda Ag | Multiple Patterning Method |
| US8041158B2 (en) * | 2008-11-13 | 2011-10-18 | Alcatel Lucent | Multithickness layered electronic-photonic devices |
| US7834394B2 (en) * | 2008-12-01 | 2010-11-16 | United Microelectronics Corp. | Semiconductor structure and method of fabricating the same |
| US7847353B2 (en) * | 2008-12-05 | 2010-12-07 | Bae Systems Information And Electronic Systems Integration Inc. | Multi-thickness semiconductor with fully depleted devices and photonic integration |
| KR20110117326A (ko) * | 2010-04-21 | 2011-10-27 | 매그나칩 반도체 유한회사 | 반도체 장치 및 그 제조방법 |
| KR101709635B1 (ko) * | 2010-10-14 | 2017-02-24 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR101185994B1 (ko) * | 2011-02-15 | 2012-09-25 | 에스케이하이닉스 주식회사 | 수직형 트랜지스터의 원사이드 컨택영역 오픈 방법 및 이를 이용한 원사이드 접합영역 형성방법 |
| US8361894B1 (en) * | 2012-04-04 | 2013-01-29 | Globalfoundries Inc. | Methods of forming FinFET semiconductor devices with different fin heights |
| DE112013005513B4 (de) * | 2012-11-19 | 2019-02-28 | Panasonic Intellectual Property Management Co., Ltd. | Solarzelle und Verfahren zum Berechnen des Widerstands einer Solarzelle |
| KR102007258B1 (ko) * | 2012-11-21 | 2019-08-05 | 삼성전자주식회사 | 광전 집적회로 기판의 제조방법 |
| WO2014132312A1 (ja) * | 2013-02-26 | 2014-09-04 | 三洋電機株式会社 | 太陽電池モジュールおよび太陽電池モジュールの製造方法 |
| US10050163B2 (en) * | 2013-04-10 | 2018-08-14 | Panasonic Intellectual Property Management Co., Ltd. | Solar cell apparatus and method for manufacturing same |
| TWI552232B (zh) * | 2013-11-25 | 2016-10-01 | Nat Applied Res Laboratories | The Method and Structure of Fin - type Field Effect Transistor |
| CN103985627B (zh) * | 2014-05-12 | 2017-03-08 | 上海先进半导体制造股份有限公司 | 提高tmbs良率的工艺方法 |
-
2014
- 2014-01-17 US US14/157,855 patent/US20150206789A1/en not_active Abandoned
- 2014-08-27 TW TW103129463A patent/TW201530750A/zh unknown
- 2014-09-09 CN CN201410455967.9A patent/CN104795414A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1645593A (zh) * | 2004-01-22 | 2005-07-27 | 国际商业机器公司 | 栅极氧化物的选择性渗氮 |
| US20070202707A1 (en) * | 2006-02-23 | 2007-08-30 | Sophia Wen | Ion implantation for increasing etch rate differential between adjacent materials |
| CN101556964A (zh) * | 2008-04-09 | 2009-10-14 | 索尼株式会社 | 固体摄像器件、固体摄像器件制造方法以及电子装置 |
| TW201246367A (en) * | 2011-04-12 | 2012-11-16 | Varian Semiconductor Equipment | Method of etching a workpiece |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108122939A (zh) * | 2016-11-29 | 2018-06-05 | 佳能株式会社 | 半导体设备和用于制造半导体设备的方法 |
| WO2020215183A1 (en) * | 2019-04-22 | 2020-10-29 | Applied Materials, Inc. | Methods for etching a material layer for semiconductor applications |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150206789A1 (en) | 2015-07-23 |
| TW201530750A (zh) | 2015-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104882460B (zh) | 具有包括负电荷材料的深沟槽的图像传感器及其制造方法 | |
| KR100748342B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| US10998359B2 (en) | Image sensor with shallow trench edge doping | |
| JP6076299B2 (ja) | 裏面照射センサーの共注入システム | |
| CN101764142A (zh) | 图像传感器及其制造方法 | |
| TWI834935B (zh) | 鈍化全前側深溝槽隔離結構的方法 | |
| KR101030300B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| US11502120B2 (en) | Negatively biased isolation structures for pixel devices | |
| KR20080058841A (ko) | 수직형 시모스 이미지 센서 및 그 제조 방법 | |
| US9812489B2 (en) | Pixels with photodiodes formed from epitaxial silicon | |
| CN104795414A (zh) | 一种通过注入氮改性多晶硅层的方法 | |
| CN100428487C (zh) | Cmos图像传感器的光电二极管及其制造方法 | |
| CN101388361A (zh) | 制造图像传感器的方法 | |
| KR20240011988A (ko) | 이미지 센서 및 그의 제조 방법 | |
| KR20150061074A (ko) | 이미지 센서 및 그 제조방법 | |
| CN100527427C (zh) | Cmos图像传感器及其制造方法 | |
| KR100654056B1 (ko) | 이미지 센서 및 그 제조방법 | |
| US20070155127A1 (en) | Image sensor and method of fabricating the same | |
| TWI796083B (zh) | 影像感測器及其製造方法 | |
| KR20100050331A (ko) | 이미지 센서 및 그 제조 방법 | |
| KR20100025873A (ko) | 혼색 방지 불순물 격리 구조를 갖는 이미지 센서 및 그 제조 방법 | |
| KR100718780B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| CN112864181A (zh) | 一种图像传感器及其制造方法 | |
| KR100670510B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR20100078163A (ko) | 이미지 센서 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150722 |
|
| WD01 | Invention patent application deemed withdrawn after publication |