JP3586678B2 - エッチング方法 - Google Patents
エッチング方法 Download PDFInfo
- Publication number
- JP3586678B2 JP3586678B2 JP2002111143A JP2002111143A JP3586678B2 JP 3586678 B2 JP3586678 B2 JP 3586678B2 JP 2002111143 A JP2002111143 A JP 2002111143A JP 2002111143 A JP2002111143 A JP 2002111143A JP 3586678 B2 JP3586678 B2 JP 3586678B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- gas
- semiconductor substrate
- flow rate
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005530 etching Methods 0.000 title claims description 159
- 238000000034 method Methods 0.000 title claims description 113
- 239000000758 substrate Substances 0.000 claims description 86
- 239000004065 semiconductor Substances 0.000 claims description 75
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 65
- 239000007789 gas Substances 0.000 claims description 63
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 58
- 230000003647 oxidation Effects 0.000 claims description 56
- 238000007254 oxidation reaction Methods 0.000 claims description 56
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 239000012495 reaction gas Substances 0.000 claims description 17
- 230000001590 oxidative effect Effects 0.000 claims description 13
- 238000001020 plasma etching Methods 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000005507 spraying Methods 0.000 claims description 4
- 244000208734 Pisonia aculeata Species 0.000 description 50
- 238000004380 ashing Methods 0.000 description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 25
- 229910052814 silicon oxide Inorganic materials 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 238000006243 chemical reaction Methods 0.000 description 14
- 229910052681 coesite Inorganic materials 0.000 description 12
- 229910052906 cristobalite Inorganic materials 0.000 description 12
- 239000000377 silicon dioxide Substances 0.000 description 12
- 229910052682 stishovite Inorganic materials 0.000 description 12
- 229910052905 tridymite Inorganic materials 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 239000000126 substance Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000001965 increasing effect Effects 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000001035 drying Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 241000894007 species Species 0.000 description 4
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 2
- 230000003028 elevating effect Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910020177 SiOF Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005040 ion trap Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- -1 polysilicon Chemical compound 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ドライプロセスにおいてもシリコン窒化膜（エッチングマスク）のパターンの間口を広くすることができるエッチング方法に関する。
【０００２】
【従来の技術】
シリコン基板上に形成された素子を電気的に分離する技術に、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）がある。ＳＴＩは、一般的に、Ｓｉ３Ｎ４／ＳｉＯ２膜をマスクとしてＳｉにトレンチを形成し、その中にＳｉＯ２を埋込み、最後にＣＭＰ（Ｃｈｅｍｉｃａｌ ａｎｄ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によって平坦化することによって形成される。
【０００３】
ＳＴＩでは、トレンチの形成において反応性イオンエッチング（Ｒｅａｃｔｉｏｎ Ｉｏｎ Ｅｔｃｈｉｎｇ；ＲＩＥ）等のドライエッチングが用いられているが、半導体装置の微細化に伴い、結晶欠陥（ラディエーションダメージなど）や形状不良（ＲＩＥダメージ、ライナＳｉＯ２膜の不均一性、埋込みＳｉＯ２のボイドやシームなど）に起因する電気的リークの問題が生じる。このような不具合を防止するために、最近では、熱リン酸等のウェットプロセス（ウェットエッチング）によるプルバックによって、改善しようとしている。ここで、プルバックとは、後の工程において障害となるＳｉ３Ｎ４等のエッチングマスクの一部（ＳＴＩについてはＳｉＯ２埋込みの際の障害となるトレンチ近傍の部分）を除去する（後退させる）ことをいう。
【０００４】
【発明が解決しようとする課題】
しかし、熱リン酸等によるウェットプロセスには以下のような問題点がある。第１にウェットプロセスでは規模の大きな設備が必要なため、加工対象物に制約があり、大口径なウェハの処理に不向きであるといった問題がある。第２に溶液の制御が困難なため、Ｓｉ含有率が変動しやすくなる結果、選択比が変動し易くなるといった問題がある。第３にＳｉ３Ｎ４／Ｓｉの選択比が低いため、Ｓｉのダメージを防止するための余分な酸化工程、酸化膜除去工程が必要になるといった問題がある。
【０００５】
本発明の第１の目的は、ドライプロセスにおいてもエッチングマスクのパターンの間口を広くすることができるエッチング方法を提供することである。
【０００６】
本発明の第２の目的は、特殊な装置を用いる必要のないエッチング方法を提供することである。
【０００７】
本発明の第３の目的は、安定したプロセスが可能なエッチング方法を提供することである。
【０００８】
本発明の第４の目的は、エッチングマスクのパターンの間口をコントロールすることができるエッチング方法を提供することである。
【０００９】
【課題を解決するための手段】
ドライプロセス（ドライエッチング）でプルバックを行えば、▲１▼装置は簡易なアッシャー規模でよく、▲２▼選択比の安定化が可能であり、▲３▼選択比の制御がガス系の工夫で可能であることから、以下のような発明をするに至った。
【００１０】
本発明の第１の視点においては、少なくとも表面にシリコン及びシリコン窒化膜が露出する半導体基板のエッチング方法において、Ｏ２ガスを反応ガスとしてプラズマ放電により励起された活性種を前記半導体基板に吹き付けることにより前記シリコン及び前記シリコン窒化膜を露出面から所定膜厚に酸化する酸化工程と、前記酸化工程により酸化された前記半導体基板を少なくともＯ２ガス及びＣＨ２Ｆ２ガスを含む反応ガスを用いてプラズマエッチングするエッチング工程と、を含むことを特徴とする。
【００１１】
本発明の前記エッチング方法においては、流量が全ガス流量の８５％以上かつ９５％以下のＯ２ガス及び流量が全ガス流量の５％以上かつ１５％以下のＣＨ２Ｆ２ガスを含む反応ガスを用いてプラズマエッチングするエッチング工程を含むことが好ましい。
【００１２】
また、前記エッチング方法において、前記エッチング工程におけるＯ２ガスの流量は、全ガス流量の８６％以上かつ９４％以下であり、前記エッチング工程におけるＣＨ２Ｆ２ガスの流量は、全ガス流量の４％以上かつ１４％以下であることが好ましい。Ｓｉ３Ｎ４／Ｓｉの選択比を５以上とすることができるからである。
【００１３】
本発明の前記エッチング方法においては、流量が全ガス流量の８０％以上かつ９５％以下のＯ２ガス、流量が全ガス流量の５％以下のＣＦ４ガス若しくはＣＨＦ３ガス及び流量が全ガス流量の５％以上かつ１５％以下のＣＨ２Ｆ２ガスを含む反応ガスを用いてプラズマエッチングするエッチング工程を含むことが好ましい。
【００１４】
また、前記第２及び第３の視点に係るエッチング方法において、前記エッチング工程を行なう前に、Ｏ２ガスを反応ガスとしてプラズマ放電により励起された活性種を前記半導体基板に吹き付けることにより前記シリコン及び前記シリコン窒化膜を露出面から所定膜厚に酸化する酸化工程を行なうことが好ましい。シリコン窒化膜のエッチングの反応速度を抑え、エッチング速度を安定化させ、エッチング量の均一性、制御性を確保できるからである。
【００１５】
また、前記エッチング方法において、前記エッチング工程と前記酸化工程それぞれの処理温度が同じ場合に、前記エッチング工程の処理時間は、前記酸化工程の処理時間の２倍以上かつ３倍以下であることが好ましい。良好な表面形状を保持しながらエッチングマスクとなるシリコン窒化膜をプルバックすることができるからである。
【００１６】
また、前記エッチング方法において、前記酸化工程は、前記半導体基板を２００℃以上かつ３５０℃以下に加熱して行ない、前記エッチング工程は、前記半導体基板を３０℃以上かつ５０℃以下にして行なうことが好ましい。酸化工程の処理時間を短縮することができるからである。
【００１７】
また、前記エッチング方法において、前記酸化工程は、前記半導体基板を２００℃以上かつ３５０℃以下に加熱されたサセプタ上に載置して行ない、前記エッチング工程は、前記半導体基板を前記サセプタの表面から所定の高さまで上昇させて行なうことが好ましい。
【００１８】
また、前記エッチング方法において、前記酸化工程は、前記半導体基板を２００℃以上かつ３５０℃以下に加熱された第１ののサセプタ上に載置して行ない、前記エッチング工程は、前記第１のサセプタ上に載置された前記半導体基板を３０〜５０℃に設定された第２のサセプタ上に移載して行なうことが好ましい。
【００１９】
また、前記エッチング方法において、前記酸化工程は、前記半導体基板を保持する保持台に取り付けられたランプで照射することにより前記半導体基板の温度を２００℃以上かつ３５０℃以下に加熱して行ない、前記酸化工程は、前記ランプでの照射をやめることにより前記半導体基板の温度を３０〜５０℃にして行なうことが好ましい。
【００２０】
また、前記エッチング方法において、前記酸化工程及び前記エッチング工程を交互に複数回繰り返すことが好ましい。シリコン窒化膜のプルバック量（後退量）を制御することができるからである。
【００２１】
また、前記エッチング方法において、前記酸化工程及び前記エッチング工程は、同一チャンバ内かつ同一ステージ上で連続的に行なうことが好ましい。所要時間を短縮することができるからである。
【００２２】
また、前記エッチング方法において、前記エッチング工程における反応ガスの全圧は１０Ｐａ（約０．１Ｔｏｒｒ）以上かつ１１０Ｐａ（約０．８Ｔｏｒｒ）以下であることが好ましい。面内均一性を良好に保ちながらＳｉ３Ｎ４／Ｓｉの選択比を４以上とすることができるからである。
【００２３】
また、前記エッチング方法において、前記半導体基板には、前記シリコン窒化膜をエッチングマスクとして前記シリコンにトレンチを形成した半導体基板を用いることが好ましい。エッチングマスクであるシリコン窒化膜のパターンの間口を広くすることができる結果、トレンチへのＳｉＯ２埋め込み性に優れるため、ボイド等の発生を抑えることができるからである。
【００２４】
また、前記エッチング方法において、前記半導体基板には、前記シリコンをゲート電極層とし、前記シリコン窒化膜を前記ゲート電極層上に形成されたエッチングマスクとする半導体基板を用いることが好ましい。エッチングマスクがパターニングされた後に、ゲート電極の寸法を細くすることができるからである。
【００２５】
【発明の実施の形態】
少なくとも表面にシリコン（図２の２）及びシリコン窒化膜（図２の４）が露出する半導体基板（図２の１）のエッチング方法において、Ｏ２ガスを反応ガスとしてプラズマ放電により励起された活性種を前記半導体基板に吹き付けることにより前記シリコン及び前記シリコン窒化膜を露出面から所定膜厚に酸化する酸化工程と（図２（Ｂ）参照）、前記酸化工程により酸化された前記半導体基板を少なくともＯ２ガス及びＣＨ２Ｆ２ガスを含む反応ガスを用いてプラズマエッチングするエッチング工程と（図２（Ｃ）参照）、を含むことにより、酸化工程でシリコン窒化膜表面にＳｉＯＮ膜ができ、エッチング工程の処理時間の経過にともなうシリコン窒化膜のエッチング速度の急速な上昇が抑えられ、基板表面の均一性を保ちながらシリコン窒化膜（エッチングマスク）のパターンの間口を広くすることができる。
【００２６】
【実施例】
本発明の実施例１について図面を用いて説明する。図１は、本発明の実施例１に係るエッチング方法に用いる酸化工程前の半導体基板の構成を模式的に示した工程部分断面図である。図２は、本発明の実施例１に係るエッチング方法の工程を模式的に示した工程部分断面図である。図３は、本発明の実施例１に係るエッチング方法におけるプルバック工程後の半導体基板の構成を模式的に示した工程部分断面図である。図４は、本発明の実施例１に係るエッチング方法に用いるアッシング装置の構成を示した模式図である。
【００２７】
実施例１で処理を行なう半導体基板（ウェハ）は、図１（Ｆ）のようにシリコン窒化膜４及びシリコン酸化膜３が形成されたシリコン基板２にトレンチ６を形成したものを用いる。この半導体基板１は、以下のようなプロセスにより加工形成される。
【００２８】
まず、シリコン基板２を熱酸化し、表面に膜厚５〜１５ｎｍのシリコン酸化膜３を形成する（図１（Ｂ）参照）。次に、シリコン酸化膜３上にＬＰＣＶＤ法により膜厚１００〜１５０ｎｍのシリコン窒化膜４（ＬＰ−Ｓｉ３Ｎ４膜）を成膜する（図１（Ｃ）参照）。次に、シリコン窒化膜４上にリソグラフィー技術を用いてレジストパターン５を形成する（図１（Ｄ）参照）。次に、レジストパターン５をエッチングマスクとしてドライエッチング（異方性エッチング）によりシリコン酸化膜３が露出するまでシリコン窒化膜４及びシリコン酸化膜３の一部を除去し、その後、プラズマ剥離を用いてレジストパターン５を剥離し、ＳＰＭ（Ｈ２ＳＯ４−Ｈ２Ｏ２系）、ＡＰＭ（ＮＨ４ＯＨ−Ｈ２Ｏ２−Ｈ２Ｏ系）等の洗浄薬液を用いてパーティクルや有機物を除去する（図１（Ｅ）参照）。次に、シリコン窒化膜４をエッチングマスクとして、ＲＩＥ（等方性エッチング）により所定の深さまでシリコン酸化膜３及びシリコン基板２をトレンチエッチングする（図１（Ｆ）参照）。最後に、トレンチ６が形成された半導体基板を自然酸化膜の除去（デポ剥離）や汚染物を除去するためにＦＰＭ（Ｆ２−Ｈ２Ｏ２−Ｈ２Ｏ系）、ＡＰＭ（ＮＨ４ＯＨ−Ｈ２Ｏ２−Ｈ２Ｏ系）、ＳＰＭ（Ｈ２ＳＯ４−Ｈ２Ｏ２系）などの洗浄薬液を用いて洗浄、リンスを行う。
【００２９】
次に、実施例１に係るエッチング方法で用いる装置について説明する。実施例１では、図４のようなアッシング装置（アッシャ）を用いる。このアッシング装置１０は、ガス供給源（図示せず）と流路として接続するプラズマ生成室１２の周囲にＩＣＰ（Ｉｎｄｕｃｔｉｖｅ ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）コイル１１を有するＩＣＰソースを備えたＲＦダウンフローアッシャであり、プラズマ生成室１２下のチャンバ１５内の反応ガス出口にイオントラップ用のグリッド１３を備えており、イオンバイアスがウェハ上にかかりにくなるバイアストラップ（図示せず）を有する。グリッド１３は、金属または金属酸化物を網状にしたものが一般的に用いられ、２重にしたりすると効果が高い。チャンバ１５内のグリッド１３下方には、半導体基板１が搭載されるとともに高周波誘導、ヒータ等の加熱手段によって加熱されるサセプタ１４を有する。チャンバ１５内のガスは真空排気される。
【００３０】
次に、実施例１のエッチング方法について説明する。ここでのエッチングは、ＳＴＩ形成工程におけるトレンチエッチングからトレンチ埋込みの間に行なわれるものである。図１（Ｆ）に示したトレンチ６が形成された半導体基板１を図４に示したアッシング装置１０のサセプタ１４にセットして、以下の酸化工程及びプルバック工程を行なう。
【００３１】
まず、酸化工程を行なう。酸化工程では、Ｏ２ガスのみを反応ガスとしてプラズマ放電によって励起された活性種Ｏ＊を半導体基板１に吹き付ける。これにより、シリコン窒化膜４の露出面（側壁面を含む）だったところから深さ３〜３０Å（０．３〜３ｎｍ）程度までには等方的に酸素成分が注入（酸化）されたＳｉＯＮ膜４ａ（組成比は非化学量論的組成、ＳｉＮにＯが任意量添加された状態、以下同じ）ができ、シリコン基板２（トレンチ６の内壁）の露出面だったところから深さ１０〜３０Å（１〜３ｎｍ）程度まで等方的に酸化されたシリコン酸化膜７ができる（図２（Ｂ）参照）。なお、実施例１における酸化工程の処理条件は表１に示す通りである。
【００３２】
【表１】
【００３３】
次に、プルバック工程（エッチング工程）を行なう。プルバック工程では、酸化工程で用いた同一チャンバ内で半導体基板の位置を変えることなく引き続きＯ２−ＣＨ２Ｆ２系でのＯ２リッチ（Ｏ２ガスの流量が全ガス流量の８５〜９５％以上）な条件で、プラズマエッチング（等方性エッチング）する。
【００３４】
これにより、後のＳｉＯ２埋込み工程において障害となるシリコン窒化膜４（エッチングマスク）の一部（特にトレンチ６近傍の側壁部分を含む）を選択的に除去（後退）させることができる。つまり、実質的にシリコン窒化膜４のみが等方的に後退したような形状（間口が広がったような形状）が得られる（図２（Ｃ）参照）。また、前記酸化工程を行なった後にプルバック工程を行なうと、前記酸化工程を行なわないでプルバック工程を行なう場合に比べ、エッチング速度を安定化させ、エッチングの選択比、エッチング量の均一性、制御性を向上させることができる。
【００３５】
ここで、Ｓｉ３Ｎ４エッチング速度＞Ｓｉエッチング速度＞ＳｉＯ２エッチング速度であるため、Ｓｉ３Ｎ４／ＳｉＯ２の選択比は５以上得られる。
【００３６】
なお、実施例１におけるプルバック工程の処理条件は表２に示す通りである。ここで、表２における選択比ＡはＳｉ３Ｎ４／Ｓｉの選択比、選択比ＢはＳｉ３Ｎ４／ＳｉＯ２の選択比である。
【００３７】
【表２】
【００３８】
ここで、プルバック工程によるプルバック量（シリコン窒化膜４の水平方向の後退量；図２（Ｃ）の幅Ｘ参照）について説明すると、ＳｉＯＮ膜４ａが膜厚１０Åである場合に、表２の処理条件でプルバック工程を行なうと、プルバック量＝４０（Å／ｍｉｎ）×２（ｍｉｎ）−１０Å＝７０Å程度となる。なお、ＳｉＯＮ／ＳｉＯ２の選択比は、ＳｉＯＮの組成が非化学量論的なため一定にならないが、ほぼ１と近似できる。
【００３９】
プルバック工程の後、半導体基板を洗浄し（図３（Ａ）参照）、トレンチの内壁を酸化させ（図３（Ｂ）参照）、ＣＶＤによりＳｉＯ２９をトレンチに埋め込み（図３（Ｃ）参照）、シリコン窒化膜４をＣＭＰストッパとしてシリコン基板２が露出するまでＣＭＰにより半導体基板の表面が平坦化され、ＳＴＩ構造が得られる（図３（Ｄ）参照）。これにより、トレンチへの埋め込みが良好となり、ボイド等の発生を抑えることができる。
【００４０】
次に、実施例１の効果を反応メカニズムにより説明する。
【００４１】
実施例１において、酸化工程の処理時間が不足したり、プルバック工程における処理時間が過剰である場合、シリコン窒化膜が急速にエッチングされ、図５に示すような問題が起こる。すなわち、急速なエッチングの程度が軽いときはシリコン窒化膜の表面が凹凸形状になり、ひどい場合には、シリコン窒化膜が無くなってしまうほどである。その理由は、以下の通りである。
【００４２】
酸化工程においてＯ２ガス単独でシリコン窒化膜４の表面に酸素成分を注入するのは、それを行わないで直接シリコン窒化膜４をＯ２−ＣＨ２Ｆ２系反応ガスでプラズマエッチングを行なうと、エッチング速度が時間の経過にともない急速に上昇してしまい、制御不可能になってしまうからである。すなわち、酸素成分をシリコン窒化膜４の表面に注入することで、シリコン窒化膜のエッチングの反応速度を抑え、エッチング速度を安定化させ、エッチング量の均一性、制御性を確保している。
【００４３】
シリコン窒化膜のエッチング速度が上がるメカニズムは、プラズマ励起反応によりＯ２ガスから活性種Ｏ＊、ＣＨ２Ｆ２ガスから活性種Ｆ＊がそれぞれ発生するとして、以下の化学式１に示すような反応式が考えられる。なお、化学式１においては、シリコン窒化膜については「ＳｉＮ」、フッ化珪素については「ＳｉＦ」と表す。
【００４４】
【化１】
【００４５】
化学式１を参照すると、反応式▲１▼のＳｉＦからはＯ＊などの他活性種との結合などによって再解離が起きてＦ ＊ （ＳｉＦ由来の活性種Ｆ＊）が出され、▲１▼→▲３▼に進むにつれ供給されるＦ＊にＦ ＊ が加わることで活性種Ｆ＊の総量が増加してゆく。つまり、各反応段階において反応種Ｆが連鎖反応的に発生するため、全体の反応が促進されることになり、エッチング速度は上昇していく。なお、Ｏ＊は、過剰に供給されている。
【００４６】
一方、実施例１のように酸化工程をプルバック工程の前に予め行っておくと、シリコン窒化膜４の表面から所定の深さまでＳｉＯＮ化するので、下記の化学式２のような反応が起こる。
【００４７】
【化２】
【００４８】
化学式２を参照すると、反応式▲１▼のＳｉＯＦからはＦ＊が出難いため、反応式▲２▼ではＦ＊がほとんど増加せず、エッチング速度は反応式▲１▼と▲２▼であまり変わらず安定する。すなわち、Ｆ＊が反応過程において連鎖的に発生し難いため、反応過程中のＦ＊の量は、ソースガスの流量制御により制御可能であり、従って、反応速度を安定化させることができる。
【００４９】
したがって、酸化工程とプルバック工程の処理時間の組合せが重要になる。プルバック工程の処理時間が酸化工程の処理時間より長くなりすぎると、図５のような形状異常が生じる。逆に、プルバック工程の処理時間と酸化工程の処理時間を同程度にするとプルバックしない。よって、酸化工程とプルバック工程の時間は▲１▼と▲２▼の処理条件がＧＡＳ種類以外の条件がほぼ同一のときは、プルバック工程の処理時間は酸化工程の処理時間の２〜３倍が好ましいといえる。そうすれば、形状異常なく良好なプルバック形状が得られる。
【００５０】
以上のように、実施例１によれば、ウェットプロセスのときのようなＳｉのダメージを防止するための余分な酸化工程、酸化膜除去工程が不要になり、工程数が少なくプルバックすることが可能である。
【００５１】
次に、実施例２について図面を用いて説明する。図６は、本発明の実施例２に係るエッチング方法に用いるアッシング装置の構成を示した模式図である。
【００５２】
実施例２で用いる半導体基板（酸化工程直前のもの）は、図１（Ｆ）の半導体基板１と同様である。また、実施例２で用いるアッシング装置２０の構成は、図４のアッシング装置におけるサセプタの代わりに加熱手段によって加熱されていない保持台２４を用い、保持台２４に搭載された半導体基板１をその保持台側（裏面側）から３０〜２５０℃程度に加熱するランプ２６を備え、その他のコイル２１、プラズマ生成室２２、グリッド２３、チャンバ２５については図４のものと同様である（図６参照）。このアッシング装置２０によれば、酸化工程の際にランプ２６をＯＮにして半導体基板１を２５０℃程度に加熱できるとともに、プルバック工程の際にランプ２６をＯＦＦにして半導体基板１を３０℃程度にすることができる。
【００５３】
次に、実施例２の工程について説明すると、半導体基板１をアッシング装置２０にセットし、酸化工程を行ない、その後プルバック工程を行なう。酸化工程では、表１におけるサセプタ設定温度及び処理時間以外の他の処理条件を適用し、アッシング装置のランプ２６をＯＮにして処理温度を２５０℃程度にして行う。プルバック工程では、表２におけるサセプタ設定温度以外の他の処理条件を適用し、アッシング装置のランプ２６をＯＦＦにして処理温度を３０℃程度にして行う。なお、実施例２のエッチング方法による工程部分断面図は、図２と同様である。実施例２によれば、酸化工程の処理時間が１０〜１５ｓｅｃ程度で済む。
【００５４】
なお、実施例２における酸化工程の処理温度は２５０℃程度としているが、２００〜３５０℃程度であればよい。２００℃より低いと酸化工程の所要時間の短縮があまり見込まれず、３５０℃より高いと所要時間が短すぎ制御するのが難しくなったり、冷却に時間がかかりすぎたりするデメリットが考えられる。
【００５５】
次に、実施例３について図面を用いて説明する。図７は、本発明の実施例３に係るエッチング方法に用いるアッシング装置の構成を示した模式図である。
【００５６】
実施例３で用いる半導体基板（酸化工程直前のもの）は、図１（Ｆ）の半導体基板１と同様である。また、実施例３で用いるアッシング装置３０の構成は、図４のアッシング装置におけるサセプタの代わりに、加熱手段によって一定温度２５０℃程度に加熱するサセプタ３４と、プルバック工程を行なうときに半導体基板を保持台表面から離れるように上昇させる昇降機構３６と、を備え、その他のコイル３１、プラズマ生成室３２、グリッド３３、チャンバ３５については図４のものと同様である（図７参照）。このアッシング装置３０によれば、プルバック工程をする際に昇降機構３５で半導体基板１をサセプタ３４から離れるように持ち上げれば、５０℃くらいで処理することが可能である。
【００５７】
次に、実施例３の工程について説明すると、半導体基板１をアッシング装置３０にセットし、酸化工程を行ない、その後プルバック工程を行なう。酸化工程では、表１におけるサセプタ設定温度及び処理時間以外の他の処理条件を適用し、半導体基板を保持台表面に載置した状態で、サセプタ設定温度を２５０℃程度にして行う。プルバック工程では、表２におけるサセプタ設定温度以外の他の処理条件を適用し、半導体基板をサセプタ表面から所定の高さまで上昇させ、半導体基板を５０℃くらいまで冷却した状態で行う。なお、実施例３のエッチング方法による工程部分断面図は、図２と同様である。実施例３によれば、酸化工程の処理時間が１０〜１５ｓｅｃくらいで済む。
【００５８】
次に、実施例４について図面を用いて説明する。図８は、本発明の実施例４に係るエッチング方法に用いるアッシング装置の構成を示した模式図である。
【００５９】
実施例４で用いる半導体基板（酸化工程直前のもの）は、図１（Ｆ）の半導体基板１と同様である。また、実施例４で用いるアッシング装置４０の構成は、１つのチャンバ４５内に設定温度３０℃程度のサセプタ４４と２５０℃程度のサセプタ４６を有し、半導体基板をサセプタ４４からサセプタ４６に移載する移載手段（図示せず）を有し、その他のコイル４１ａ、４１ｂ、プラズマ生成室４２ａ、４２ｂ、グリッド４３ａ、４３ｂについては図４のものと同様である（図８参照）。
【００６０】
次に、実施例４の工程について説明すると、半導体基板１をアッシング装置４０にセットし、酸化工程を行ない、その後プルバック工程を行なう。酸化工程では、半導体基板１をサセプタ４４に載置した状態で、表１におけるサセプタ設定温度及び以外の他の処理条件を適用して行う。プルバック工程では、半導体基板１をサセプタ４４からサセプタ４６に移載して、表２のプルバック工程そのままの処理条件で行う。なお、実施例４のエッチング方法による工程部分断面図は、図２と同様である。実施例４によれば、酸化工程の処理時間は、１０〜１５ｓｅｃくらいで済む。
【００６１】
次に、実施例５について説明する。実施例５のエッチング方法では、実施例１における酸化工程及びプルバック工程の繰り返し回数を調整する。各工程の処理条件は表１及び表２を参照されたい。なお、半導体基板は、図１（Ｆ）の半導体基板１と同様である。また、実施例７で用いるアッシング装置は、図４のアッシング装置１０と同様である。
【００６２】
実施例５によれば、プルバック量（シリコン窒化膜のパターンの間口の大きさ）を広げる調整が可能である。例えば、酸化工程及びプルバック工程を３回繰り返すと、酸化工程及びプルバック工程の１回あたりのプルバック量が７０Å（７ｎｍ）である場合、７０Å×３回で２１０Å（２１ｎｍ）程度プルバックすることができる。なお、酸化工程及びプルバック工程の繰り返しは、エッチング装置の処理シーケンスにより繰り返すことが可能であり、ステップ毎に異なるエッチング装置若しくはチャンバ（反応室）を使用する必要はない。
【００６３】
次に、実施例６について説明する。実施例６のエッチング方法では、実施例１における酸化工程及びプルバック工程の各処理時間を相対的に短縮する。なお、半導体基板は、図１（Ｆ）の半導体基板１と同様である。また、実施例６で用いるアッシング装置は、図４のアッシング装置１０と同様である。実施例６によれば、プルバック量の制限が可能である。
【００６４】
次に、実施例７について説明する。実施例７のエッチング方法では、プルバック工程のＯ２ガスの流量の一部（５％以下）をＣＦ４ガス若しくはＣＨＦ３ガスに置き換えたガス条件で処理する。半導体基板は、図１（Ｆ）の半導体基板１と同様である。また、実施例７で用いるアッシング装置は、図４のアッシング装置１０と同様である。
【００６５】
実施例７の工程について説明すると、まず、酸化工程は実施例１の酸化工程と同じ処理条件（表１参照）で行なう。次に、実施例１のプルバック工程の処理条件におけるＯ２ガスの流量の一部（５％以下）をＣＦ４ガス若しくはＣＨＦ３ガスに置き換えたガス条件で処理する。プルバック工程の条件は以下の通りである。
【００６６】
【表３】
【００６７】
実施例７によれば、このようにソースガスにおけるＦ成分の量を増加させることにより、ＣＦ４若しくはＣＨＦ３を加えないときよりも選択比は多少低下するものの、シリコン窒化膜のエッチング速度をシリコン基板のエッチング速度より大きい状態を保持しつつ、シリコン窒化膜のエッチング速度を大きくすることができ、実施例１のときよりも処理能力を向上させ、処理時間を短くすることができる。
【００６８】
次に、実施例８について説明する。実施例８のエッチング方法では、実施例７の酸化工程を行なわず、プルバック工程のみを行なう。実施例８によれば、処理開始からシリコン窒化膜のエッチング速度が高く、また、急激なエッチング速度の変動（速度上昇）がなくなる。
【００６９】
次に、実施例９について図面を用いて説明する。図９及び図１０は、本発明の実施例９のエッチング方法の工程を模式的に示した工程部分断面図である。
【００７０】
実施例９で処理を行なう半導体基板９０（ウェハ）は、図１０（Ｆ）のようにゲート絶縁膜９２、ゲート電極層９３及びエッチングマスク９４が形成されたシリコン基板９１を用いる。エッチングマスク９４は、シリコン窒化膜であるが、ゲート電極形成のような場合、シリコン窒化膜とシリコン酸化膜との積層の場合もある。また、ゲート電極層９３は、ドープトポリシリコンであるが、ＷＳｉ、Ｗ、ＴｉＳｉ、Ｇｅ、ジルコニウム等、またはそれとポリシリコンの積層構造でも構わない。この半導体基板９０は、以下のようなプロセスにより加工形成される。
【００７１】
まず、シリコン基板９１を熱酸化し、表面にゲート絶縁膜９２を形成する（図９（Ｂ）参照）。次に、ゲート絶縁膜９２上にゲート電極層９３を成膜する（図９（Ｃ）参照）。次に、ゲート配線層９３上にエッチングマスク９４を成膜する（図９（Ｄ）参照）。次に、エッチングマスク９４上にリソグラフィー技術を用いてレジストパターン９５を形成する（図１０（Ｅ）参照）。次に、レジストパターン９５をエッチングマスクとしてドライエッチング（異方性エッチング）によりゲート配線層９３が露出するまでエッチングマスク９４の一部を除去し、その後、剥離液を用いてレジストパターン９５を剥離し、ＳＰＭ（Ｈ２ＳＯ４−Ｈ２Ｏ２系）等の洗浄薬液を用いてパーティクルや有機物を除去することによりできる（図１０（Ｆ）参照）。
【００７２】
次に、実施例９のエッチング方法について説明する。実施例９では、図１０（Ｆ）の半導体基板９０を図４のアッシング装置１０にセットし、表２に示した処理条件でプルバック工程を行う。すると、エッチングマスク９４の間口が後退した半導体基板９０ができる（図１０（Ｇ）参照）。
【００７３】
実施例９によれば、ゲート電極層９３がポリシリコン等のシリコン系の場合にエッチング速度が低く、また、ゲート電極層９３がＷ等のメタルの場合にエッチング速度が極めて低いことから、このような半導体基板９０のプルバック（スリミング）にも適用できる。
【００７４】
また、エッチングマスク９４がパターニングされた後に、寸法を細くしたいという要請が、多々ある。その場合に、面内の均一性を保ちながら、パターンによらずにプルバックができ、なおかつゲート電極層９３を削らずにすむ。
【００７５】
次に、実施例９のエッチング方法によるエッチング速度、面内均一性、反応ガスの流量割合及び圧力の関係について説明する。図１１は、シリコン窒化膜及びポリシリコンに係るエッチング速度及び面内均一性についてのＣＨ２Ｆ２ガス流量割合依存性を示したグラフである。図１２は、シリコン窒化膜及びポリシリコンに係るエッチング速度及び面内均一性についての圧力依存性を示したグラフである。
【００７６】
サンプルは、図１０（Ｆ）のエッチングマスク９４をシリコン窒化膜とし、ゲート電極層９３をポリシリコンとした半導体基板９０である。図１１についての反応ガス全体の圧力は０．９Ｔｏｒｒ（１２０Ｐａ）である。面内均一性は、所定の面内における式（最大エッチング速度−最低エッチング速度）／（２×平均エッチング速度）によって計算される。図１２についてのＯ２ガスの流量は９００ｓｃｃｍ、ＣＨ２Ｆ２ガスの流量は７５ｓｃｃｍである。
【００７７】
図１１を参照すると、本実施例では、シリコン窒化膜のエッチング速度とポリシリコンのエッチング速度の比（選択比）が高いほどよいとしており、Ｏ２ガスとＣＨ２Ｆ２ガスそれぞれの流量割合は、選択比４以上を確保できるＯ２＝８５〜９５％、ＣＨ２Ｆ２＝５〜１５％の範囲が好適であり、より好ましくはＯ２＝９２％、ＣＨ２Ｆ２＝８％付近である。Ｏ２ガスの流量割合が８５％より小さくなると、エッチング速度が大きすぎ、エッチングされたシリコン窒化膜表面の均一性が著しく悪化する。一方、Ｏ２ガスの流量割合が９５％より大きくなると、Ｆ成分の不足によってシリコン窒化膜のエッチング速度が小さくなり、シリコン酸化膜に対する選択比が低くなる。
【００７８】
ここで、図１１の処理条件ではシリコン酸化膜の面内均一性があまりよくない。これについては圧力を低圧にすることで、面内均一性が良好にできるとともに、選択比を高い状態に保つことができる。図１２を参照すると、シリコン窒化膜及びポリシリコンそれぞれの面内均一性は約０．８Ｔｏｒｒ（１１０Ｐａ）付近から低圧側にゆくにしたがい向上する（凹凸が小さくなる）。なお、エッチング速度は、約０．８Ｔｏｒｒ（１１０Ｐａ）付近から低圧側にゆくにしたがい、シリコン窒化膜については減少し、ポリシリコンについては増大しているが、選択比４以上を確保できる約０．１Ｔｏｒｒ（１０Ｐａ）あたりまでは好適であるといえる。
【００７９】
【発明の効果】
本発明によれば、以下のような効果を奏する。
【００８０】
第１に、ドライプロセスにおいてもシリコン窒化膜（エッチングマスク）のパターンの間口を広くすることができる結果、トレンチへのＳｉＯ２埋め込み性に優れるため、ボイド等の発生を抑えることができる。
【００８１】
第２に、ウェットプロセスのときのようなＳｉのダメージを防止するための余分な酸化工程、酸化膜除去工程が不要になり、工程数が少なくプルバックすることが可能である。
【００８２】
第３に、同一チャンバー、同一ステージで連続処理することができるため、特殊な装置を用いる必要がなく、また、装置を大型にする必要がない。
【００８３】
第４に、選択比の変動が小さくなり、より安定したプロセスが可能である。
【００８４】
第５に、エッチングマスクのパターンの間口をコントロールできるため、出来上がりの配線幅（ゲート配線寸法など）をコントロールすることができる。
【図面の簡単な説明】
【図１】本発明の実施例１に係るエッチング方法に用いる酸化工程前の半導体基板の構成を模式的に示した工程部分断面図である。
【図２】本発明の実施例１に係るエッチング方法の工程を模式的に示した工程部分断面図である。
【図３】本発明の実施例１に係るエッチング方法におけるプルバック工程後の半導体基板の構成を模式的に示した工程部分断面図である。
【図４】本発明の実施例１に係るエッチング方法に用いるアッシング装置の構成を示した模式図である。
【図５】比較例に係るエッチング方法を行なったときの半導体基板の構成を模式的に示した部分断面図である。
【図６】本発明の実施例２に係るエッチング方法に用いるアッシング装置の構成を示した模式図である。
【図７】本発明の実施例３に係るエッチング方法に用いるアッシング装置の構成を示した模式図である。
【図８】本発明の実施例４に係るエッチング方法に用いるアッシング装置の構成を示した模式図である。
【図９】本発明の実施例９のエッチング方法の工程を模式的に示した工程部分断面図である（前半）。
【図１０】本発明の実施例９のエッチング方法の工程を模式的に示した工程部分断面図である（後半）。
【図１１】シリコン窒化膜及びポリシリコンに係るエッチング速度及び面内均一性についてのＣＨ２Ｆ２流量割合依存性を示したグラフである。
【図１２】シリコン窒化膜及びポリシリコンに係るエッチング速度及び面内均一性についての圧力依存性を示したグラフである。
【符号の説明】
１、９０ 半導体基板
２、９１ シリコン基板
３ シリコン酸化膜
４ シリコン窒化膜
４ａ ＳｉＯＮ膜
５ レジストパターン
６ トレンチ
７、８ シリコン酸化膜
９ ＳｉＯ２
１０、２０、３０、４０ アッシング装置
１１、２１、３１、４１ａ、４１ｂ ＩＣＰコイル
１２、２２、３２、４２ａ、４２ｂ プラズマ生成室
１３、２３、３３、４３ａ、４３ｂ グリッド
１４、３４、４４、４６ サセプタ
１５、２５、３５、４５ チャンバ
２４ 保持台
２６ ランプ
３６ 昇降機構
９２ ゲート絶縁膜
９３ ゲート電極層
９４ エッチングマスク
９５ レジストパターン
【発明の属する技術分野】
本発明は、ドライプロセスにおいてもシリコン窒化膜（エッチングマスク）のパターンの間口を広くすることができるエッチング方法に関する。
【０００２】
【従来の技術】
シリコン基板上に形成された素子を電気的に分離する技術に、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）がある。ＳＴＩは、一般的に、Ｓｉ３Ｎ４／ＳｉＯ２膜をマスクとしてＳｉにトレンチを形成し、その中にＳｉＯ２を埋込み、最後にＣＭＰ（Ｃｈｅｍｉｃａｌ ａｎｄ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によって平坦化することによって形成される。
【０００３】
ＳＴＩでは、トレンチの形成において反応性イオンエッチング（Ｒｅａｃｔｉｏｎ Ｉｏｎ Ｅｔｃｈｉｎｇ；ＲＩＥ）等のドライエッチングが用いられているが、半導体装置の微細化に伴い、結晶欠陥（ラディエーションダメージなど）や形状不良（ＲＩＥダメージ、ライナＳｉＯ２膜の不均一性、埋込みＳｉＯ２のボイドやシームなど）に起因する電気的リークの問題が生じる。このような不具合を防止するために、最近では、熱リン酸等のウェットプロセス（ウェットエッチング）によるプルバックによって、改善しようとしている。ここで、プルバックとは、後の工程において障害となるＳｉ３Ｎ４等のエッチングマスクの一部（ＳＴＩについてはＳｉＯ２埋込みの際の障害となるトレンチ近傍の部分）を除去する（後退させる）ことをいう。
【０００４】
【発明が解決しようとする課題】
しかし、熱リン酸等によるウェットプロセスには以下のような問題点がある。第１にウェットプロセスでは規模の大きな設備が必要なため、加工対象物に制約があり、大口径なウェハの処理に不向きであるといった問題がある。第２に溶液の制御が困難なため、Ｓｉ含有率が変動しやすくなる結果、選択比が変動し易くなるといった問題がある。第３にＳｉ３Ｎ４／Ｓｉの選択比が低いため、Ｓｉのダメージを防止するための余分な酸化工程、酸化膜除去工程が必要になるといった問題がある。
【０００５】
本発明の第１の目的は、ドライプロセスにおいてもエッチングマスクのパターンの間口を広くすることができるエッチング方法を提供することである。
【０００６】
本発明の第２の目的は、特殊な装置を用いる必要のないエッチング方法を提供することである。
【０００７】
本発明の第３の目的は、安定したプロセスが可能なエッチング方法を提供することである。
【０００８】
本発明の第４の目的は、エッチングマスクのパターンの間口をコントロールすることができるエッチング方法を提供することである。
【０００９】
【課題を解決するための手段】
ドライプロセス（ドライエッチング）でプルバックを行えば、▲１▼装置は簡易なアッシャー規模でよく、▲２▼選択比の安定化が可能であり、▲３▼選択比の制御がガス系の工夫で可能であることから、以下のような発明をするに至った。
【００１０】
本発明の第１の視点においては、少なくとも表面にシリコン及びシリコン窒化膜が露出する半導体基板のエッチング方法において、Ｏ２ガスを反応ガスとしてプラズマ放電により励起された活性種を前記半導体基板に吹き付けることにより前記シリコン及び前記シリコン窒化膜を露出面から所定膜厚に酸化する酸化工程と、前記酸化工程により酸化された前記半導体基板を少なくともＯ２ガス及びＣＨ２Ｆ２ガスを含む反応ガスを用いてプラズマエッチングするエッチング工程と、を含むことを特徴とする。
【００１１】
本発明の前記エッチング方法においては、流量が全ガス流量の８５％以上かつ９５％以下のＯ２ガス及び流量が全ガス流量の５％以上かつ１５％以下のＣＨ２Ｆ２ガスを含む反応ガスを用いてプラズマエッチングするエッチング工程を含むことが好ましい。
【００１２】
また、前記エッチング方法において、前記エッチング工程におけるＯ２ガスの流量は、全ガス流量の８６％以上かつ９４％以下であり、前記エッチング工程におけるＣＨ２Ｆ２ガスの流量は、全ガス流量の４％以上かつ１４％以下であることが好ましい。Ｓｉ３Ｎ４／Ｓｉの選択比を５以上とすることができるからである。
【００１３】
本発明の前記エッチング方法においては、流量が全ガス流量の８０％以上かつ９５％以下のＯ２ガス、流量が全ガス流量の５％以下のＣＦ４ガス若しくはＣＨＦ３ガス及び流量が全ガス流量の５％以上かつ１５％以下のＣＨ２Ｆ２ガスを含む反応ガスを用いてプラズマエッチングするエッチング工程を含むことが好ましい。
【００１４】
また、前記第２及び第３の視点に係るエッチング方法において、前記エッチング工程を行なう前に、Ｏ２ガスを反応ガスとしてプラズマ放電により励起された活性種を前記半導体基板に吹き付けることにより前記シリコン及び前記シリコン窒化膜を露出面から所定膜厚に酸化する酸化工程を行なうことが好ましい。シリコン窒化膜のエッチングの反応速度を抑え、エッチング速度を安定化させ、エッチング量の均一性、制御性を確保できるからである。
【００１５】
また、前記エッチング方法において、前記エッチング工程と前記酸化工程それぞれの処理温度が同じ場合に、前記エッチング工程の処理時間は、前記酸化工程の処理時間の２倍以上かつ３倍以下であることが好ましい。良好な表面形状を保持しながらエッチングマスクとなるシリコン窒化膜をプルバックすることができるからである。
【００１６】
また、前記エッチング方法において、前記酸化工程は、前記半導体基板を２００℃以上かつ３５０℃以下に加熱して行ない、前記エッチング工程は、前記半導体基板を３０℃以上かつ５０℃以下にして行なうことが好ましい。酸化工程の処理時間を短縮することができるからである。
【００１７】
また、前記エッチング方法において、前記酸化工程は、前記半導体基板を２００℃以上かつ３５０℃以下に加熱されたサセプタ上に載置して行ない、前記エッチング工程は、前記半導体基板を前記サセプタの表面から所定の高さまで上昇させて行なうことが好ましい。
【００１８】
また、前記エッチング方法において、前記酸化工程は、前記半導体基板を２００℃以上かつ３５０℃以下に加熱された第１ののサセプタ上に載置して行ない、前記エッチング工程は、前記第１のサセプタ上に載置された前記半導体基板を３０〜５０℃に設定された第２のサセプタ上に移載して行なうことが好ましい。
【００１９】
また、前記エッチング方法において、前記酸化工程は、前記半導体基板を保持する保持台に取り付けられたランプで照射することにより前記半導体基板の温度を２００℃以上かつ３５０℃以下に加熱して行ない、前記酸化工程は、前記ランプでの照射をやめることにより前記半導体基板の温度を３０〜５０℃にして行なうことが好ましい。
【００２０】
また、前記エッチング方法において、前記酸化工程及び前記エッチング工程を交互に複数回繰り返すことが好ましい。シリコン窒化膜のプルバック量（後退量）を制御することができるからである。
【００２１】
また、前記エッチング方法において、前記酸化工程及び前記エッチング工程は、同一チャンバ内かつ同一ステージ上で連続的に行なうことが好ましい。所要時間を短縮することができるからである。
【００２２】
また、前記エッチング方法において、前記エッチング工程における反応ガスの全圧は１０Ｐａ（約０．１Ｔｏｒｒ）以上かつ１１０Ｐａ（約０．８Ｔｏｒｒ）以下であることが好ましい。面内均一性を良好に保ちながらＳｉ３Ｎ４／Ｓｉの選択比を４以上とすることができるからである。
【００２３】
また、前記エッチング方法において、前記半導体基板には、前記シリコン窒化膜をエッチングマスクとして前記シリコンにトレンチを形成した半導体基板を用いることが好ましい。エッチングマスクであるシリコン窒化膜のパターンの間口を広くすることができる結果、トレンチへのＳｉＯ２埋め込み性に優れるため、ボイド等の発生を抑えることができるからである。
【００２４】
また、前記エッチング方法において、前記半導体基板には、前記シリコンをゲート電極層とし、前記シリコン窒化膜を前記ゲート電極層上に形成されたエッチングマスクとする半導体基板を用いることが好ましい。エッチングマスクがパターニングされた後に、ゲート電極の寸法を細くすることができるからである。
【００２５】
【発明の実施の形態】
少なくとも表面にシリコン（図２の２）及びシリコン窒化膜（図２の４）が露出する半導体基板（図２の１）のエッチング方法において、Ｏ２ガスを反応ガスとしてプラズマ放電により励起された活性種を前記半導体基板に吹き付けることにより前記シリコン及び前記シリコン窒化膜を露出面から所定膜厚に酸化する酸化工程と（図２（Ｂ）参照）、前記酸化工程により酸化された前記半導体基板を少なくともＯ２ガス及びＣＨ２Ｆ２ガスを含む反応ガスを用いてプラズマエッチングするエッチング工程と（図２（Ｃ）参照）、を含むことにより、酸化工程でシリコン窒化膜表面にＳｉＯＮ膜ができ、エッチング工程の処理時間の経過にともなうシリコン窒化膜のエッチング速度の急速な上昇が抑えられ、基板表面の均一性を保ちながらシリコン窒化膜（エッチングマスク）のパターンの間口を広くすることができる。
【００２６】
【実施例】
本発明の実施例１について図面を用いて説明する。図１は、本発明の実施例１に係るエッチング方法に用いる酸化工程前の半導体基板の構成を模式的に示した工程部分断面図である。図２は、本発明の実施例１に係るエッチング方法の工程を模式的に示した工程部分断面図である。図３は、本発明の実施例１に係るエッチング方法におけるプルバック工程後の半導体基板の構成を模式的に示した工程部分断面図である。図４は、本発明の実施例１に係るエッチング方法に用いるアッシング装置の構成を示した模式図である。
【００２７】
実施例１で処理を行なう半導体基板（ウェハ）は、図１（Ｆ）のようにシリコン窒化膜４及びシリコン酸化膜３が形成されたシリコン基板２にトレンチ６を形成したものを用いる。この半導体基板１は、以下のようなプロセスにより加工形成される。
【００２８】
まず、シリコン基板２を熱酸化し、表面に膜厚５〜１５ｎｍのシリコン酸化膜３を形成する（図１（Ｂ）参照）。次に、シリコン酸化膜３上にＬＰＣＶＤ法により膜厚１００〜１５０ｎｍのシリコン窒化膜４（ＬＰ−Ｓｉ３Ｎ４膜）を成膜する（図１（Ｃ）参照）。次に、シリコン窒化膜４上にリソグラフィー技術を用いてレジストパターン５を形成する（図１（Ｄ）参照）。次に、レジストパターン５をエッチングマスクとしてドライエッチング（異方性エッチング）によりシリコン酸化膜３が露出するまでシリコン窒化膜４及びシリコン酸化膜３の一部を除去し、その後、プラズマ剥離を用いてレジストパターン５を剥離し、ＳＰＭ（Ｈ２ＳＯ４−Ｈ２Ｏ２系）、ＡＰＭ（ＮＨ４ＯＨ−Ｈ２Ｏ２−Ｈ２Ｏ系）等の洗浄薬液を用いてパーティクルや有機物を除去する（図１（Ｅ）参照）。次に、シリコン窒化膜４をエッチングマスクとして、ＲＩＥ（等方性エッチング）により所定の深さまでシリコン酸化膜３及びシリコン基板２をトレンチエッチングする（図１（Ｆ）参照）。最後に、トレンチ６が形成された半導体基板を自然酸化膜の除去（デポ剥離）や汚染物を除去するためにＦＰＭ（Ｆ２−Ｈ２Ｏ２−Ｈ２Ｏ系）、ＡＰＭ（ＮＨ４ＯＨ−Ｈ２Ｏ２−Ｈ２Ｏ系）、ＳＰＭ（Ｈ２ＳＯ４−Ｈ２Ｏ２系）などの洗浄薬液を用いて洗浄、リンスを行う。
【００２９】
次に、実施例１に係るエッチング方法で用いる装置について説明する。実施例１では、図４のようなアッシング装置（アッシャ）を用いる。このアッシング装置１０は、ガス供給源（図示せず）と流路として接続するプラズマ生成室１２の周囲にＩＣＰ（Ｉｎｄｕｃｔｉｖｅ ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）コイル１１を有するＩＣＰソースを備えたＲＦダウンフローアッシャであり、プラズマ生成室１２下のチャンバ１５内の反応ガス出口にイオントラップ用のグリッド１３を備えており、イオンバイアスがウェハ上にかかりにくなるバイアストラップ（図示せず）を有する。グリッド１３は、金属または金属酸化物を網状にしたものが一般的に用いられ、２重にしたりすると効果が高い。チャンバ１５内のグリッド１３下方には、半導体基板１が搭載されるとともに高周波誘導、ヒータ等の加熱手段によって加熱されるサセプタ１４を有する。チャンバ１５内のガスは真空排気される。
【００３０】
次に、実施例１のエッチング方法について説明する。ここでのエッチングは、ＳＴＩ形成工程におけるトレンチエッチングからトレンチ埋込みの間に行なわれるものである。図１（Ｆ）に示したトレンチ６が形成された半導体基板１を図４に示したアッシング装置１０のサセプタ１４にセットして、以下の酸化工程及びプルバック工程を行なう。
【００３１】
まず、酸化工程を行なう。酸化工程では、Ｏ２ガスのみを反応ガスとしてプラズマ放電によって励起された活性種Ｏ＊を半導体基板１に吹き付ける。これにより、シリコン窒化膜４の露出面（側壁面を含む）だったところから深さ３〜３０Å（０．３〜３ｎｍ）程度までには等方的に酸素成分が注入（酸化）されたＳｉＯＮ膜４ａ（組成比は非化学量論的組成、ＳｉＮにＯが任意量添加された状態、以下同じ）ができ、シリコン基板２（トレンチ６の内壁）の露出面だったところから深さ１０〜３０Å（１〜３ｎｍ）程度まで等方的に酸化されたシリコン酸化膜７ができる（図２（Ｂ）参照）。なお、実施例１における酸化工程の処理条件は表１に示す通りである。
【００３２】
【表１】
次に、プルバック工程（エッチング工程）を行なう。プルバック工程では、酸化工程で用いた同一チャンバ内で半導体基板の位置を変えることなく引き続きＯ２−ＣＨ２Ｆ２系でのＯ２リッチ（Ｏ２ガスの流量が全ガス流量の８５〜９５％以上）な条件で、プラズマエッチング（等方性エッチング）する。
【００３４】
これにより、後のＳｉＯ２埋込み工程において障害となるシリコン窒化膜４（エッチングマスク）の一部（特にトレンチ６近傍の側壁部分を含む）を選択的に除去（後退）させることができる。つまり、実質的にシリコン窒化膜４のみが等方的に後退したような形状（間口が広がったような形状）が得られる（図２（Ｃ）参照）。また、前記酸化工程を行なった後にプルバック工程を行なうと、前記酸化工程を行なわないでプルバック工程を行なう場合に比べ、エッチング速度を安定化させ、エッチングの選択比、エッチング量の均一性、制御性を向上させることができる。
【００３５】
ここで、Ｓｉ３Ｎ４エッチング速度＞Ｓｉエッチング速度＞ＳｉＯ２エッチング速度であるため、Ｓｉ３Ｎ４／ＳｉＯ２の選択比は５以上得られる。
【００３６】
なお、実施例１におけるプルバック工程の処理条件は表２に示す通りである。ここで、表２における選択比ＡはＳｉ３Ｎ４／Ｓｉの選択比、選択比ＢはＳｉ３Ｎ４／ＳｉＯ２の選択比である。
【００３７】
【表２】
ここで、プルバック工程によるプルバック量（シリコン窒化膜４の水平方向の後退量；図２（Ｃ）の幅Ｘ参照）について説明すると、ＳｉＯＮ膜４ａが膜厚１０Åである場合に、表２の処理条件でプルバック工程を行なうと、プルバック量＝４０（Å／ｍｉｎ）×２（ｍｉｎ）−１０Å＝７０Å程度となる。なお、ＳｉＯＮ／ＳｉＯ２の選択比は、ＳｉＯＮの組成が非化学量論的なため一定にならないが、ほぼ１と近似できる。
【００３９】
プルバック工程の後、半導体基板を洗浄し（図３（Ａ）参照）、トレンチの内壁を酸化させ（図３（Ｂ）参照）、ＣＶＤによりＳｉＯ２９をトレンチに埋め込み（図３（Ｃ）参照）、シリコン窒化膜４をＣＭＰストッパとしてシリコン基板２が露出するまでＣＭＰにより半導体基板の表面が平坦化され、ＳＴＩ構造が得られる（図３（Ｄ）参照）。これにより、トレンチへの埋め込みが良好となり、ボイド等の発生を抑えることができる。
【００４０】
次に、実施例１の効果を反応メカニズムにより説明する。
【００４１】
実施例１において、酸化工程の処理時間が不足したり、プルバック工程における処理時間が過剰である場合、シリコン窒化膜が急速にエッチングされ、図５に示すような問題が起こる。すなわち、急速なエッチングの程度が軽いときはシリコン窒化膜の表面が凹凸形状になり、ひどい場合には、シリコン窒化膜が無くなってしまうほどである。その理由は、以下の通りである。
【００４２】
酸化工程においてＯ２ガス単独でシリコン窒化膜４の表面に酸素成分を注入するのは、それを行わないで直接シリコン窒化膜４をＯ２−ＣＨ２Ｆ２系反応ガスでプラズマエッチングを行なうと、エッチング速度が時間の経過にともない急速に上昇してしまい、制御不可能になってしまうからである。すなわち、酸素成分をシリコン窒化膜４の表面に注入することで、シリコン窒化膜のエッチングの反応速度を抑え、エッチング速度を安定化させ、エッチング量の均一性、制御性を確保している。
【００４３】
シリコン窒化膜のエッチング速度が上がるメカニズムは、プラズマ励起反応によりＯ２ガスから活性種Ｏ＊、ＣＨ２Ｆ２ガスから活性種Ｆ＊がそれぞれ発生するとして、以下の化学式１に示すような反応式が考えられる。なお、化学式１においては、シリコン窒化膜については「ＳｉＮ」、フッ化珪素については「ＳｉＦ」と表す。
【００４４】
【化１】
化学式１を参照すると、反応式▲１▼のＳｉＦからはＯ＊などの他活性種との結合などによって再解離が起きてＦ ＊ （ＳｉＦ由来の活性種Ｆ＊）が出され、▲１▼→▲３▼に進むにつれ供給されるＦ＊にＦ ＊ が加わることで活性種Ｆ＊の総量が増加してゆく。つまり、各反応段階において反応種Ｆが連鎖反応的に発生するため、全体の反応が促進されることになり、エッチング速度は上昇していく。なお、Ｏ＊は、過剰に供給されている。
【００４６】
一方、実施例１のように酸化工程をプルバック工程の前に予め行っておくと、シリコン窒化膜４の表面から所定の深さまでＳｉＯＮ化するので、下記の化学式２のような反応が起こる。
【００４７】
【化２】
化学式２を参照すると、反応式▲１▼のＳｉＯＦからはＦ＊が出難いため、反応式▲２▼ではＦ＊がほとんど増加せず、エッチング速度は反応式▲１▼と▲２▼であまり変わらず安定する。すなわち、Ｆ＊が反応過程において連鎖的に発生し難いため、反応過程中のＦ＊の量は、ソースガスの流量制御により制御可能であり、従って、反応速度を安定化させることができる。
【００４９】
したがって、酸化工程とプルバック工程の処理時間の組合せが重要になる。プルバック工程の処理時間が酸化工程の処理時間より長くなりすぎると、図５のような形状異常が生じる。逆に、プルバック工程の処理時間と酸化工程の処理時間を同程度にするとプルバックしない。よって、酸化工程とプルバック工程の時間は▲１▼と▲２▼の処理条件がＧＡＳ種類以外の条件がほぼ同一のときは、プルバック工程の処理時間は酸化工程の処理時間の２〜３倍が好ましいといえる。そうすれば、形状異常なく良好なプルバック形状が得られる。
【００５０】
以上のように、実施例１によれば、ウェットプロセスのときのようなＳｉのダメージを防止するための余分な酸化工程、酸化膜除去工程が不要になり、工程数が少なくプルバックすることが可能である。
【００５１】
次に、実施例２について図面を用いて説明する。図６は、本発明の実施例２に係るエッチング方法に用いるアッシング装置の構成を示した模式図である。
【００５２】
実施例２で用いる半導体基板（酸化工程直前のもの）は、図１（Ｆ）の半導体基板１と同様である。また、実施例２で用いるアッシング装置２０の構成は、図４のアッシング装置におけるサセプタの代わりに加熱手段によって加熱されていない保持台２４を用い、保持台２４に搭載された半導体基板１をその保持台側（裏面側）から３０〜２５０℃程度に加熱するランプ２６を備え、その他のコイル２１、プラズマ生成室２２、グリッド２３、チャンバ２５については図４のものと同様である（図６参照）。このアッシング装置２０によれば、酸化工程の際にランプ２６をＯＮにして半導体基板１を２５０℃程度に加熱できるとともに、プルバック工程の際にランプ２６をＯＦＦにして半導体基板１を３０℃程度にすることができる。
【００５３】
次に、実施例２の工程について説明すると、半導体基板１をアッシング装置２０にセットし、酸化工程を行ない、その後プルバック工程を行なう。酸化工程では、表１におけるサセプタ設定温度及び処理時間以外の他の処理条件を適用し、アッシング装置のランプ２６をＯＮにして処理温度を２５０℃程度にして行う。プルバック工程では、表２におけるサセプタ設定温度以外の他の処理条件を適用し、アッシング装置のランプ２６をＯＦＦにして処理温度を３０℃程度にして行う。なお、実施例２のエッチング方法による工程部分断面図は、図２と同様である。実施例２によれば、酸化工程の処理時間が１０〜１５ｓｅｃ程度で済む。
【００５４】
なお、実施例２における酸化工程の処理温度は２５０℃程度としているが、２００〜３５０℃程度であればよい。２００℃より低いと酸化工程の所要時間の短縮があまり見込まれず、３５０℃より高いと所要時間が短すぎ制御するのが難しくなったり、冷却に時間がかかりすぎたりするデメリットが考えられる。
【００５５】
次に、実施例３について図面を用いて説明する。図７は、本発明の実施例３に係るエッチング方法に用いるアッシング装置の構成を示した模式図である。
【００５６】
実施例３で用いる半導体基板（酸化工程直前のもの）は、図１（Ｆ）の半導体基板１と同様である。また、実施例３で用いるアッシング装置３０の構成は、図４のアッシング装置におけるサセプタの代わりに、加熱手段によって一定温度２５０℃程度に加熱するサセプタ３４と、プルバック工程を行なうときに半導体基板を保持台表面から離れるように上昇させる昇降機構３６と、を備え、その他のコイル３１、プラズマ生成室３２、グリッド３３、チャンバ３５については図４のものと同様である（図７参照）。このアッシング装置３０によれば、プルバック工程をする際に昇降機構３５で半導体基板１をサセプタ３４から離れるように持ち上げれば、５０℃くらいで処理することが可能である。
【００５７】
次に、実施例３の工程について説明すると、半導体基板１をアッシング装置３０にセットし、酸化工程を行ない、その後プルバック工程を行なう。酸化工程では、表１におけるサセプタ設定温度及び処理時間以外の他の処理条件を適用し、半導体基板を保持台表面に載置した状態で、サセプタ設定温度を２５０℃程度にして行う。プルバック工程では、表２におけるサセプタ設定温度以外の他の処理条件を適用し、半導体基板をサセプタ表面から所定の高さまで上昇させ、半導体基板を５０℃くらいまで冷却した状態で行う。なお、実施例３のエッチング方法による工程部分断面図は、図２と同様である。実施例３によれば、酸化工程の処理時間が１０〜１５ｓｅｃくらいで済む。
【００５８】
次に、実施例４について図面を用いて説明する。図８は、本発明の実施例４に係るエッチング方法に用いるアッシング装置の構成を示した模式図である。
【００５９】
実施例４で用いる半導体基板（酸化工程直前のもの）は、図１（Ｆ）の半導体基板１と同様である。また、実施例４で用いるアッシング装置４０の構成は、１つのチャンバ４５内に設定温度３０℃程度のサセプタ４４と２５０℃程度のサセプタ４６を有し、半導体基板をサセプタ４４からサセプタ４６に移載する移載手段（図示せず）を有し、その他のコイル４１ａ、４１ｂ、プラズマ生成室４２ａ、４２ｂ、グリッド４３ａ、４３ｂについては図４のものと同様である（図８参照）。
【００６０】
次に、実施例４の工程について説明すると、半導体基板１をアッシング装置４０にセットし、酸化工程を行ない、その後プルバック工程を行なう。酸化工程では、半導体基板１をサセプタ４４に載置した状態で、表１におけるサセプタ設定温度及び以外の他の処理条件を適用して行う。プルバック工程では、半導体基板１をサセプタ４４からサセプタ４６に移載して、表２のプルバック工程そのままの処理条件で行う。なお、実施例４のエッチング方法による工程部分断面図は、図２と同様である。実施例４によれば、酸化工程の処理時間は、１０〜１５ｓｅｃくらいで済む。
【００６１】
次に、実施例５について説明する。実施例５のエッチング方法では、実施例１における酸化工程及びプルバック工程の繰り返し回数を調整する。各工程の処理条件は表１及び表２を参照されたい。なお、半導体基板は、図１（Ｆ）の半導体基板１と同様である。また、実施例７で用いるアッシング装置は、図４のアッシング装置１０と同様である。
【００６２】
実施例５によれば、プルバック量（シリコン窒化膜のパターンの間口の大きさ）を広げる調整が可能である。例えば、酸化工程及びプルバック工程を３回繰り返すと、酸化工程及びプルバック工程の１回あたりのプルバック量が７０Å（７ｎｍ）である場合、７０Å×３回で２１０Å（２１ｎｍ）程度プルバックすることができる。なお、酸化工程及びプルバック工程の繰り返しは、エッチング装置の処理シーケンスにより繰り返すことが可能であり、ステップ毎に異なるエッチング装置若しくはチャンバ（反応室）を使用する必要はない。
【００６３】
次に、実施例６について説明する。実施例６のエッチング方法では、実施例１における酸化工程及びプルバック工程の各処理時間を相対的に短縮する。なお、半導体基板は、図１（Ｆ）の半導体基板１と同様である。また、実施例６で用いるアッシング装置は、図４のアッシング装置１０と同様である。実施例６によれば、プルバック量の制限が可能である。
【００６４】
次に、実施例７について説明する。実施例７のエッチング方法では、プルバック工程のＯ２ガスの流量の一部（５％以下）をＣＦ４ガス若しくはＣＨＦ３ガスに置き換えたガス条件で処理する。半導体基板は、図１（Ｆ）の半導体基板１と同様である。また、実施例７で用いるアッシング装置は、図４のアッシング装置１０と同様である。
【００６５】
実施例７の工程について説明すると、まず、酸化工程は実施例１の酸化工程と同じ処理条件（表１参照）で行なう。次に、実施例１のプルバック工程の処理条件におけるＯ２ガスの流量の一部（５％以下）をＣＦ４ガス若しくはＣＨＦ３ガスに置き換えたガス条件で処理する。プルバック工程の条件は以下の通りである。
【００６６】
【表３】
実施例７によれば、このようにソースガスにおけるＦ成分の量を増加させることにより、ＣＦ４若しくはＣＨＦ３を加えないときよりも選択比は多少低下するものの、シリコン窒化膜のエッチング速度をシリコン基板のエッチング速度より大きい状態を保持しつつ、シリコン窒化膜のエッチング速度を大きくすることができ、実施例１のときよりも処理能力を向上させ、処理時間を短くすることができる。
【００６８】
次に、実施例８について説明する。実施例８のエッチング方法では、実施例７の酸化工程を行なわず、プルバック工程のみを行なう。実施例８によれば、処理開始からシリコン窒化膜のエッチング速度が高く、また、急激なエッチング速度の変動（速度上昇）がなくなる。
【００６９】
次に、実施例９について図面を用いて説明する。図９及び図１０は、本発明の実施例９のエッチング方法の工程を模式的に示した工程部分断面図である。
【００７０】
実施例９で処理を行なう半導体基板９０（ウェハ）は、図１０（Ｆ）のようにゲート絶縁膜９２、ゲート電極層９３及びエッチングマスク９４が形成されたシリコン基板９１を用いる。エッチングマスク９４は、シリコン窒化膜であるが、ゲート電極形成のような場合、シリコン窒化膜とシリコン酸化膜との積層の場合もある。また、ゲート電極層９３は、ドープトポリシリコンであるが、ＷＳｉ、Ｗ、ＴｉＳｉ、Ｇｅ、ジルコニウム等、またはそれとポリシリコンの積層構造でも構わない。この半導体基板９０は、以下のようなプロセスにより加工形成される。
【００７１】
まず、シリコン基板９１を熱酸化し、表面にゲート絶縁膜９２を形成する（図９（Ｂ）参照）。次に、ゲート絶縁膜９２上にゲート電極層９３を成膜する（図９（Ｃ）参照）。次に、ゲート配線層９３上にエッチングマスク９４を成膜する（図９（Ｄ）参照）。次に、エッチングマスク９４上にリソグラフィー技術を用いてレジストパターン９５を形成する（図１０（Ｅ）参照）。次に、レジストパターン９５をエッチングマスクとしてドライエッチング（異方性エッチング）によりゲート配線層９３が露出するまでエッチングマスク９４の一部を除去し、その後、剥離液を用いてレジストパターン９５を剥離し、ＳＰＭ（Ｈ２ＳＯ４−Ｈ２Ｏ２系）等の洗浄薬液を用いてパーティクルや有機物を除去することによりできる（図１０（Ｆ）参照）。
【００７２】
次に、実施例９のエッチング方法について説明する。実施例９では、図１０（Ｆ）の半導体基板９０を図４のアッシング装置１０にセットし、表２に示した処理条件でプルバック工程を行う。すると、エッチングマスク９４の間口が後退した半導体基板９０ができる（図１０（Ｇ）参照）。
【００７３】
実施例９によれば、ゲート電極層９３がポリシリコン等のシリコン系の場合にエッチング速度が低く、また、ゲート電極層９３がＷ等のメタルの場合にエッチング速度が極めて低いことから、このような半導体基板９０のプルバック（スリミング）にも適用できる。
【００７４】
また、エッチングマスク９４がパターニングされた後に、寸法を細くしたいという要請が、多々ある。その場合に、面内の均一性を保ちながら、パターンによらずにプルバックができ、なおかつゲート電極層９３を削らずにすむ。
【００７５】
次に、実施例９のエッチング方法によるエッチング速度、面内均一性、反応ガスの流量割合及び圧力の関係について説明する。図１１は、シリコン窒化膜及びポリシリコンに係るエッチング速度及び面内均一性についてのＣＨ２Ｆ２ガス流量割合依存性を示したグラフである。図１２は、シリコン窒化膜及びポリシリコンに係るエッチング速度及び面内均一性についての圧力依存性を示したグラフである。
【００７６】
サンプルは、図１０（Ｆ）のエッチングマスク９４をシリコン窒化膜とし、ゲート電極層９３をポリシリコンとした半導体基板９０である。図１１についての反応ガス全体の圧力は０．９Ｔｏｒｒ（１２０Ｐａ）である。面内均一性は、所定の面内における式（最大エッチング速度−最低エッチング速度）／（２×平均エッチング速度）によって計算される。図１２についてのＯ２ガスの流量は９００ｓｃｃｍ、ＣＨ２Ｆ２ガスの流量は７５ｓｃｃｍである。
【００７７】
図１１を参照すると、本実施例では、シリコン窒化膜のエッチング速度とポリシリコンのエッチング速度の比（選択比）が高いほどよいとしており、Ｏ２ガスとＣＨ２Ｆ２ガスそれぞれの流量割合は、選択比４以上を確保できるＯ２＝８５〜９５％、ＣＨ２Ｆ２＝５〜１５％の範囲が好適であり、より好ましくはＯ２＝９２％、ＣＨ２Ｆ２＝８％付近である。Ｏ２ガスの流量割合が８５％より小さくなると、エッチング速度が大きすぎ、エッチングされたシリコン窒化膜表面の均一性が著しく悪化する。一方、Ｏ２ガスの流量割合が９５％より大きくなると、Ｆ成分の不足によってシリコン窒化膜のエッチング速度が小さくなり、シリコン酸化膜に対する選択比が低くなる。
【００７８】
ここで、図１１の処理条件ではシリコン酸化膜の面内均一性があまりよくない。これについては圧力を低圧にすることで、面内均一性が良好にできるとともに、選択比を高い状態に保つことができる。図１２を参照すると、シリコン窒化膜及びポリシリコンそれぞれの面内均一性は約０．８Ｔｏｒｒ（１１０Ｐａ）付近から低圧側にゆくにしたがい向上する（凹凸が小さくなる）。なお、エッチング速度は、約０．８Ｔｏｒｒ（１１０Ｐａ）付近から低圧側にゆくにしたがい、シリコン窒化膜については減少し、ポリシリコンについては増大しているが、選択比４以上を確保できる約０．１Ｔｏｒｒ（１０Ｐａ）あたりまでは好適であるといえる。
【００７９】
【発明の効果】
本発明によれば、以下のような効果を奏する。
【００８０】
第１に、ドライプロセスにおいてもシリコン窒化膜（エッチングマスク）のパターンの間口を広くすることができる結果、トレンチへのＳｉＯ２埋め込み性に優れるため、ボイド等の発生を抑えることができる。
【００８１】
第２に、ウェットプロセスのときのようなＳｉのダメージを防止するための余分な酸化工程、酸化膜除去工程が不要になり、工程数が少なくプルバックすることが可能である。
【００８２】
第３に、同一チャンバー、同一ステージで連続処理することができるため、特殊な装置を用いる必要がなく、また、装置を大型にする必要がない。
【００８３】
第４に、選択比の変動が小さくなり、より安定したプロセスが可能である。
【００８４】
第５に、エッチングマスクのパターンの間口をコントロールできるため、出来上がりの配線幅（ゲート配線寸法など）をコントロールすることができる。
【図面の簡単な説明】
【図１】本発明の実施例１に係るエッチング方法に用いる酸化工程前の半導体基板の構成を模式的に示した工程部分断面図である。
【図２】本発明の実施例１に係るエッチング方法の工程を模式的に示した工程部分断面図である。
【図３】本発明の実施例１に係るエッチング方法におけるプルバック工程後の半導体基板の構成を模式的に示した工程部分断面図である。
【図４】本発明の実施例１に係るエッチング方法に用いるアッシング装置の構成を示した模式図である。
【図５】比較例に係るエッチング方法を行なったときの半導体基板の構成を模式的に示した部分断面図である。
【図６】本発明の実施例２に係るエッチング方法に用いるアッシング装置の構成を示した模式図である。
【図７】本発明の実施例３に係るエッチング方法に用いるアッシング装置の構成を示した模式図である。
【図８】本発明の実施例４に係るエッチング方法に用いるアッシング装置の構成を示した模式図である。
【図９】本発明の実施例９のエッチング方法の工程を模式的に示した工程部分断面図である（前半）。
【図１０】本発明の実施例９のエッチング方法の工程を模式的に示した工程部分断面図である（後半）。
【図１１】シリコン窒化膜及びポリシリコンに係るエッチング速度及び面内均一性についてのＣＨ２Ｆ２流量割合依存性を示したグラフである。
【図１２】シリコン窒化膜及びポリシリコンに係るエッチング速度及び面内均一性についての圧力依存性を示したグラフである。
【符号の説明】
１、９０ 半導体基板
２、９１ シリコン基板
３ シリコン酸化膜
４ シリコン窒化膜
４ａ ＳｉＯＮ膜
５ レジストパターン
６ トレンチ
７、８ シリコン酸化膜
９ ＳｉＯ２
１０、２０、３０、４０ アッシング装置
１１、２１、３１、４１ａ、４１ｂ ＩＣＰコイル
１２、２２、３２、４２ａ、４２ｂ プラズマ生成室
１３、２３、３３、４３ａ、４３ｂ グリッド
１４、３４、４４、４６ サセプタ
１５、２５、３５、４５ チャンバ
２４ 保持台
２６ ランプ
３６ 昇降機構
９２ ゲート絶縁膜
９３ ゲート電極層
９４ エッチングマスク
９５ レジストパターン
Claims (10)
- 少なくとも表面にシリコン及びシリコン窒化膜が露出する半導体基板のエッチング方法において、
Ｏ２ガスを反応ガスとしてプラズマ放電により励起された活性種を前記半導体基板に吹き付けることにより前記シリコン及び前記シリコン窒化膜を露出面から所定膜厚に酸化する酸化工程と、
前記酸化工程により酸化された前記半導体基板を少なくともＯ２ガス及びＣＨ２Ｆ２ガスを含む反応ガスを用いてプラズマエッチングするエッチング工程と、
を含むことを特徴とするエッチング方法。 - 前記エッチング工程において流量が全ガス流量の８５％以上かつ９５％以下のＯ２ガス及び流量が全ガス流量の５％以上かつ１５％以下のＣＨ２Ｆ２ガスを含む反応ガスを用いてプラズマエッチングすることを特徴とする請求項１記載のエッチング方法。
- 前記エッチング工程において流量が全ガス流量の８０％以上かつ９５％以下のＯ２ガス、流量が全ガス流量の５％以下のＣＦ４ガス若しくはＣＨＦ３ガス及び流量が全ガス流量の５％以上かつ１５％以下のＣＨ２Ｆ２ガスを含む反応ガスを用いてプラズマエッチングすることを特徴とする請求項１記載のエッチング方法。
- 前記エッチング工程と前記酸化工程それぞれの処理温度が同じ場合に、前記エッチング工程の処理時間は、前記酸化工程の処理時間の２倍以上かつ３倍以下であることを特徴とする請求項１乃至３のいずれか一に記載のエッチング方法。
- 前記酸化工程は、前記半導体基板を２００℃以上かつ３５０℃以下に加熱して行ない、
前記エッチング工程は、前記半導体基板を３０℃以上かつ５０℃以下にして行なうことを特徴とする請求項１乃至３のいずれか一に記載のエッチング方法。 - 前記酸化工程及び前記エッチング工程を交互に複数回繰り返すことを特徴とする請求項１乃至５のいずれか一に記載のエッチング方法。
- 前記酸化工程及び前記エッチング工程は、同一チャンバ内かつ同一ステージ上で連続的に行なうことを特徴とする請求項１乃至６のいずれか一に記載のエッチング方法。
- 前記エッチング工程における反応ガスの全圧は１０Ｐａ以上かつ１１０Ｐａ以下であることを特徴とする請求項１乃至７のいずれか一に記載のエッチング方法。
- 前記半導体基板には、前記シリコン窒化膜をエッチングマスクとして前記シリコンにトレンチを形成した半導体基板を用いることを特徴とする請求項１乃至８のいずれか一に記載のエッチング方法。
- 前記半導体基板には、前記シリコンをゲート電極層とし、前記シリコン窒化膜を前記ゲート電極層上に形成されたエッチングマスクとする半導体基板を用いることを特徴とする請求項１乃至８のいずれか一に記載のエッチング方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002111143A JP3586678B2 (ja) | 2002-04-12 | 2002-04-12 | エッチング方法 |
| US10/410,141 US6844265B2 (en) | 2002-04-12 | 2003-04-09 | Etching method |
| TW092108297A TWI221008B (en) | 2002-04-12 | 2003-04-11 | Etching method |
| KR10-2003-0022961A KR20030081169A (ko) | 2002-04-12 | 2003-04-11 | 에칭 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002111143A JP3586678B2 (ja) | 2002-04-12 | 2002-04-12 | エッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003309108A JP2003309108A (ja) | 2003-10-31 |
| JP3586678B2 true JP3586678B2 (ja) | 2004-11-10 |
Family
ID=28786643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002111143A Expired - Fee Related JP3586678B2 (ja) | 2002-04-12 | 2002-04-12 | エッチング方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6844265B2 (ja) |
| JP (1) | JP3586678B2 (ja) |
| KR (1) | KR20030081169A (ja) |
| TW (1) | TWI221008B (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7183217B2 (en) * | 2001-06-22 | 2007-02-27 | Tokyo Electron Limited | Dry-etching method |
| KR100675282B1 (ko) | 2005-09-12 | 2007-01-29 | 삼성전자주식회사 | 미세 패턴 형성 방법, 및 이를 이용한 트렌치 소자분리막형성 방법 |
| KR101163816B1 (ko) * | 2005-09-22 | 2012-07-09 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 처리 방법 및 장치 |
| US20110027999A1 (en) * | 2006-08-16 | 2011-02-03 | Freescale Semiconductor, Inc. | Etch method in the manufacture of an integrated circuit |
| US20080160742A1 (en) * | 2006-12-27 | 2008-07-03 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device with recess gate |
| KR100899393B1 (ko) * | 2007-09-07 | 2009-05-27 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
| US20090191688A1 (en) * | 2008-01-28 | 2009-07-30 | Texas Instruments Incorporated | Shallow Trench Isolation Process Using Two Liners |
| DE102008011928B4 (de) * | 2008-02-29 | 2010-06-02 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Herstellen eines Halbleiterbauelements unter Verwendung einer Ätzstoppschicht mit geringerer Dicke zum Strukturieren eines dielektrischen Materials |
| DE102008021555B4 (de) * | 2008-04-30 | 2010-07-22 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren mit einer Abscheidung verspannungsinduzierender Schichten über mehreren ersten und mehreren zweiten Transistoren |
| US20090311868A1 (en) * | 2008-06-16 | 2009-12-17 | Nec Electronics Corporation | Semiconductor device manufacturing method |
| WO2009141459A2 (en) * | 2009-09-07 | 2009-11-26 | Oerlikon Solar Ag, Truebbach | Method for manufacturing a photovoltaic cell structure |
| US20110061810A1 (en) * | 2009-09-11 | 2011-03-17 | Applied Materials, Inc. | Apparatus and Methods for Cyclical Oxidation and Etching |
| US20110061812A1 (en) * | 2009-09-11 | 2011-03-17 | Applied Materials, Inc. | Apparatus and Methods for Cyclical Oxidation and Etching |
| US20110065276A1 (en) * | 2009-09-11 | 2011-03-17 | Applied Materials, Inc. | Apparatus and Methods for Cyclical Oxidation and Etching |
| JP6009192B2 (ja) * | 2012-03-29 | 2016-10-19 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法 |
| JP6097192B2 (ja) * | 2013-04-19 | 2017-03-15 | 東京エレクトロン株式会社 | エッチング方法 |
| US20150206789A1 (en) * | 2014-01-17 | 2015-07-23 | Nanya Technology Corporation | Method of modifying polysilicon layer through nitrogen incorporation for isolation structure |
| US20180277387A1 (en) * | 2014-08-06 | 2018-09-27 | American Air Liquide, Inc. | Gases for low damage selective silicon nitride etching |
| US9165765B1 (en) | 2014-09-09 | 2015-10-20 | Tokyo Electron Limited | Method for patterning differing critical dimensions at sub-resolution scales |
| CN106257624A (zh) * | 2016-08-29 | 2016-12-28 | 北京代尔夫特电子科技有限公司 | 一种化合物半导体的腐蚀方法 |
| US9997410B1 (en) * | 2016-11-29 | 2018-06-12 | Vanguard International Semiconductor Corporation | Methods for forming the isolation structure of the semiconductor device and semiconductor devices |
| US11107904B2 (en) | 2018-10-23 | 2021-08-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Inner spacer formation in multi-gate transistors |
| CN110993499B (zh) * | 2019-11-05 | 2022-08-16 | 北京北方华创微电子装备有限公司 | 一种刻蚀方法、空气隙型介电层及动态随机存取存储器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4595601A (en) * | 1984-05-25 | 1986-06-17 | Kabushiki Kaisha Toshiba | Method of selectively forming an insulation layer |
| US5877032A (en) * | 1995-10-12 | 1999-03-02 | Lucent Technologies Inc. | Process for device fabrication in which the plasma etch is controlled by monitoring optical emission |
| US5786276A (en) | 1997-03-31 | 1998-07-28 | Applied Materials, Inc. | Selective plasma etching of silicon nitride in presence of silicon or silicon oxides using mixture of CH3F or CH2F2 and CF4 and O2 |
| JP3015822B2 (ja) * | 1998-03-06 | 2000-03-06 | 工業技術院長 | 固体選択成長用マスク及びその製造方法 |
-
2002
- 2002-04-12 JP JP2002111143A patent/JP3586678B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-09 US US10/410,141 patent/US6844265B2/en not_active Expired - Fee Related
- 2003-04-11 TW TW092108297A patent/TWI221008B/zh not_active IP Right Cessation
- 2003-04-11 KR KR10-2003-0022961A patent/KR20030081169A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| US6844265B2 (en) | 2005-01-18 |
| TWI221008B (en) | 2004-09-11 |
| KR20030081169A (ko) | 2003-10-17 |
| US20030194874A1 (en) | 2003-10-16 |
| TW200403748A (en) | 2004-03-01 |
| JP2003309108A (ja) | 2003-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3586678B2 (ja) | エッチング方法 | |
| JP6334631B2 (ja) | 金属インターコネクトのために絶縁積層体を選択的にエッチングする方法 | |
| TWI524423B (zh) | 蝕刻及灰化期間低ｋ材料之側壁保護 | |
| TWI621155B (zh) | 在自對準圖案化架構中不使用硬遮罩而增加圖案密度之方法 | |
| US7981812B2 (en) | Methods for forming ultra thin structures on a substrate | |
| US7115517B2 (en) | Method of fabricating a dual damascene interconnect structure | |
| TWI363383B (en) | Plasma dielectric etch process including ex-situ backside polymer removal for low-dielectric constant material | |
| JP4195734B2 (ja) | 集積回路のトレンチ分離製作方法 | |
| KR102023784B1 (ko) | 질화규소막 에칭 방법 | |
| KR20140016900A (ko) | 질화규소막에 피처를 에칭하는 방법 | |
| TWI323496B (en) | Method of fabricating trench isolation of semiconductor device | |
| KR101772701B1 (ko) | 플라즈마 에칭 방법, 플라즈마 에칭 장치 및 컴퓨터 기억 매체 | |
| JP6921990B2 (ja) | 超伝導体相互接続のための予洗浄および堆積の方法 | |
| US7645678B2 (en) | Process of manufacturing a shallow trench isolation and process of treating bottom surface of the shallow trench for avoiding bubble defects | |
| KR20130102504A (ko) | 저 유전상수 손상을 감소시키도록 노출된 저 유전상수 표면에 ＳｉＯＣｌ-함유 층을 형성하는 방법 | |
| TW201037765A (en) | Dry etching method | |
| JP2009533846A (ja) | 膜緻密化及び改善されたギャップ充填のための薄膜の多段階アニール | |
| JP2003023000A (ja) | 半導体装置の製造方法 | |
| US20020187643A1 (en) | Plasma treatment system | |
| TWI251876B (en) | Method of pull back for forming shallow trench isolation | |
| KR20080053239A (ko) | 듀얼 다마신 분야에서 바닥부 무반사 코팅층의 2단계 에칭 | |
| TWI312572B (en) | Method of processing semiconductor substrate | |
| TWI593014B (zh) | 表面介面工程方法 | |
| TWI508223B (zh) | 用於製造具有均勻梯狀高度之隔離區的半導體裝置的方法 | |
| KR102419532B1 (ko) | 질화물 에칭을 위한 표면 보수 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040809 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |