TWI508223B - 用於製造具有均勻梯狀高度之隔離區的半導體裝置的方法 - Google Patents

用於製造具有均勻梯狀高度之隔離區的半導體裝置的方法 Download PDF

Info

Publication number
TWI508223B
TWI508223B TW101122003A TW101122003A TWI508223B TW I508223 B TWI508223 B TW I508223B TW 101122003 A TW101122003 A TW 101122003A TW 101122003 A TW101122003 A TW 101122003A TW I508223 B TWI508223 B TW I508223B
Authority
TW
Taiwan
Prior art keywords
oxide
semiconductor substrate
liner
stop layer
trench
Prior art date
Application number
TW101122003A
Other languages
English (en)
Other versions
TW201336017A (zh
Inventor
Frank Jakubowski
Frank Ludwig
Original Assignee
Globalfoundries Us Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Globalfoundries Us Inc filed Critical Globalfoundries Us Inc
Publication of TW201336017A publication Critical patent/TW201336017A/zh
Application granted granted Critical
Publication of TWI508223B publication Critical patent/TWI508223B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02065—Cleaning during device manufacture during, before or after processing of insulating layers the processing being a planarization of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)

Description

用於製造具有均勻梯狀高度之隔離區的半導體裝置的方法
本揭露大致是關於製造半導體裝置之方法，並尤其為關於製造具有均勻梯狀高度之隔離區的半導體裝置的方法。
隨著積體電路半導體裝置的元件之微小化推動著產業，不僅必須縮小元件的關鍵尺寸，但也必須最小化垂直變異(vertical variation)或“形態”以便增加微影和蝕刻製程窗(process window)，最終，提升積體電路的良率。
傳統的STI製造技術包含形成在半導體基板上表面上的氮化物(像矽氮化物)平坦化終止層，蝕刻終止層和半導體基板以形成在半導體基板的溝槽，形成在溝槽的熱氧化物襯層然後再以隔離材料(像是矽氧化物)填充溝槽(trench)，形成在氮化物平坦化終止層(planarization stop layer)上的覆蓋層(overburden)。然後實施平坦化，如藉由進行化學機械拋光(chemical mechanical polishing；CMP)。在後續處理期間，在形成主動區域(active area)之後移除氮化物層，此通常常涉及遮罩(masking)、離子佈植、及清潔步驟。在這樣的清潔步驟期間，以不同速率移除在各個層的不同種氧化物，造成在隔離材料的垂直變異。進一步，以不同速率移除單一種氧化物隔離材料，取決於其相對於其他半導體裝置特徵的位置。換言之，氧化物移除製程及所產生之隔離材料梯狀高 度為特徵依賴(feature dependent)的。這些因素導致的垂直變異阻礙了適當結構及任何延伸橫跨STI區的閘極之封裝等，尤其當縮小關鍵尺寸時。
因此，希望提供用於製造具有均勻梯狀高度的隔離區之半導體裝置之方法。此外，希望提供用於製造利用非特徵依賴的製程之半導體裝置之方法。再者，從後續詳細描述和附上的申請專利範圍，配合附圖及上述技術領域和背景，其他理想特徵和特性將變得明顯。
提供製造半導體裝置之方法。根據一實施例，該方法包含形成覆蓋半導體基板的平坦化終止層。溝槽係蝕刻穿過平坦化終止層和進入半導體基板中並且以隔離材料填充該溝槽。平坦化隔離材料以建立與平坦化終止層共平面的隔離材料之頂表面。該方法中，執行乾式除渣(dry deglaze)製程以移除平坦化終止層之一部分和隔離材料之一部分，進而將隔離材料的頂表面降低至在半導體基板上方的期望梯狀高度。
在另一實施例中，提供在半導體基板上方形成具有期望梯狀高度的隔離區之方法。該方法中，形成覆蓋半導體基板之平坦化終止層。溝槽被蝕刻進入半導體基板中且以隔離材料填充該溝槽。平坦化該隔離材料至該平坦化終止層。該方法提供用於同時地移除平坦化終止層之一部分和隔離材料之一部分用以將隔離材料的頂表面建立在半導體基板上方的期望梯狀高度。
根據另一實施例，一種用於製造半導體裝置之方法，包含設置半導體基板及在該半導體基板上沉積平坦化終止層。蝕刻平坦化終止層和半導體基板以形成在半導體基板中的溝槽。在半導體基板上形成氧化物襯層，以界定溝槽的邊界。然後在溝槽沉積氧化物隔離材料。該方法平坦化氧化物隔離材料至平坦化終止層。然後執行乾式除渣製程以建立與半導體基板平行的氧化物隔離材料之頂表面且移除平坦化終止層之一部分。之後，從半導體基板移除平坦化終止層。
下列詳細描述在本質上僅為示範的性質且並非為了限制用於製造半導體裝置之方法、或如申請專利範圍所定義之製造的半導體裝置。再者，並非意欲受到先前所述之技術領域、先前技術或發明內容中所提出之任何明示或暗示的理論所限制，或受到在下列的詳細描述所約束。
在此所考慮的是，在移除均勻量的隔離材料(像是藉由乾式除渣(dry deglaze)製程)之後經由隔離材料的平坦化可以減少或消除該隔離材料的垂直變異形成在半導體裝置的隔離區，而不管相對於其他半導體特徵之隔離材料的位置。先前技術製程在位在特徵之間不同距離的隔離區來建立均勻的梯狀高度時通常會遭遇到困難。更具體地說，當前之製程常常降低在半導體特徵之間在密集位置的隔離材料，比未牢固地附著的隔離材料更快速。結果，在密集位置的隔離區比在較不密集位置的隔離區具有較小梯 狀高度，即，在密集位置的隔離區之頂表面比在較不密集位置的隔離區之頂表面為更低。在此係得以避免非均勻性。
進一步，使用乾式除渣製程(避免溼式蝕刻處理)容許使用展現需要因溼式蝕刻速率降低而高溫退火的高溼式蝕刻速率之額外隔離材料(即STI填充，像是HARP(高深寬比製程high aspect ratio process)、eHARP、SOG、以及其他材料)。於在此描述之該方法中，可使用這樣的隔離材料而無需高溫退火。
同時，在此之該方法能將細微刮傷(micro-scratch、μ-scratch)裝飾以及由於細微刮傷裝飾而產生之閘極殘渣(stringer)的風險最小化。乾式除渣製程也提供藉由實施用於先進製程控制的前饋/後饋迴圈來改善隔離材料梯狀高度控制。
根據各個實施例，一種用於製造半導體裝置之方法造成在形成半導體裝置隔離區的隔離材料之垂直變異減低。第1圖至第8圖以橫剖面說明半導體裝置及根據各個實施例製造半導體裝置之方法步驟。半導體裝置製造的各個步驟為眾所皆知，因此，為求簡明扼要，許多傳統的步驟在此只將簡潔提及或將完全省略而不提供已知的製程細節。
現在看第1圖，在示範實施例中，製造半導體裝置的製程以設置半導體基板102開始。該半導體基板102可係如所示之絕緣體上覆矽(silicon on insulator；SOI)晶圓、或整體(bulk)矽晶圓。或者，該半導體基板102可以利用鍺(germanium)、砷化鎵(gallium arsenide)、以及類 似者。該示範絕緣體上覆矽(SOI)晶圓半導體基板102包含覆蓋矽氧化物層106的含矽材料層104。當該半導體基板102較佳地包含矽材料時，在此使用之用語“矽材料”係意欲涵蓋相對地通常在半導體產業使用的除了純矽材料以及混合其他元素之矽。
如第1圖所示，在半導體基板102上沉積平坦化終止層108。在示範實施例中，該平坦化終止層108係由化學汽相沉積(chemical vapor deposition；CVD)沉積的氮化物層，不過該平坦化終止層108可由任何可以作為平坦化終止的可蝕刻材料構成。通常，為了簡單清楚，在此未顯示的平坦化終止層108下方也有薄氧化物層(墊)。
在第2圖，遮罩材料(像是光阻)在平坦化終止層108上面被圖樣化以形成根據已知主動區域微影製程的蝕刻遮罩110。然後，蝕刻平坦化終止層108和半導體基板102以形成在半導體基板102的溝槽112。如第3圖所示，在遮罩110移除之後，像是經由光阻去除製程，可沿著溝槽112之邊界的半導體基板102之表面116形成視需要的襯層114。例如，可藉由氧化製程形成該襯層114，該氧化製程造成沿著溝槽112的表面116形成矽氧化物襯層114及沿著平坦化終止層108的表面118形成矽氮化物襯層(未圖示)。或者，可以使用CVD製程以形成覆蓋溝槽112和平坦化終止層108的氧化物襯層114。
第4圖說明在溝槽112中及覆蓋平坦化終止層108的隔離材料120之沉積。示範隔離材料120為氧化物，像是 二氧化矽或其他場氧化物(field oxide)，以旋轉塗佈(spin-coating)製程鋪設。在第5圖中，平坦化該隔離材料120至該平坦化終止層108，即，拋光該隔離材料120直到該隔離材料120的表面122實質上係與該平坦化終止層108的表面124共平面為止。示範製程係使用磨蝕性和腐蝕性之化學研磨液的化學機械平坦化(CMP)。
在平坦化隔離材料120之後，用氫氟酸(HF)可執行乾式除渣預清潔，從隔離材料120的上表面122移除約50埃(A)用以從CMP製程移除任何研磨液顆粒。然後，如第6圖所示使用除渣製程用以同時地移除平坦化終止層108之一部分和隔離材料120之期望高度/部分用以將隔離材料120的表面122重建在半導體基板102的表面132上方之期望梯狀高度130。在示範實施例中，乾式除渣製程係在具有壓力2-200毫托(mT)、像是壓力約5毫托(mT)的腔體中執行之反應性離子蝕刻。在特定示範除渣製程中，使用約25 sccm四氟甲烷(CF4)和約75 sccm氬(Ar)。約300至約800瓦功率(Watts of power)，像是約400瓦，係供給至具約100V至約400V、像是約200V的偏壓之腔體。執行該示範製程在約30至60℃的溫度，像是約45℃。一般替代也可使用的氣體包含，例如四氟甲烷(CF4)、三氟甲烷(CHF3)、二氟甲烷(CH2F2)、六氟丁二烯(C4F6)、八氟環戊烯(C5F8)、八氟環丁烷(C4F8)、氬(Ar)，氦(He)、氧(O2)、及氮(N2)。可以使用選擇的氣體之不同混合以調節除渣製程的選擇性。
該示範製程以實質上相同之速率移除氧化物隔離材料120和氧化物襯層，儘管可藉由不同氧化物形成氧化物隔離材料和氧化物襯層，即，該除渣製程對於不同種氧化物係非選擇性。此能力係不同於以不同速率蝕刻氧化物隔離材料、氧化物襯層及不同種之殘留氧化物的當前溼式蝕刻製程，造成在氧化物的垂直變異。進一步，示範除渣製程非等向性地移除部分之襯層、隔離材料、及平坦化終止層。值得注意的是，如乾式非等向性操作時，該除渣製程不會以明顯的速率擴大由平坦化導致的細微刮傷(μ-scratches)，不像會遭受細微刮傷裝飾的溼式蝕刻製程。在示範製程中，該細微刮傷減少的大小減少可能引起殘渣的材料之體積，進而使閘極蝕刻的清除為更有效率。
雖然第6圖說明平坦化終止層108和隔離材料120是相等部分的移除，但是平坦化終止層108之高度/深度部分的移除也可較多或較少於隔離材料120之高度/深度部分的移除。事實上，除渣製程的化學可調整成對於相對於隔離材料120移除平坦化終止層108為無選擇性、更多選擇性或更少選擇性。在除渣製程期間，以均勻深度移除隔離材料120且表面122保持平面。進一步，表面122係實質上平行於半導體基板102，而隔離材料120不具有垂直變異。
乾式除渣製程提供藉由實施用於先進製程控制的前饋/後饋迴圈來改善隔離材料梯狀高度控制。該反饋迴圈使用在乾式除渣蝕刻之後之殘留場氧化物的量測，或者在平 坦化終止層移除之後在場氧化物高度和主動梯狀高度之間差異的量測。基於這些量測可以精細調節乾式除渣蝕刻時間用以改善腔體對腔體的匹配。前饋迴圈使用CMP後量測(場氧化物、平坦化終止層厚度)針對一批(lot)或晶圓調整乾式除渣蝕刻時間，用以減少批對批或晶圓對晶圓的變異。
在乾式除渣製程之後，用氫氟酸(HF)執行乾式除渣後清潔從隔離材料120的上表面122和從除渣製程的殘留物而移除約10埃(A)。如第7圖所示，從半導體基板102移除平坦化終止層108，留下具有在半導體基板102上方的期望梯狀高度之隔離材料110。在示範製程中，平坦化終止層108係氮化物並且使用熱磷酸(phosphoric acid)清洗來移除該平坦化終止層108。在示範實施例中，執行離子佈植以在半導體基板102中形成佈植。一般離子佈植涉及一系列佈植遮罩和佈植製程的使用以產生來自N-型離子(像是磷或砷)以及P-型離子(像是硼)的佈植之期望之主體或良好佈植，用以達成後續形成的電晶體結構之主體區(或井區)之期望摻雜物分佈。
如第8圖所示，然後可藉由像是CVD或熱氧化在半導體基板102上形成閘極氧化物層140。然後可執行額外處理形成閘極結構和電晶體結構及已知最終製程步驟(例如，製程步驟的後段製程(back end of line；BEOL))。應當理解在進一步處理中可利用各個步驟和結構，而在此描述的標的物不受限於步驟或結構的任何特定數字、組合、 或排列。
簡要概述，在此描述的製造方法產生具有平面表面及均勻梯狀高度的隔離區之半導體裝置。雖然已在上述詳細描述中提出至少一個示範實施例，但應當理解仍存在有大量的變化。也應當理解在此描述的示範實施例之目的並非以任何方式限制所要求保護之標的物的範圍、可應用性、或組構。相反地，上述詳細描述將提供該領域技術人員一個方便的藍圖用於實施描述的實施例。應當了解，在不偏離由申請專利範圍定義的範圍之情況下可就元件的功能及排列作出各種改變，這包含已知的等效者和在申請此專利申請案時可預見的等效者。
102‧‧‧基板
104‧‧‧含矽材料層
106‧‧‧矽氧化物層
108‧‧‧平坦化終止層
110‧‧‧隔離材料、蝕刻遮罩
112‧‧‧溝槽
114‧‧‧襯層、氧化物襯層
116‧‧‧表面
118‧‧‧表面
120‧‧‧隔離材料
122、124‧‧‧表面
130‧‧‧梯狀高度
132‧‧‧表面
140‧‧‧閘極氧化物層
以上係配合圖式描述製造半導體裝置之方法的實施例，其中相同的元件符號代表相同元件，以及其中；第1圖至第8圖以橫剖面說明根據各個實施例製造半導體裝置之方法步驟。
102‧‧‧基板
140‧‧‧閘極氧化物層

Claims (18)

  1. 一種製造半導體裝置之方法，係包括：形成覆蓋半導體基板的平坦化終止層；蝕刻溝槽穿過該平坦化終止層而進入該半導體基板中；以隔離材料填充該溝槽；平坦化該隔離材料，以建立與該平坦化終止層共平面之隔離材料的頂表面；以及執行對該隔離材料有選擇性的乾式除渣製程，以移除該平坦化終止層之第一部分及該隔離材料之第二部分，用以降低該隔離材料的該頂表面至在該半導體基板上方所期望的梯狀高度，其中，該第一部分之高度係不等於該第二部分之高度。
  2. 如申請專利範圍第1項所述之方法，復包括在以該隔離材料填充該溝槽之前，形成在該半導體基板上之襯層，以界定該溝槽的邊界。
  3. 如申請專利範圍第2項所述之方法，其中，執行該乾式除渣製程包括以實質上相同的速率移除該襯層之第三部分及該隔離材料之該第二部分。
  4. 如申請專利範圍第2項所述之方法，其中，執行該乾式除渣製程包括非等向性地移除該襯層之第三部分、該隔離材料之該第二部分、以及該平坦化終止層之該部分。
  5. 如申請專利範圍第2項所述之方法，其中，執行該乾 式除渣製程包括執行該襯層之第三部分、該隔離材料之該第二部分、以及該平坦化終止層之該第一部分之反應性離子蝕刻。
  6. 如申請專利範圍第1項所述之方法，復包括在以該隔離材料填充該溝槽之前，形成在該半導體基板上之氧化物襯層，以界定該溝槽的邊界，以及其中填充該溝槽包括以氧化物隔離材料填充該溝槽。
  7. 如申請專利範圍第6項所述之方法，其中，執行該乾式除渣製程包括以實質上相同的速率移除該氧化物襯層之第三部分及該氧化物隔離材料之該第二部分。
  8. 如申請專利範圍第6項所述之方法，其中，執行該乾式除渣製程包括非等向性地移除該氧化物襯層之第三部分、該氧化物隔離材料之該第二部分、以及該平坦化終止層之該第一部分。
  9. 如申請專利範圍第6項所述之方法，其中，執行該乾式除渣製程包括執行該氧化物襯層之第三部分、該氧化物隔離材料之該第二部分、以及該平坦化終止層之該第一部分之反應性離子蝕刻。
  10. 如申請專利範圍第1項所述之方法，其中，平坦化該隔離材料包括對該隔離材料執行化學機械平坦化。
  11. 如申請專利範圍第1項所述之方法，其中，形成該平坦化終止層包括形成覆蓋該半導體基板之氮化物平坦化終止層，以及其中該方法進一步包括以熱磷酸蝕刻該氮化物平坦化終止層。
  12. 如申請專利範圍第1項所述之方法，復包括選擇性佈植摻雜物離子，以形成在該半導體基板中的佈植；以及在該半導體基板上形成閘極氧化物層。
  13. 一種在半導體基板上方形成具有所期望的梯狀高度的隔離區之方法，係包括：形成覆蓋該半導體基板之平坦化終止層；蝕刻溝槽進入該半導體基板中；形成在該半導體基板上之氧化物襯層，以界定該溝槽的邊界；以氧化物隔離材料填充該溝槽；平坦化該氧化物隔離材料至該平坦化終止層；以及同時地移除該平坦化終止層之一部分及該氧化物隔離材料之一部分，以將該氧化物隔離材料的頂表面在該半導體基板上方建立該所期望的梯狀高度，其中，同時地移除包括同時地以實質上相同的速率移除該氧化物襯層之一部分及該氧化物隔離材料之該部分，以及藉由乾式除渣製程同時地非等向性移除該氧化物襯層之該部分、該氧化物隔離材料之該部分、以及該平坦化終止層之該部分。
  14. 如申請專利範圍第13項所述之方法，復包括在以該隔離材料填充該溝槽之前，形成在該半導體基板上之襯層，以界定該溝槽的邊界。
  15. 如申請專利範圍第14項所述之方法，其中，同時地移除包括同時地以實質上相同的速率移除該襯層之一部分及該隔離材料之該部分。
  16. 如申請專利範圍第14項所述之方法，其中，同時地移除包括非等向性地移除該襯層之一部分、該隔離材料之該部分、以及該平坦化終止層之該部分。
  17. 如申請專利範圍第14項之方法，其中，同時地移除包括執行該襯層之一部分、該隔離材料之該部分、以及該平坦化終止層之該部分之反應性離子蝕刻。
  18. 一種製造半導體裝置之方法，該方法包括：設置半導體基板；沉積平坦化終止層在該半導體基板上；蝕刻該平坦化終止層及該半導體基板，以形成在該半導體基板中的溝槽；形成氧化物襯層在該半導體基板上，以界定該溝槽的邊界；沉積氧化物隔離材料在該溝槽中；平坦化該氧化物隔離材料至該平坦化終止層；以及同時地移除該平坦化終止層之一部分及該氧化物隔離材料之一部分，以將該氧化物隔離材料的頂表面在該半導體基板上方建立所期望的梯狀高度，其中，同時地移除包括同時地以實質上相同的速率移除該氧化物襯層之一部分及該氧化物隔離材料之該部分，以 及藉由乾式除渣製程同時地非等向性移除該氧化物襯層之該部分、該氧化物隔離材料之該部分、以及該平坦化終止層之該部分。
TW101122003A 2012-02-17 2012-06-20 用於製造具有均勻梯狀高度之隔離區的半導體裝置的方法 TWI508223B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/399,727 US8679940B2 (en) 2012-02-17 2012-02-17 Methods for fabricating semiconductor devices with isolation regions having uniform stepheights

Publications (2)

Publication Number Publication Date
TW201336017A TW201336017A (zh) 2013-09-01
TWI508223B true TWI508223B (zh) 2015-11-11

Family

ID=48962607

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101122003A TWI508223B (zh) 2012-02-17 2012-06-20 用於製造具有均勻梯狀高度之隔離區的半導體裝置的方法

Country Status (3)

Country Link
US (1) US8679940B2 (zh)
CN (1) CN103258777B (zh)
TW (1) TWI508223B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150270159A1 (en) * 2014-03-20 2015-09-24 Globalfoundries Inc. Fabrication of semiconductor structures using oxidized polycrystalline silicon as conformal stop layers
CN107993973B (zh) * 2017-11-23 2020-08-25 长江存储科技有限责任公司 浅沟槽隔离结构的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989978A (en) * 1998-07-16 1999-11-23 Chartered Semiconductor Manufacturing, Ltd. Shallow trench isolation of MOSFETS with reduced corner parasitic currents
US20080081404A1 (en) * 2006-09-29 2008-04-03 Texas Instruments Incorporated Recessed STI for wide transistors

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH113936A (ja) * 1997-06-13 1999-01-06 Nec Corp 半導体装置の製造方法
US6239002B1 (en) * 1998-10-19 2001-05-29 Taiwan Semiconductor Manufacturing Company Thermal oxidizing method for forming with attenuated surface sensitivity ozone-teos silicon oxide dielectric layer upon a thermally oxidized silicon substrate layer
US6159821A (en) * 1999-02-12 2000-12-12 Vanguard International Semiconductor Corporation Methods for shallow trench isolation
US5950094A (en) * 1999-02-18 1999-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating fully dielectric isolated silicon (FDIS)
US6300219B1 (en) * 1999-08-30 2001-10-09 Micron Technology, Inc. Method of forming trench isolation regions
US7037794B2 (en) * 2004-06-09 2006-05-02 International Business Machines Corporation Raised STI process for multiple gate ox and sidewall protection on strained Si/SGOI structure with elevated source/drain
JP2006140408A (ja) * 2004-11-15 2006-06-01 Sharp Corp 半導体装置のトレンチ素子分離方法
US8012847B2 (en) * 2005-04-01 2011-09-06 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry and methods of fabricating integrated circuitry
US20100187450A1 (en) * 2007-06-21 2010-07-29 Koninklijke Philips Electronics N.V. Microelectronic sensor device with light source and light detector
US8569143B2 (en) * 2011-06-23 2013-10-29 GlobalFoundries, Inc. Methods of fabricating a semiconductor IC having a hardened shallow trench isolation (STI)
US8546219B2 (en) * 2011-10-13 2013-10-01 International Business Machines Corporation Reducing performance variation of narrow channel devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989978A (en) * 1998-07-16 1999-11-23 Chartered Semiconductor Manufacturing, Ltd. Shallow trench isolation of MOSFETS with reduced corner parasitic currents
US20080081404A1 (en) * 2006-09-29 2008-04-03 Texas Instruments Incorporated Recessed STI for wide transistors

Also Published As

Publication number Publication date
US20130217205A1 (en) 2013-08-22
CN103258777A (zh) 2013-08-21
CN103258777B (zh) 2015-08-19
US8679940B2 (en) 2014-03-25
TW201336017A (zh) 2013-09-01

Similar Documents

Publication Publication Date Title
US5719085A (en) Shallow trench isolation technique
US6372605B1 (en) Additional etching to decrease polishing time for shallow-trench isolation in semiconductor processing
US20060258116A1 (en) Shallow trench isolation
CN106653675B (zh) 浅沟槽隔离结构的形成方法
US8404561B2 (en) Method for fabricating an isolation structure
CN106571294B (zh) 一种半导体器件的制造方法
US20170040426A1 (en) Novel substrate contact etch process
US6331472B1 (en) Method for forming shallow trench isolation
US20080081433A1 (en) Method for Forming a Shallow Trench Isolation Structure
KR100234416B1 (ko) 반도체장치의 소자분리방법
US8163625B2 (en) Method for fabricating an isolation structure
US8017493B2 (en) Method of planarizing a semiconductor device
TWI508223B (zh) 用於製造具有均勻梯狀高度之隔離區的半導體裝置的方法
CN107464741A (zh) 一种半导体器件及其制造方法、电子装置
JP6009192B2 (ja) 半導体装置の製造方法
CN109755172B (zh) 浅沟槽隔离结构、半导体器件及其制造方法
KR100772678B1 (ko) 반도체 소자의 소자분리막 제조 방법
US20130189821A1 (en) Methods for fabricating semiconductor devices with reduced damage to shallow trench isolation (sti) regions
US7981800B1 (en) Shallow trench isolation structures and methods for forming the same
KR101098443B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100623876B1 (ko) 얕은 트렌치 소자분리막 형성 방법
CN107731685B (zh) 半导体结构的形成方法
JP2014027110A (ja) 半導体装置の製造方法
JP2000200830A (ja) トレンチ素子分離領域を有する半導体装置の製造方法
CN115732395A (zh) 具有场氧化物的深沟槽隔离

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees