CN106257624A - 一种化合物半导体的腐蚀方法 - Google Patents

一种化合物半导体的腐蚀方法 Download PDF

Info

Publication number
CN106257624A
CN106257624A CN201610757979.6A CN201610757979A CN106257624A CN 106257624 A CN106257624 A CN 106257624A CN 201610757979 A CN201610757979 A CN 201610757979A CN 106257624 A CN106257624 A CN 106257624A
Authority
CN
China
Prior art keywords
compound semiconductor
layer
mask layer
plasma
patterning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610757979.6A
Other languages
English (en)
Inventor
法比奥·圣阿加塔
艾莉娜·耶尔沃利诺
罗伯特·索科洛夫斯基
董明智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Daierfute Electronic Technology Co Ltd
Original Assignee
Beijing Daierfute Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Daierfute Electronic Technology Co Ltd filed Critical Beijing Daierfute Electronic Technology Co Ltd
Priority to CN201610757979.6A priority Critical patent/CN106257624A/zh
Publication of CN106257624A publication Critical patent/CN106257624A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供了一种化合物半导体的腐蚀方法,所述方法包括如下步骤:(1)在化合物半导体上覆盖图案化的掩膜层;所述化合物半导体为二元和/或多元III‑V族化合物半导体;(2)采用高密度等离子体源产生的高密度等离子体对暴露的化合物半导体进行氧化处理,得到氧化层,其中掩膜层不与高密度氧等离子体反应;(3)去除氧化层;(4)去除图案化的掩膜层,得到腐蚀后的化合物半导体。所述方法能够快速、精确控制二元和/或多元III‑V族化合物半导体的刻蚀速率和刻蚀深度,表面损伤较低,无残留,且刻蚀表面均一性高,可用于晶体管凹栅和欧姆接触等结构的形成。

Description

一种化合物半导体的腐蚀方法
技术领域
本发明属于半导体器件技术领域,涉及一种化合物半导体的腐蚀方法,尤其涉及一种速度可控、精准腐蚀二元和/或多元III-V族化合物半导体的方法。
背景技术
AlGaN/GaN外延结构广泛用在GaN基HEMT(High Electron Mobility Transistor,高电子迁移率晶体管)器件和传感器中。典型的AlGaN/GaN外延结构截面如图1所示,AlGaN阻挡层厚度一般在30nm以下。通常在AlGaN之上还会有一覆盖层,成分为GaN,该覆盖层不是必须的结构,厚度一般在5nm以下。上述外延结构应用在晶体管或传感器器件中时,通常需要通过腐蚀来全部或部分去除,且腐蚀深度或速度需要精确控制,尤其应避免过腐蚀的情况发生。比如,增强型晶体管的凹栅结构就需上述腐蚀工艺;再如,通过腐蚀全部或部分去除欧姆金属电极之下的AlGaN以达到降低接触电阻的目的。
通常刻蚀AlGaN和/或GaN材料采用如下方法:
低密度等离子体刻蚀(用Cl2/BCl3气体),这种方法的弊端包括:刻蚀均一性差、刻蚀速率不可控、刻蚀过程对材料表面产生损伤以及含氯杂质在表面的残留。
自停止热氧化和氧化物去除:650℃下将AlGaN氧化成氧化物,再通过化学腐蚀去除氧化物。该方法的缺点是:仅适用于去除AlGaN,不能去除GaN;且适于将AlGaN全部去除,不能实现部分刻蚀;且氧化工艺耗时耗能。
高温湿法腐蚀:用氢氧化钾和双氧水混合液在95℃下进行腐蚀,缺点是含钾离子的溶液与半导体CMOS工艺不兼容,且由于双氧水在高温下极易分解,腐蚀液需要经常更换,带来不便。
等离子体氧化和氧化物去除:将AlGaN或GaN在等离子体去胶机中氧化成Al2O3或Ga2O3,再用盐酸将上述氧化物腐蚀掉。该方法的缺点是刻蚀速率过慢。
AlGaN/GaN外延结构腐蚀的精准控制还需要进一步的研究。
发明内容
针对现有技术存在的不足,本发明的目的在于提供一种化合物半导体的腐蚀方法,所述腐蚀方法的速度可控、精确控制化合物半导体的腐蚀速率和腐蚀深度,表面损伤较低,无残留,且腐蚀表面均一性高,可用于晶体管凹栅和欧姆接触等结构的形成。
1mTorr=0.133Pa。
sccm是体积流量单位,是指标况毫升每分。
所述高密度等离子体一般用电离度表征,指电离的气体分子占全部气体的百分比。常规等离子体(如RIE)的电离度在0.01%-0.1%;高密度等离子体高于上述值,最高甚至可达10%。
为达此目的,本发明采用以下技术方案:
一种化合物半导体的腐蚀方法,所述方法包括如下步骤:
(1)在化合物半导体上覆盖图案化的掩膜层;所述化合物半导体为二元和/或多元III-V族化合物半导体;
(2)采用高密度等离子体源产生的高密度氧等离子体对暴露的化合物半导体进行氧化处理,得到氧化层,其中掩膜层不与高密度氧等离子体反应;
(3)去除氧化层;
(4)去除图案化的掩膜层,得到腐蚀后的化合物半导体。
所述III-V族化合物半导体是指第III主族元素与第V主族元素形成的化合物半导体。
所述多元是指第III主族元素与第V主族元素的总数至少有三种,且第III主族元素与第V主族元素分别至少有一种。
本发明创造性的使用高密度等离子体源产生的高密度氧等离子体对III-V族化合物半导体进行腐蚀,从而实现快速可控、精准腐蚀的目标。
步骤(1)所述图案化的掩膜层是指掩膜层具有一定的形状,所述形状可根据实际需要确定。
步骤(1)所述化合物半导体为GaN、AlGaN、InP、AlN或InGaN中的任意一种或至少两种的组合。典型但非限制性的组合如GaN与AlGaN,InP、AlN与InGaN,GaN、AlGaN与InP,AlGaN、InP与InGaN。
所述AlGaN和/或GaN为外延片上的AlGaN层和/或GaN层。
优选地,所述外延片由下至上依次包括衬底、GaN缓冲层、二维电子气层、AlGaN阻挡层和GaN覆盖层。
优选地,所述衬底选自GaN、蓝宝石、碳化硅或硅中的任意一种。
优选地,AlGaN层中Al的含量可调。
步骤(1)所述图案化的掩膜层通过如下方法制备得到:在化合物半导体表面依次覆盖掩膜层和光刻胶层,利用光刻工艺得到图案化的光刻胶层,再利用湿法腐蚀和/或干法腐蚀得到图案化的掩膜层。
优选地,所述干法腐蚀包括等离子体刻蚀。
所述掩膜层应不易氧化,不与高密度氧等离子体反应,避免被高密度氧等离子体刻蚀,从而失去其掩盖的作用。步骤(1)所述掩膜层的材质选自氧化硅、氮化硅、铝或金中的任意一种。
优选地,步骤(1)采用掩膜层腐蚀液将掩膜层去除,所述掩膜层腐蚀液不与所述化合物半导体反应。所述掩膜层腐蚀液本领域技术人员可根据实际需要进行选择,不同材质的掩膜层可选用不同的掩膜层腐蚀液。
步骤(2)所述高密度等离子发生源选自感应耦合等离子体-反应离子刻蚀系统、电子回旋共振、双等离子体源或磁增强反应离子刻蚀中的任意一种。
优选地,步骤(2)中高密度氧等离子体的源气体包括氧气和/或臭氧,还可以选自其它的氧化性气体。
步骤(2)所述氧化过程中氧气的流量及气压取决于高密度等离子源的类型及型号,以及待腐蚀原料的材质,需要根据实际情况确定。
步骤(2)通过配合高密度等离子源的RF功率(射频功率)和等离子体诱发功率控制所述氧化处理的速度和精度。RF功率和等离子体诱发功率是快速精确控制刻蚀速度的两个参数,通过RF功率与等离子诱发功率的配合可达到快速精准控制刻蚀速度及精度的效果。
步骤(2)所述氧化处理的时间越长,氧化深度越大。
所述步骤(3)所述去除氧化层之后的产品返回步骤(2),直至得到预期腐蚀深度的化合物半导体。实际刻蚀过程中,一次刻蚀的深度可能达不到要求,因此可通过重复进行步骤(2)和步骤(3)所述的操作,来达到预期的刻蚀深度。
优选地,步骤(4)采用氧化层腐蚀液将氧化层去除,所述氧化层腐蚀液包括盐酸和/或BOE。所述BOE溶液为体积比6:1的氟化铵(质量百分含量为40%)与氢氟酸(质量百分含量为49%)的混合液。盐酸溶液的浓度可以通过去离子水适当稀释为1:2、1:4或1:6。腐蚀后用去离子水反复冲洗。
作为优选的技术方案,所述方法包括如下步骤:
(1)在化合物半导体上覆盖图案化的掩膜层,所述化合物半导体为二元和/或多元III-V族化合物半导体;
(2)利用高密度等离子源产生的高密度氧等离子体对暴露的化合物半导体进行氧化处理,并控制高密度等离子源的RF功率和等离子体诱发功率,得到氧化层,其中掩膜层不与高密度氧等离子体反应;
(3)去除氧化层,返回至步骤(2)直至得到预期的腐蚀深度;
(4)去除图案化的掩膜层,得到腐蚀后的化合物半导体。
与现有技术相比,本发明的有益效果为:
本发明提供的腐蚀方法腐蚀速度可控,腐蚀速度可达0.15-1.5nm/min;而热氧化法的刻蚀速率在0.18-0.24nm/min,等离子体去胶机的刻蚀速率在0.1-0.13nm/min,本发明提供的刻蚀方法比上述方法的刻蚀速率提高6-10倍;直接用Cl2/BCl3等离子体刻蚀速率在10nm/min左右,速率很高,但是准确度低,速率不可控,均一性差,只适用于需要全部去除AlGaN/GaN的情形,如需刻蚀带有一定深度和一定图形的结构时,本发明提出的方法将是最优的。
本发明提供的腐蚀方法不会产生表面损伤,因此不会增加材料表面的粗糙度;能够精确控制刻蚀速率和深度,在适当工艺条件下可以减小材料表面原有的粗糙度。
附图说明
图1为实施例1提供的外延片的切面结构示意图。
图2是实施例1步骤(1)得到的外延片的切面结构示意图。
图3是实施例1步骤(2)得到的外延片的切面结构示意图。
图4是实施例1步骤(3)得到的外延片的切面结构示意图。
图5是实施例1步骤(4)得到的外延片的切面结构示意图。
图6是实施例1步骤(5)得到的外延片的切面结构示意图。
图7是实施例1步骤(6)得到的外延片的切面结构示意图。
图8是实施例1步骤(7)得到的外延片的切面结构示意图。
图9是实施例1提供的使用AST Cirie-200刻蚀机,ICP功率恒定,刻蚀速率与射频功率的关系图。
图10实施例1提供的使用AST Cirie-200刻蚀机,射频功率恒定,刻蚀速率与ICP功率的关系。
其中:1,外延片;2,衬底;3,GaN缓冲层;4,二维电子气,5,AlGaN阻挡层;6,GaN层,7,掩膜层;8,图案化的光刻胶层;9,氧化层;RF是指射频;ICP是指感应耦合等离子体。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
实施例1
一种外延片1,其切面结构示意图如图1所示。所述外延片1由下至上依次包括衬底2(蓝宝石衬底)、GaN缓冲层3(沟道层)、二维电子气4层、AlGaN阻挡层5(其中Al的含量可调)和GaN层6。
对所述的外延片1进行刻蚀,刻蚀方法包括如下步骤:
(1)在GaN层6表面覆盖掩膜层7,掩膜层的材质选自氧化硅;
(2)在掩膜层7表面覆盖光刻胶层,利用光刻工艺得到图案化的光刻胶层8;
(3)利用湿法腐蚀和/或干法腐蚀得到图案化的掩膜层;
(4)去除图案化的光刻胶层8;
(5)利用感应耦合等离子体-反应离子刻蚀系统产生的氧等离子体对暴露的GaN层6进行氧化处理,得到氧化层9,其中,所述感应耦合等离子体-反应离子刻蚀系统中氧气的流量为40sccm;氧气的气压为8mtorr,感应耦合等离子体设备的功率及反应离子刻蚀设备的射频功率见表1,氧化处理的时间为180s;
(6)采用BOE溶液去除氧化层9;
(7)去除图案化的掩膜层,得到腐蚀后的外延片1。
步骤(5)中分别使用了两个品牌的设备,具体工艺参数见表1。
表1
AST Cirie-200设备的射频RF功率和ICP功率与刻蚀速率的关系如图9和图10所示。图9和图10中纵轴刻蚀速率以每次氧化深度表示,其中每次氧化的时间为3min。
图9中AST Cirie-200设备的ICP功率固定为450W,射频RF功率分别为15W、30W、75W和150W条件下测得的每次氧化的深度,对数据点进行线性拟合得到图中虚线,说明氧化深度与射频功率近似呈线性关系。
图10中AST Cirie-200设备的射频功率分别固定为75W和150W,ICP功率分别为150W、300W和450W时测得的每次氧化的深度,同样可以看到,射频功率提高有助于加快氧化(与图9的结论一致);ICP功率提高,虽也增加了氧化深度,但不如射频功率的作用明显。可见,射频功率是影响氧化深度的主导工艺参数,将ICP功率的配合,能够更好地精确控制氧化速率。
由于每次氧化时间均为3分钟,因此可以通过比较每次氧化的深度来衡量刻蚀速率。上述结果表明每次氧化可以获得0.6-6nm的深度,外加盐酸腐蚀1分钟,则可以计算总体刻蚀速率为0.15-1.5nm/min。
利用oxford Plasmalab 100设备,在ICP功率450W、射频功率75W条件下,测得每次氧化(氧化时间为3min)深度为11nm(AST Cirie-200设备为3.2nm)。
对比AST Cirie-200设备和oxford Plasmalab 100设备的刻蚀速率及工艺参数可知:不同高密度等立体发生设备的最优刻蚀参数并不相同,需根据实际情况确定最优的工艺条件,但是,只要将射频功率和诱发等离子功率相配合,就能得到最优的刻蚀速率并保证刻蚀的精确度。
与现有方法在速率方面进行比较如下:
热氧化法速率在0.18-0.24nm/min,等离子体去胶机的刻蚀速率在0.1-0.13nm/min,本发明比上述方法的刻蚀速率提高6-10倍。直接用Cl2/BCl3等离子体刻蚀速率在10nm/min左右,速率很高,但是准确度低,速率不可控,均一性差,只适用于需要全部去除AlGaN/GaN层6的情形,如需刻蚀带有一定深度和一定图形的结构时,本发明提出的方法将是最优的。
实施例2
一种外延片1,所述外延片1由下至上依次包括衬底2(蓝宝石衬底)、GaN缓冲层3(沟道层)、二维电子气4层和AlGaN阻挡层5。
对所述的外延片1进行刻蚀,刻蚀方法包括如下步骤:
(1)在AlGaN阻挡层5表面覆盖掩膜层7,掩膜层的材质选自氮化硅;
(2)在掩膜层7表面覆盖光刻胶层,利用光刻工艺得到图案化的光刻胶层8;
(3)利用湿法腐蚀和/或干法腐蚀得到图案化的掩膜层7;
(4)去除图案化的光刻胶层8;
(5)利用感应耦合等离子体-反应离子刻蚀系统产生的氧等离子体对暴露的AlGaN阻挡层5进行氧化处理,得到氧化层9,其中,所述感应耦合等离子体-反应离子刻蚀系统中氧气的流量为40sccm;氧气的气压为8mtorr,感应耦合等离子体设备的功率为150W,反应离子刻蚀设备的射频功率为150W,氧化处理的时间为180s;
(6)使用盐酸溶液去除氧化层9;
(7)去除图案化的掩膜层7,得到腐蚀后的外延片1,腐蚀深度为3.87nm。
实施例3
一种外延片1,其切面结构示意图如图1所示。所述外延片1由下至上依次包括衬底2(蓝宝石衬底)、GaN缓冲层3、二维电子气4层、AlGaN阻挡层5和GaN覆盖层。
对所述的外延片1进行刻蚀,刻蚀方法包括如下步骤:
(1)在GaN层6表面覆盖掩膜层7,掩膜层的材质选自铝;
(2)在掩膜层7表面覆盖光刻胶层,利用光刻工艺得到图案化的光刻胶层8;
(3)利用湿法腐蚀和/或干法腐蚀得到图案化的掩膜层7;
(4)去除图案化的光刻胶层8;
(5)利用感应耦合等离子体-反应离子刻蚀系统产生的氧等离子体对暴露的GaN层6进行氧化处理,得到氧化层9,其中,所述感应耦合等离子体-反应离子刻蚀系统中氧气的流量为40sccm;氧气的气压为8mtorr,感应耦合等离子体设备的功率为450W,反应离子刻蚀设备的射频功率为15W,氧化处理的时间为180s;
(6)使用BOE溶液去除氧化层9;
(7)将步骤(5)和步骤(6)重复进行4次;
(8)去除图案化的掩膜层7,得到腐蚀后的外延片1,腐蚀深度为0.57nm。
申请人声明,以上所述仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,所属技术领域的技术人员应该明了,任何属于本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,均落在本发明的保护范围和公开范围之内。

Claims (10)

1.一种化合物半导体的腐蚀方法,其特征在于,所述方法包括如下步骤:
(1)在化合物半导体上覆盖图案化的掩膜层;所述化合物半导体为二元和/或多元III-V族化合物半导体;
(2)采用高密度等离子体源产生的高密度氧等离子体对暴露的化合物半导体进行氧化处理,得到氧化层,其中掩膜层不与高密度氧等离子体反应;
(3)去除氧化层;
(4)去除图案化的掩膜层,得到腐蚀后的化合物半导体。
2.根据权利要求1所述的方法,其特征在于,步骤(1)所述化合物半导体为GaN、AlGaN、InP、AlN或InGaN中的任意一种或至少两种的组合。
3.根据权利要求2所述的方法,其特征在于,所述AlGaN和/或GaN为外延片上的AlGaN层和/或GaN层;
优选地,所述外延片由下至上依次包括衬底、GaN缓冲层、二维电子气层、AlGaN阻挡层和GaN覆盖层;
优选地,所述衬底选自GaN、蓝宝石、碳化硅或硅中的任意一种;
优选地,AlGaN层中Al的含量可调。
4.根据权利要求1-3之一所述的方法,其特征在于,步骤(1)所述图案化的掩膜层通过如下方法制备得到:在化合物半导体表面依次覆盖掩膜层和光刻胶层,利用光刻工艺得到图案化的光刻胶层,再利用湿法腐蚀和/或干法腐蚀得到图案化的掩膜层;
优选地,所述干法腐蚀包括等离子体刻蚀。
5.根据权利要求1-4之一所述的方法,其特征在于,步骤(1)所述掩膜层的材质选自氧化硅、氮化硅、铝或金中的任意一种;
优选地,步骤(1)采用掩膜层腐蚀液将掩膜层去除,所述掩膜层腐蚀液不与所述化合物半导体反应。
6.根据权利要求1-5之一所述的方法,其特征在于,步骤(2)所述高密度等离子发生源选自感应耦合等离子体-反应离子刻蚀系统、电子回旋共振、双等离子体源或磁增强反应离子刻蚀中的任意一种;
优选地,步骤(2)中高密度氧等离子体的源气体包括氧气和/或臭氧。
7.根据权利要求1-6之一所述的方法,其特征在于,步骤(2)通过配合高密度等离子源的RF功率和等离子体诱发功率控制所述氧化处理的速度和精度。
8.根据权利要求1-7之一所述的方法,其特征在于,步骤(2)所述氧化处理的时间越长,氧化深度越大。
9.根据权利要求1-8之一所述的方法,其特征在于,所述步骤(3)所述去除氧化层之后的产品返回步骤(2),直至得到预期腐蚀深度的化合物半导体;
优选地,步骤(4)采用氧化层腐蚀液将氧化层去除,所述氧化层腐蚀液包括盐酸和/或BOE。
10.根据权利要求1-9之一所述的方法,其特征在于,所述方法包括如下步骤:
(1)在化合物半导体上覆盖图案化的掩膜层,所述化合物半导体为二元和/或多元III-V族化合物半导体;
(2)利用高密度等离子源产生的高密度氧等离子体对暴露的化合物半导体进行氧化处理,并控制高密度等离子源的RF功率和等离子体诱发功率,得到氧化层,其中掩膜层不与高密度氧等离子体反应;
(3)去除氧化层,返回至步骤(2)直至得到预期的腐蚀深度;
(4)去除图案化的掩膜层,得到腐蚀后的化合物半导体。
CN201610757979.6A 2016-08-29 2016-08-29 一种化合物半导体的腐蚀方法 Pending CN106257624A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610757979.6A CN106257624A (zh) 2016-08-29 2016-08-29 一种化合物半导体的腐蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610757979.6A CN106257624A (zh) 2016-08-29 2016-08-29 一种化合物半导体的腐蚀方法

Publications (1)

Publication Number Publication Date
CN106257624A true CN106257624A (zh) 2016-12-28

Family

ID=57714242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610757979.6A Pending CN106257624A (zh) 2016-08-29 2016-08-29 一种化合物半导体的腐蚀方法

Country Status (1)

Country Link
CN (1) CN106257624A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112928022A (zh) * 2021-01-29 2021-06-08 中国科学院微电子研究所 高电子场效应晶体管及其制作方法
CN113823992A (zh) * 2021-09-14 2021-12-21 苏州长瑞光电有限公司 半导体器件制造方法及半导体器件
CN114262940A (zh) * 2021-11-23 2022-04-01 浙江大学杭州国际科创中心 一种氧化镓晶片表面处理方法
CN117438299A (zh) * 2023-12-21 2024-01-23 浙江集迈科微电子有限公司 Iii-v族化合物半导体材料的刻蚀方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030194874A1 (en) * 2002-04-12 2003-10-16 Masahiko Ouchi Etching method
US20050153568A1 (en) * 2003-12-31 2005-07-14 Dongbuanam Semiconductor Inc. Method for removing mottled etch in semiconductor fabricating process
CN102856188A (zh) * 2012-08-06 2013-01-02 北京大学 一种氮化镓基器件的湿法腐蚀方法
CN104282548A (zh) * 2014-09-12 2015-01-14 电子科技大学 一种iii-v族化合物半导体材料的刻蚀方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030194874A1 (en) * 2002-04-12 2003-10-16 Masahiko Ouchi Etching method
US20050153568A1 (en) * 2003-12-31 2005-07-14 Dongbuanam Semiconductor Inc. Method for removing mottled etch in semiconductor fabricating process
CN102856188A (zh) * 2012-08-06 2013-01-02 北京大学 一种氮化镓基器件的湿法腐蚀方法
CN104282548A (zh) * 2014-09-12 2015-01-14 电子科技大学 一种iii-v族化合物半导体材料的刻蚀方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112928022A (zh) * 2021-01-29 2021-06-08 中国科学院微电子研究所 高电子场效应晶体管及其制作方法
CN113823992A (zh) * 2021-09-14 2021-12-21 苏州长瑞光电有限公司 半导体器件制造方法及半导体器件
CN114262940A (zh) * 2021-11-23 2022-04-01 浙江大学杭州国际科创中心 一种氧化镓晶片表面处理方法
CN117438299A (zh) * 2023-12-21 2024-01-23 浙江集迈科微电子有限公司 Iii-v族化合物半导体材料的刻蚀方法
CN117438299B (zh) * 2023-12-21 2024-03-29 浙江集迈科微电子有限公司 Iii-v族化合物半导体材料的刻蚀方法

Similar Documents

Publication Publication Date Title
CN106257624A (zh) 一种化合物半导体的腐蚀方法
JP4999400B2 (ja) 酸化物半導体膜のドライエッチング方法
CN105887089B (zh) 蚀刻液组合物及使用该蚀刻液组合物的蚀刻方法
CN108701586B (zh) 经注入的光致抗蚀剂的剥离处理方法
CN107210323A (zh) 常关型iii族氮化物晶体管
TW200529457A (en) A method of trimming a gate electrode structure
JP2000208488A (ja) エッチング方法
CN104282548A (zh) 一种iii-v族化合物半导体材料的刻蚀方法
CN103299405A (zh) 氮化镓系半导体装置及半导体装置的制造方法
US9852948B2 (en) Apparatus and method for processing a substrate
WO2017101535A1 (zh) 一种湿法腐蚀三族氮化物的方法
Sokolovskij et al. Precision recess of AlGaN/GaN with controllable etching rate using ICP-RIE oxidation and wet etching
CN102856188A (zh) 一种氮化镓基器件的湿法腐蚀方法
CN107293587B (zh) 一种GaN/AlGaN栅槽低损伤刻蚀的方法
CN107591326B (zh) 一种低损伤GaN/AlGaN HEMT栅槽刻蚀方法
CN105810607A (zh) 通过原位刻蚀监控实现p型氮化物增强型hemt的方法及系统
JP2008282943A (ja) 酸化ガリウム単結晶のウェットエッチング方法
CN106571293A (zh) 一种硅片刻蚀方法
JP2009026914A (ja) ウェットエッチングにおけるエッチング量の算出方法
CN104167362B (zh) 氮化镓盖帽层掩模的凹槽栅氮化镓基增强型器件制备方法
JP2014116567A (ja) プラズマエッチング方法及びプラズマエッチング装置
CN101572217A (zh) 刻蚀后的灰化方法及刻蚀结构的形成方法
CN103915757A (zh) 一种用于制备蓝宝石衬底的GaN基半导体激光器腔面的方法
CN107045975A (zh) 基于自停止刻蚀的氮化镓基材料开槽欧姆接触的制备方法
Jeong et al. A study of sapphire etching characteristics using BCl3-based inductively coupled plasmas

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20161228