CN106571293A - 一种硅片刻蚀方法 - Google Patents

一种硅片刻蚀方法 Download PDF

Info

Publication number
CN106571293A
CN106571293A CN201510648684.0A CN201510648684A CN106571293A CN 106571293 A CN106571293 A CN 106571293A CN 201510648684 A CN201510648684 A CN 201510648684A CN 106571293 A CN106571293 A CN 106571293A
Authority
CN
China
Prior art keywords
silicon chip
etching
autoxidation
layer
etch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510648684.0A
Other languages
English (en)
Inventor
谢秋实
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing NMC Co Ltd
Beijing North Microelectronics Co Ltd
Original Assignee
Beijing North Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing North Microelectronics Co Ltd filed Critical Beijing North Microelectronics Co Ltd
Priority to CN201510648684.0A priority Critical patent/CN106571293A/zh
Publication of CN106571293A publication Critical patent/CN106571293A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种硅片刻蚀方法。该硅片刻蚀方法用于刻蚀位于腔室内的硅片，包括氧化步骤和刻蚀步骤，其中，氧化步骤，使硅片的表面自氧化形成自氧化层；刻蚀步骤，采用自氧化层与硅片的刻蚀选择比较大的刻蚀工艺刻蚀掉自氧化层；重复上述氧化步骤和刻蚀步骤，直至硅片达到预设刻蚀厚度。本发明提供的硅片刻蚀方法，可以实现硅片的原子层级别刻蚀，从而可以满足对电子器件加工精确度的需求，提高电子器件的品质。

Description

一种硅片刻蚀方法
技术领域
本发明属于半导体加工技术领域，具体涉及一种硅片刻蚀方法。
背景技术
随着MEMS、功率器件等的发展，器件的加工精度要求上升为原子层级别。目前，在沉积领域，原子层沉积设备ALD已被广泛使用；但是，在刻蚀领域，很难实现低损伤的原子层级别的刻蚀。
目前，硅刻蚀采用的主流方式为传统的电感耦合等离子体(Inductively Coupled Plasma，简称ICP)，具体地，刻蚀配方包括以下参数：反应腔室的腔室压力为15mT；激励电源SRF的功率为300W；偏压电源BRF的功率为20W；工艺气体包括溴化氢HBr和氦气He，其中，溴化氢HBr的气流量为20sccm，氦气He的气流量为100sccm；反应腔室内的工艺温度为20℃；工艺时间为10s。采用上述配方可以使得刻蚀速率下降至50～100nm/min，这虽然与传统采用SF6刻蚀硅片的刻蚀速率为60um/min相比，刻蚀速率下降至百分之一的水平，但是，该刻蚀速率仍然过快，每分钟会刻蚀几百层原子层厚度，很难实现原子层级别的刻蚀。
为此，目前亟需一种能够实现原子层级别的硅片刻蚀方法。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种硅片刻蚀方法，可以实现硅片的原子层级别刻蚀，从而可以满足对电子器件加工精确度的需求，提高电子器件的品质。
为解决上述问题之一，本发明提供了一种硅片刻蚀方法，用于刻蚀位于腔室内的硅片，包括氧化步骤和刻蚀步骤，其中，所述氧化步骤，使所述硅片的表面自氧化形成自氧化层；所述刻蚀步骤，采用所述自氧化层与硅片的刻蚀选择比较大的刻蚀工艺刻蚀掉所述自氧化层；重复上述氧化步骤和刻蚀步骤，直至所述硅片达到预设刻蚀厚度。
优选地，在所述氧化步骤中，向所述腔室内通入氧气，激发所述氧气形成等离子体，所述等离子体使所述硅片的表面自氧化形成所述自氧化层。
优选地，在所述氧化步骤中，采用电感耦合等离子体方式激发所述氧气形成等离子体，所述氧化步骤所需的工艺参数包括：所述腔室的压力范围在15～50mT；激励功率范围在300～1000W；偏压功率范围在20～100W；氧气的气流量范围在50～200sccm；所述腔室的工艺温度范围在0～20℃；工艺时间为30s。
优选地，在所述刻蚀步骤中，所述刻蚀工艺的所述自氧化层和硅片的刻蚀选择比的范围在50:1以上。
优选地，在所述刻蚀步骤中，所述刻蚀工艺的工艺时间略长于刻蚀掉所述自氧化层的时间，以保证自氧化层被完全刻蚀。
优选地，在所述刻蚀步骤中，采用电感耦合等离子体干法刻蚀工艺刻蚀掉所述自氧化层；所述刻蚀步骤所需的工艺气体包括C4F8、氩气和氢气，通过降低偏压功率和/或增大氢气所占工艺气体的比例来提高所述自氧化层和硅片的刻蚀选择比。
优选地，所述刻蚀步骤所需的工艺参数包括：所述腔室的压力范围在3～15mT；激励功率范围在600～2000W；偏压功率范围在150～600W；C4F8的气流量范围在10～30sccm，氩气的气流量范围在40～100sccm，氢气的气流量范围在10～30sccm；所述腔室的工艺温度范围在0～20℃；工艺时间的范围在1.5～2s。
优选地，在所述氧化步骤中，采用电容耦合等离子体方式激发所述氧气形成等离子体。
优选地，在所述刻蚀步骤中，采用电容耦合等离子体干法刻蚀工艺刻蚀掉所述自氧化层。
本发明具有以下有益效果：
本发明提供的硅片刻蚀方法，其先借助氧化步骤，使硅片表面自氧化形成自氧化层，该自氧化层的厚度一般为确定值，约为5nm，属于原子级别厚度；再借助刻蚀步骤，采用自氧化层与硅片的刻蚀选择比较大的刻蚀工艺刻蚀掉该自氧化层，借助刻蚀工艺的自氧化层与硅片的刻蚀选择比较大，可以保证在自氧化层刚被刻蚀完时硅片不容易受到过刻蚀，也就保证每次执行氧化步骤和刻蚀步骤后硅片被刻蚀掉的厚度接近自氧化层的厚度(即，原子层级别的厚度)，因而可以实现硅片每次被刻蚀掉一个原子层级别厚度；重复氧化步骤和刻蚀步骤，即，重复每次刻蚀厚度为原子层级别厚度的刻蚀，直至达到预设刻蚀厚度。由上可知，本发明提供的硅片刻蚀方法，可以实现硅片的原子层级别刻蚀，从而可以满足目前对电子器件加工精确度高的需求，提高电子器件的品质。
附图说明
图1为本发明实施例提供的硅片刻蚀方法的流程图；以及
图2为硅片执行一次氧化步骤和刻蚀步骤的状态变化图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图来对本发明提供的硅片刻蚀方法进行详细描述。
为便于理解本发明，下文中所谓“原子层级别刻蚀”是指每次刻蚀的厚度为一个原子层级别的厚度，重复多次刻蚀直至达到工艺所需的刻蚀厚度。所谓“原子层级别的厚度”是指可与原子层厚度比拟的厚度，一般指在10nm以下。所谓“自氧化”是指硅片自身被氧化；所谓“自氧化层”是指硅片自身被氧化形成的氧化层(具体为SiO2层)。
图1为本发明实施例提供的硅片刻蚀方法的流程图；图2为硅片执行一次氧化步骤和刻蚀步骤的状态变化图。请一并参阅图1和图2，本实施例提供的硅片刻蚀方法，包括氧化步骤和刻蚀步骤。其中
氧化步骤，使硅片的表面自氧化形成自氧化层。
刻蚀步骤，采用自氧化层与硅片的刻蚀选择比较大的刻蚀工艺刻蚀掉自氧化层。
重复上述氧化步骤和刻蚀步骤，直至硅片达到预设刻蚀厚度。
下面详细描述本实施例提供的硅片刻蚀方法实现原子层级别刻蚀的原理。在氧化步骤中，硅片表面自氧化形成的自氧化层的厚度一般为确定值，且约为5nm，为原子级别厚度；在刻蚀步骤中，借助刻蚀工艺的自氧化层与硅片的刻蚀选择比较大，可以保证在自氧化层刚被刻蚀完时硅片不容易受到过刻蚀，也就保证每次执行氧化步骤和刻蚀步骤后硅片被刻蚀掉的厚度接近自氧化层的厚度(即，原子层级别的厚度)，因而可以实现硅片每次被刻蚀掉一个原子层级别厚度；重复氧化步骤和刻蚀步骤，即，重复每次刻蚀厚度为原子层级别厚度的刻蚀，直至达到预设刻蚀厚度，例如，若预设刻蚀厚度为20nm，根据每次刻蚀掉的原子层级别厚度为5nm，则总共需要循环执行氧化步骤和刻蚀步骤4次。
上述自氧化层与硅片的刻蚀选择比较大所要满足的条件为：在相同时间内硅片刻蚀的厚度相对自氧化层的刻蚀厚度很小，基本上可以忽略不计。
由上可知，本发明实施例提供的硅片刻蚀方法，可以实现硅片的原子层级别刻蚀，从而可以满足目前对电子器件加工精确度高的需求，提高电子器件的品质。
具体地，在本实施例的氧化步骤中，向腔室内通入氧气，激发氧气形成等离子体，等离子体使硅片的表面自氧化形成自氧化层。更具体地，在氧化步骤中，采用电感耦合等离子体方式激发氧气形成等离子体。
在刻蚀步骤中，采用电感耦合等离子体干法刻蚀工艺刻蚀掉自氧化层；刻蚀步骤所需的工艺气体包括C4F8、氩气和氢气，通过降低偏压功率和/或增大氢气所占工艺气体的比例来提高自氧化层和硅片的刻蚀选择比。优选地，在刻蚀步骤中，刻蚀工艺的自氧化层和硅片的刻蚀选择比的范围在50:1以上，可以保证在自氧化层刚被刻蚀完时硅片更不容易受到过刻蚀，或者说，可以保证硅片被过刻蚀的厚度远小于自氧化层的厚度。
另外优选地，在刻蚀步骤中，刻蚀工艺的工艺时间略长于刻蚀掉自氧化层的时间，例如，刻蚀掉自氧化层的时间为1.5s，则设置刻蚀工艺时间为2s，以保证自氧化层被完全刻蚀。由于自氧化层和硅片的刻蚀选择比较大，且仅略微的延长了刻蚀时间，因此，硅片被过刻蚀的厚度仍然较小，可以忽略不计。
可以理解，由于氧化步骤采用电感耦合等离子体方式激发氧气形成等离子体，刻蚀步骤中采用电感耦合等离子体干法刻蚀工艺，因此，本发明提供的硅片刻蚀方法在电感耦合等离子体刻蚀设备(即，ICP刻蚀设备)的腔室内进行。ICP设备的腔室一般进行工艺需要设置以下参数：腔室压力、激励功率、偏压功率、工艺气体的气流量和工艺时间等，其中，激励功率为激发腔室内工艺气体形成等离子体的激励电源的功率；偏压功率为向硅片加载负偏压的偏压电源的功率，以吸引等离子体朝向硅片移动。
下面通过实验验证本实施例提供的硅片刻蚀方法实现原子层级别刻蚀。具体地，本实施例的氧化步骤所需的工艺参数包括：腔室的压力范围在15～50mT；激励功率范围在300～1000W；偏压功率范围在20～100W；氧气的气流量范围在50～200sccm；腔室的工艺温度范围在0～20℃；工艺时间为30s。在该情况下，自氧化层的厚度约为5nm，也就是说，表面约5nm厚度的硅片氧化形成自氧化层。
刻蚀步骤所需的工艺参数包括：腔室的压力范围在3～15mT；激励功率范围在600～2000W；偏压功率范围在150～600W；C4F8的气流量范围在10～30sccm，氩气的气流量范围在40～100sccm，氢气的气流量范围在10～30sccm；腔室的工艺温度范围在0～20℃；工艺时间的范围在1.5～2s。在该情况下，自氧化层的刻蚀速率为200nm/min，硅片的刻蚀速率为4nm/min，自氧化层和硅片的刻蚀选择比为50:1。
优选地，刻蚀步骤的工艺时间为2s，刻蚀掉自氧化层的时间为5nm/(200nm/min)＝1.5s，则硅片被过刻蚀的时间为2s-1.5s＝0.5s，硅片被过刻蚀的厚度为0.5s*4nm/min＝0.033nm，该过刻蚀厚度很小，可以忽略不计，因此，可以认为每执行一次上述氧化步骤和刻蚀步骤，硅片仅被刻蚀5nm厚度，属于原子层级别刻蚀。
需要说明的是，尽管本实施例提供的硅片刻蚀方法在ICP设备的腔室中进行工艺；但是，本发明并不局限于此，在实际应用中，还可以在氧化步骤中，采用电容耦合等离子体方式激发氧气形成等离子体；在刻蚀步骤中，采用电容耦合等离子体干法刻蚀工艺刻蚀掉自氧化层，也就是说，在电容耦合等离子体刻蚀设备(即，CCP设备)的腔室中采用上述硅片刻蚀方法进行硅片刻蚀工艺。当然，氧化步骤和/或刻蚀步骤还可以在其他等离子体设备中进行。
进一步需要说明的是，若采用电容耦合等离子体刻蚀设备，则应设置其腔室的诸如腔室压力、激励电源、工艺气体、腔室温度和工艺时间等参数来实现上述氧化步骤和刻蚀步骤。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (9)

1.一种硅片刻蚀方法，用于刻蚀位于腔室内的硅片，其特征在于，包括氧化步骤和刻蚀步骤，其中
所述氧化步骤，使所述硅片的表面自氧化形成自氧化层；
所述刻蚀步骤，采用所述自氧化层与硅片的刻蚀选择比较大的刻蚀工艺刻蚀掉所述自氧化层；
重复上述氧化步骤和刻蚀步骤，直至所述硅片达到预设刻蚀厚度。
2.根据权利要求1所述的硅片刻蚀方法，其特征在于，在所述氧化步骤中，向所述腔室内通入氧气，激发所述氧气形成等离子体，所述等离子体使所述硅片的表面自氧化形成所述自氧化层。
3.根据权利要求2所述的硅片刻蚀方法，其特征在于，在所述氧化步骤中，采用电感耦合等离子体方式激发所述氧气形成等离子体，
所述氧化步骤所需的工艺参数包括：所述腔室的压力范围在15～50mT；激励功率范围在300～1000W；偏压功率范围在20～100W；氧气的气流量范围在50～200sccm；所述腔室的工艺温度范围在0～20℃；工艺时间为30s。
4.根据权利要求1所述的硅片刻蚀方法，其特征在于，在所述刻蚀步骤中，所述刻蚀工艺的所述自氧化层和硅片的刻蚀选择比的范围在50:1以上。
5.根据权利要求1所述的硅片刻蚀方法，其特征在于，在所述刻蚀步骤中，所述刻蚀工艺的工艺时间略长于刻蚀掉所述自氧化层的时间，以保证自氧化层被完全刻蚀。
6.根据权利要求4或5所述的硅片刻蚀方法，其特征在于，在所述刻蚀步骤中，采用电感耦合等离子体干法刻蚀工艺刻蚀掉所述自氧化层；
所述刻蚀步骤所需的工艺气体包括C4F8、氩气和氢气，通过降低偏压功率和/或增大氢气所占工艺气体的比例来提高所述自氧化层和硅片的刻蚀选择比。
7.根据权利要求6所述的硅片刻蚀方法，其特征在于，所述刻蚀步骤所需的工艺参数包括：所述腔室的压力范围在3～15mT；激励功率范围在600～2000W；偏压功率范围在150～600W；C4F8的气流量范围在10～30sccm，氩气的气流量范围在40～100sccm，氢气的气流量范围在10～30sccm；所述腔室的工艺温度范围在0～20℃；工艺时间的范围在1.5～2s。
8.根据权利要求2所述的硅片刻蚀方法，其特征在于，在所述氧化步骤中，采用电容耦合等离子体方式激发所述氧气形成等离子体。
9.根据权利要求1所述的硅片刻蚀方法，其特征在于，在所述刻蚀步骤中，采用电容耦合等离子体干法刻蚀工艺刻蚀掉所述自氧化层。
CN201510648684.0A 2015-10-09 2015-10-09 一种硅片刻蚀方法 Pending CN106571293A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510648684.0A CN106571293A (zh) 2015-10-09 2015-10-09 一种硅片刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510648684.0A CN106571293A (zh) 2015-10-09 2015-10-09 一种硅片刻蚀方法

Publications (1)

Publication Number Publication Date
CN106571293A true CN106571293A (zh) 2017-04-19

Family

ID=58507678

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510648684.0A Pending CN106571293A (zh) 2015-10-09 2015-10-09 一种硅片刻蚀方法

Country Status (1)

Country Link
CN (1) CN106571293A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108747598A (zh) * 2018-04-26 2018-11-06 华中光电技术研究所（中国船舶重工集团有限公司第七七研究所） 超光滑玻璃镜片多级离子抛光方法
CN110544629A (zh) * 2019-09-24 2019-12-06 北京北方华创微电子装备有限公司 氧化层去除方法及半导体加工设备
CN110854019A (zh) * 2019-11-26 2020-02-28 上海华力集成电路制造有限公司 半导体制造方法
CN111009472A (zh) * 2019-12-27 2020-04-14 华虹半导体(无锡)有限公司 Mosfet器件的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914280A (en) * 1996-12-23 1999-06-22 Harris Corporation Deep trench etch on bonded silicon wafer
CN101765900A (zh) * 2007-07-26 2010-06-30 应用材料股份有限公司 清洁基板表面的方法和设备
CN102459704A (zh) * 2009-06-03 2012-05-16 应用材料公司 用于蚀刻的方法和设备
CN102792426A (zh) * 2010-03-10 2012-11-21 应用材料公司 循环氧化与蚀刻的设备及方法
CN102822947A (zh) * 2010-03-10 2012-12-12 应用材料公司 循环氧化与蚀刻的设备及方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914280A (en) * 1996-12-23 1999-06-22 Harris Corporation Deep trench etch on bonded silicon wafer
CN101765900A (zh) * 2007-07-26 2010-06-30 应用材料股份有限公司 清洁基板表面的方法和设备
CN102459704A (zh) * 2009-06-03 2012-05-16 应用材料公司 用于蚀刻的方法和设备
CN102792426A (zh) * 2010-03-10 2012-11-21 应用材料公司 循环氧化与蚀刻的设备及方法
CN102822947A (zh) * 2010-03-10 2012-12-12 应用材料公司 循环氧化与蚀刻的设备及方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108747598A (zh) * 2018-04-26 2018-11-06 华中光电技术研究所（中国船舶重工集团有限公司第七七研究所） 超光滑玻璃镜片多级离子抛光方法
CN110544629A (zh) * 2019-09-24 2019-12-06 北京北方华创微电子装备有限公司 氧化层去除方法及半导体加工设备
TWI749775B (zh) * 2019-09-24 2021-12-11 大陸商北京北方華創微電子裝備有限公司 氧化層去除方法及半導體加工設備
CN110854019A (zh) * 2019-11-26 2020-02-28 上海华力集成电路制造有限公司 半导体制造方法
CN111009472A (zh) * 2019-12-27 2020-04-14 华虹半导体(无锡)有限公司 Mosfet器件的制造方法
CN111009472B (zh) * 2019-12-27 2023-03-10 华虹半导体(无锡)有限公司 Mosfet器件的制造方法

Similar Documents

Publication Publication Date Title
CN109427576B (zh) 蚀刻方法
US9330937B2 (en) Etching of semiconductor structures that include titanium-based layers
KR101551095B1 (ko) 드라이 에칭 방법, 드라이 에칭 장치, 금속막 및 그것을 갖춘 디바이스
CN106571293A (zh) 一种硅片刻蚀方法
TW201243030A (en) Selective silicon nitride etch
TWI514467B (zh) 形成間隔物側壁上之含ＳｉＯＣｌ的層以預防間隔物蝕刻時之臨界尺寸損失
TWI825284B (zh) 鎢或其他金屬層的原子層蝕刻(ale)
TWI766866B (zh) 蝕刻方法
TW201037765A (en) Dry etching method
CN106067410A (zh) 对多孔质膜进行蚀刻的方法
KR20190101450A (ko) 드라이 에칭 방법 및 에칭 장치
TW201705265A (zh) 蝕刻方法
JP2015210270A (ja) 強化した時計部品を製造する方法、時計部品および時計
TW201701349A (zh) 蝕刻方法（一）
CN105810582A (zh) 蚀刻方法
CN101789372A (zh) 一种含硅绝缘层的等离子刻蚀方法
JP2023159347A (ja) 基板処理方法および基板処理装置
TW202044323A (zh) 利用氣體處理及脈衝的離子束蝕刻
CN109075068B (zh) 蚀刻方法
JP2020068221A (ja) エッチング方法及びプラズマ処理装置
JP4865373B2 (ja) ドライエッチング方法
TW447038B (en) Methods and apparatus for improving microloading while etching a substrate
CN108231575B (zh) 蚀刻方法
KR101133697B1 (ko) 반도체소자 가공방법
JP6569578B2 (ja) プラズマエッチング方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 100176 No. 8, Wenchang Avenue, Beijing economic and Technological Development Zone

Applicant after: Beijing North China microelectronics equipment Co Ltd

Address before: 100176 Beijing economic and Technological Development Zone, Wenchang Road, No. 8, No.

Applicant before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170419