TWI825284B - 鎢或其他金屬層的原子層蝕刻(ale) - Google Patents

鎢或其他金屬層的原子層蝕刻(ale) Download PDF

Info

Publication number
TWI825284B
TWI825284B TW109107825A TW109107825A TWI825284B TW I825284 B TWI825284 B TW I825284B TW 109107825 A TW109107825 A TW 109107825A TW 109107825 A TW109107825 A TW 109107825A TW I825284 B TWI825284 B TW I825284B
Authority
TW
Taiwan
Prior art keywords
layer
tungsten
metal layer
metal
etching
Prior art date
Application number
TW109107825A
Other languages
English (en)
Other versions
TW202105525A (zh
Inventor
蔡宇浩
張度
明梅 王
艾倫 莫斯登
馬修 弗勞
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202105525A publication Critical patent/TW202105525A/zh
Application granted granted Critical
Publication of TWI825284B publication Critical patent/TWI825284B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

揭露一種鎢或其他金屬層的原子層蝕刻（ALE）方法，其部分地使用鎢/金屬層的依序氧化及還原以達成目標蝕刻參數。對於一實施例，係先將金屬層氧化以形成金屬氧化物層與下伏金屬層。接著將該金屬氧化物層還原以形成表面金屬層與下伏金屬氧化物層。接著將該表面金屬層移除以留下該下伏金屬氧化物層及該下伏金屬層。此外，可重複該氧化、還原、及移除處理以達成目標蝕刻深度。另外，對氧化、還原、及移除的各處理循環來說亦可達成目標蝕刻速率。

Description

鎢或其他金屬層的原子層蝕刻（ALE）
本揭露係有關於微電子工件的製造方法，包括在微電子工件上形成圖案化結構的方法。 [相關申請案的交互參照]
本申請案主張2019年3月28日提交，標題為「ATOMIC LAYER ETCH (ALE) OF TUNGSTEN OR OTHER METAL LAYERS」的美國臨時專利申請案第62/825,167號的優先權，其所有內容皆在此以參照的方法引入。
微電子工件中的裝置形成通常涉及將一些材料層在基板上形成、圖案化、及移除有關的一系列製造技術。為了滿足當前與下一代半導體裝置的物性及電性規格，係要求處理流程以減少特徵部尺寸同時保持各種圖案化處理的結構完整性。關於位在基板上用於微電子工件的鎢（W）及其他金屬層所進行的蝕刻，傳統蝕刻處理還無法充分達成這些縮減的處理尺寸。
本文的實施例係描述鎢或其他金屬層的原子層蝕刻（ALE）。對於所揭露的實施例來說，鎢（W）或其他金屬的此ALE係透過部分地使用依序的鎢/金屬之表面氧化、及鎢/金屬氧化物之還原來達成。此外，所揭露的實施例提供鎢/金屬材料層的自限蝕刻。亦可實施不同或額外的特徵、變更、及實施例，並同樣地可運用相關的系統及方法。
對於一實施例，係揭露一種金屬層的蝕刻方法，包括：將金屬層氧化以形成金屬氧化物層及下伏金屬層；將該金屬氧化物層還原以形成表面金屬層及下伏金屬氧化物層；以及將該表面金屬層移除以留下該下伏金屬氧化物層及該下伏金屬層。
在額外的實施例中，金屬層係形成在微電子工件所用的基板上。在進一步的額外實施例中，該方法包括：將該下伏金屬層氧化以形成金屬氧化物層，並接著重複該還原及移除步驟。在進一步的實施例中，係重複該氧化、還原、及移除步驟以達成目標蝕刻深度。在更進一步的實施例中，對於氧化、還原、及移除的各處理循環來說係達成目標蝕刻速率。
對於一實施例，係揭露鎢層的蝕刻方法，包括：將鎢層氧化以形成鎢氧化物層及下伏鎢層；將鎢氧化物還原以形成表面鎢層及下伏鎢氧化物層；以及將該表面鎢層移除以留下該下伏鎢氧化物層及該下伏鎢層。
在額外的實施例中，該移除包括蝕刻處理，且其中該下伏鎢層為該蝕刻處理提供一蝕刻停止部。在進一步的額外實施例中，該方法包括將該下伏鎢層氧化以增加該鎢氧化物層，並接著重複該還原及移除步驟。在進一步的實施例中，係重複氧化、還原、及移除步驟以達成一目標蝕刻深度。在更進一步的實施例中，該目標蝕刻深度係小於或等於20埃。在進一步的實施例中，對於氧化、還原、及移除的各處理循環而言，係達成小於或等於10埃的目標蝕刻速率、或達成小於或等於3埃的目標蝕刻速率。
在額外的實施例中，氧化係包括將包括氧的電漿施加至該鎢層。還原係包括將包括氫的電漿施加至該鎢氧化物層。以及移除係包括施加包括氟的電漿。
對於一實施例，係揭露一種蝕刻方法，包括：接收具有一金屬層的一基板，其中該金屬層包括能夠由化學環境所處理的一暴露表面；以及使用一系列的化學暴露來對該金屬層進行選擇性蝕刻。該化學暴露系列包括：將該金屬層暴露至一氧化化學品以形成一金屬氧化子層，該金屬氧化子層係在該暴露表面下方延伸至該金屬層中的一第一目標深度；將該金屬層暴露至一還原化學品以對部分該金屬氧化子層進行還原及形成一金屬還原子層，該金屬還原子層係在該暴露表面下方延伸至一第二目標深度，該第二目標深度小於該第一目標深度；以及將該金屬層暴露至一蝕刻劑以將該金屬還原子層完全移除。
在額外的實施例中，該方法包括將該系列的化學暴露重複進行直到達成一目標蝕刻深度。在進一步的實施例中，化學暴露中的一或更多者為一氣相暴露。在更進一步的實施例中，所有的該等化學暴露係在相同腔室中執行。
在額外的實施例中，該金屬層包含鎢。在進一步的實施例中，該金屬層實質上由鎢組成。
在額外的實施例中，該氧化化學品包含O、O2 、O3 、激發氧、介穩氧（meta-stable oxygen）、三重態氧、單重態氧、氧自由基、或其中任何二者或更多者的組合。在進一步的額外實施例中，該還原化學品包含H、H2 、激發氫、介穩氫、氫自由基、或其中任何二者或更多者的組合。在更進一步的額外實施例中，該蝕刻劑包括F、F2 、其他鹵素、CF4 、NF3 、或其中任何二者或更多者的組合。在進一步的實施例中，該氧化化學品包括一含氧電漿，且該還原化學品包括一含氫電漿。
在額外的實施例中，該方法亦包括在暴露至該氧化化學品的期間，對入射在該基板上的一第一離子通量之一第一離子能量位準進行控制；以及在暴露至該還原化學品的期間，對入射在該基板上的一第二離子通量之一第二離子能量位準進行控制，其中該第一離子能量位準與該第二離子能量位準的比值係大於十。
亦可實施不同或額外的特徵、變更、及實施例，並同樣地可運用相關的系統及方法。
如本文所述，揭露一種鎢或其他金屬層的原子層蝕刻（ALE）方法，其部分地使用鎢/金屬層的依序氧化及還原以達成目標蝕刻參數。應用所揭露的技術，能以微小尺度及控制良好的蝕刻速率來達成鎢/金屬層的蝕刻。舉例而言，使用所揭露的技術可達成小於或等於每循環十（10）埃的蝕刻速率，且較佳地係小於或等於每循環三（3）埃。當仍在利用本文揭露的處理技術時，亦可達成其他優點與實行例。
圖1A-1C、2A-2C、3A-3E、4、及5A提供當應用在鎢（W）時所揭露技術的示例性實施例。應當理解，例如圖5B中所提供的，類似技術可應用在由其他金屬或金屬組合所製成的層。當仍在利用所揭露的技術時，亦可將其他材料包括在這些層中。
圖1A-1C提供鎢（W）蝕刻之示例性實施例的橫剖面圖，其中係利用包括氟（F2 ）的處理氣體來施加電漿蝕刻。鎢層102例如可形成在微電子工件所用的基板上。
圖1A提供示例性實施例100的橫剖面圖，其中係將包括氟（F2 ）氣體的氟電漿104施加至鎢（W）層102的表面。這種氟電漿104的施加造成鎢（W）層102的表面改變並且產生鎢氟化物（WF6 ）氣體106。因此，氟電漿104對鎢（W）層102進行蝕刻，以透過基於蝕刻循環長度的蝕刻量來減少其高度。
圖1B提供示例性實施例120的橫剖面圖，其中已開始進行進一步的蝕刻循環。將包括氟（F2 ）氣體的氟電漿104再次施加至剩餘鎢（W）層102的表面。這種氟電漿104的施加再次產生鎢氟化物（WF6 ）氣體106，並對鎢（W）層102進行進一步蝕刻，以透過基於額外蝕刻循環長度的蝕刻量來減少其高度。
圖1C提供示例性實施例140的橫剖面圖，其中已開始進行進一步的蝕刻循環。氟電漿104的施加再次產生鎢氟化物（WF6 ）氣體106，並對鎢（W）層102進行更進一步蝕刻，以透過基於額外蝕刻循環長度的蝕刻量來減少其高度。
因此，如圖1A-1C所顯示，鎢（W）層102可透過重複性電漿蝕刻循環加以蝕刻，其中該等電漿蝕刻循環施加具有氟的電漿。此外，可重複氟電漿蝕刻循環，以將鎢層蝕刻至期望的深度。
圖2A-2C提供蝕刻停止處理之示例性實施例的橫剖面圖，其中係利用包括氧（O2 ）的處理氣體來施加電漿，以對鎢（W）層進行氧化。鎢層102例如可形成在微電子工件所用的基板上。
圖2A提供示例性實施例200的橫剖面圖，其中係將包括氧（O2 ）的電漿202施加至鎢（W）層102。這種氧電漿202的施加造成鎢層102的表面改變並且在鎢層102的表面處產生鎢氧化物（WO3 ）層。
圖2B提供示例性實施例220的橫剖面圖，包括在鎢層102的表面上形成所得到的鎢氧化物（WO3 ）層222。當施加後續的蝕刻處理時（例如，氟電漿104的施加），該鎢氧化物（WO3 ）層222抑制或完全限制對下方鎢（W）層102之剩餘部分的任何蝕刻。
圖2C提供示例性實施例240的橫剖面圖，其中鎢氧化物（WO3 ）層222已限制對下方鎢層102的任何進一步蝕刻。於是，鎢氧化物（WO3 ）層222有效地提供蝕刻停止部。
因此，如圖2A-2C所顯示，利用氧電漿202來對鎢層102進行的氧化抑制或完全限制了後續氟電漿104的施加對剩餘鎢層102的蝕刻。因此，氧電漿202處理可用於產生鎢氧化物222形式的蝕刻停止部層，而提供對於後續氟電漿蝕刻處理的蝕刻停止部。
圖3A-3H提供示例性實施例的橫剖面圖，其中係透過依序的氧化/還原/移除處理以達成鎢的原子層蝕刻（ALE）。對於一實施例而言，係借助鎢（W）相對於鎢氧化物（WO3 ）的氟氣體（F2 ）電漿蝕刻選擇性以達成期望的結果。此外，可重複該依序的氧化/還原/移除處理以將鎢層蝕刻至期望的深度，並在完成時留下蝕刻停止部層。另外，如本文所述，被蝕刻的層可為鎢層以外的金屬層，但仍然利用本文所述的氧化/還原/移除技術。此外，如本文所述，仍在利用本文所述技術的同時，金屬層（例如，鎢層）是包含一或更多金屬（例如，鎢）、實質上由一或更多金屬（例如，鎢）組成、或由一或更多金屬（例如，鎢）組成的材料層。對於一實施例而言，此待蝕刻的材料層係形成在微電子工件所用的基板（例如，半導體晶圓）上。可實施其他的變更。
現在請參見圖3A，提供示例性實施例300的橫剖面圖，其中係將氧（O2 ）電漿304施加至鎢（W）層302的表面。這種氧電漿304的施加對鎢（W）層302的表面進行氧化，以形成如圖3B所顯示的鎢氧化物（WO3 ）層312。
對於一實施例而言，氧化化學品包含氧（O）。在進一步的實施例中，氧化化學品包含O、O2 、O3 、激發氧、介穩氧、三重態氧、單重態氧、氧自由基、或其中任何二者或更多者的組合。在進一步的實施例中，氧化化學品包括含氧電漿。在進一步的實施例中，氧化化學品係在遠端電漿來源中產生，並輸送至基板。當仍在利用本文所揭露之技術的同時，亦可使用其他的氧化化學品與技術。
圖3B提供鎢氧化物（WO3 ）層312之示例性實施例310的橫剖面圖，該鎢氧化物（WO3 ）層312係由圖3A中的氧化而得。如圖所示，係接著施加氫（H2 ）電漿314以還原該鎢氧化物層312，同時產生H2 O及OH物種（未顯示）。特別是，該鎢氧化物（WO3 ）層312的表面係由氫（H2 ）電漿314所還原以形成表面鎢（W）層322，同時留下如圖3C中所顯示的下伏鎢氧化物（WO3 ）層324。氫電漿314較佳係在小於110電子伏特（eV）的電漿能量下（例如， H2 電漿能量＜ 110 eV）進行施加。如圖4所顯示，這種減低的能量施加係減少且較佳地消除鎢（W）的濺射。此外，在此還原過後所留下的該下伏鎢氧化物（WO3 ）層324較佳的是一相對薄層。
對於一實施例而言，還原化學品包含氫（H）。在進一步的實施例中，還原化學品包含H、H2 、激發氫、介穩氫、氫自由基、或其中任何二者或更多者的組合。在進一步的實施例中，還原化學品包括含氫電漿。當仍在利用本文所揭露之技術的同時，亦可使用其他的還原化學品與技術。
圖3C提供表面鎢（W）層322之示例性實施例320的橫剖面圖，該表面鎢（W）層322係由圖3B的H2 電漿還原所形成。如圖所示，係施加包括氟氣體（F2 ）的氟（F2 ）電漿326以蝕刻表面鎢層322。這種氟電漿326的施加係產生鎢氟化物（WF6 ）氣體328並且對表面鎢層322進行蝕刻，以透過基於額外蝕刻循環長度的蝕刻量來減少其高度。較佳地，係施加氟電漿326直到將表面鎢層322移除。該下伏鎢氧化物層324為此蝕刻處理提供蝕刻停止部，以移除表面鎢層322。
對於一實施例而言，蝕刻劑包含鹵素。在進一步的實施例中，蝕刻劑包括氟。在更進一步的實施例中，蝕刻劑包括F、F2 、其他鹵素、CF4 、NF3 、或其中任何二者或更多者的組合。當仍在利用本文所揭露之技術的同時，亦可使用其他的蝕刻劑化學品與技術。
若已達到對於鎢層302的期望蝕刻深度，可將該處理停止。所得到的結構將包括如圖3D中所顯示的鎢層302及鎢氧化物層324。然而，若需要進一步的蝕刻，則可重複該氧化、還原、及移除處理。
圖3D提供示例性實施例330的橫剖面圖，其中係再次施加氧電漿304以將鎢層302進一步氧化並擴展鎢氧化物層324。這種氧電漿304的進一步施加會對位於鎢氧化物層324下方的鎢（W）層302表面進行氧化，以形成如圖3E中所顯示之較厚的鎢氧化物（WO3 ）層342。
圖3E提供該較厚的鎢氧化物（WO3 ）層342之示例性實施例340的橫剖面圖，該較厚的鎢氧化物（WO3 ）層342係由圖3D中的氧化所形成。如圖所示並類似於圖3B，係施加氫（H2 ）電漿314以還原鎢氧化物層342，同時產生H2 O及OH物種（未顯示）。特別是，鎢氧化物層342的表面係由氫電漿314所還原以形成表面鎢層352，同時留下如圖3F中所顯示的下伏鎢氧化物層354。如上所述，氫電漿314較佳係在小於110電子伏特（eV）的電漿能量下進行施加（例如， H2 電漿能量＜ 110 eV）。此外，在此還原過後所留下的該下伏鎢氧化物層354較佳的是一相對薄層。
圖3F提供表面鎢層352之示例性實施例350的橫剖面圖，其中該表面鎢層352係由圖3E的氫電漿還原所形成。如圖所示，係施加氟電漿326以蝕刻該表面鎢層352。這種氟電漿326的施加產生鎢氟化物（WF6 ）氣體328並且對表面鎢層352進行蝕刻，以透過基於額外蝕刻循環長度的蝕刻量來減少其高度。較佳地，係將氟電漿326進行施加直到將表面鎢層352移除。該下伏鎢氧化物層354為此蝕刻處理提供蝕刻停止部，以移除表面鎢層352。
圖3G係當已將圖3F中的表面鎢層352移除後持續施加氟電漿326的示例性實施例360的橫剖面圖。如上所述，由於氟電漿326對於鎢與鎢氧化物具有高蝕刻選擇性，因此鎢氧化物層354提供了蝕刻停止部。
若已達到對於鎢層302的期望蝕刻深度，可將該處理停止。所得到的結構將包括如圖3H中所顯示的鎢層302及鎢氧化物層354。然而，若需要進一步的蝕刻，則可重複圖3D-3G的該氧化、還原、及移除處理直到達成期望的蝕刻深度。
如上所述，可重複O2 電漿氧化、H2 電漿還原、及F2 電漿蝕刻的步驟以提供原始鎢（W）層所需的ALE。
因此，如圖3A-3H所示，係施加氧化、還原、及蝕刻處理步驟以達成鎢的ALE。可重複O2 電漿氧化、H2 電漿還原、及F2 電漿蝕刻的步驟以提供原始鎢（W）層所需的ALE並且達成目標蝕刻參數。
如上所述，可達成小於或等於每氧化/還原/蝕刻循環十（10）埃的目標蝕刻速率，並較佳地可達成小於或等於每氧化/還原/蝕刻循環三（3）埃的目標蝕刻速率。需進一步注意的是，可重複氧化、還原、及蝕刻/移除處理以達成鎢（W）層的目標蝕刻深度。該目標蝕刻深度可例如小於或等於20埃，且較佳地係小於或等於10埃。
圖4提供基於氘（H2 的同位素）的入射能量位準對於鎢（W）濺射之代表圖的實施例400。水平軸404表示入射能量，且刻度為千電子伏特（keV）。垂直軸402表示與入射能量相關的相對鎢濺射量。不同的資料線406代表基於入射能量之鎢濺射的不同實驗量或理論量。如圖所示，對於小於約110 eV（即，1.10 x 10-1 keV）的入射能量來說，係見不到、或預期不到鎢（W）濺射的可檢測量。
圖5A係示例性實施例500的處理圖，以根據本文所述的技術來蝕刻鎢層。在方塊502中，係將鎢層進行氧化以形成鎢氧化物層及下伏鎢層。對於一實施例來說，鎢層係形成在用於微電子工件的基板上。在方塊504中，係接著將鎢氧化物層還原，以形成表面鎢層及下伏鎢氧化物層。在方塊506中，係接著將表面鎢層移除，以留下該下伏鎢氧化物層及該鎢層。在方塊508中，係接著做出是否已完成鎢蝕刻處理的判定。舉例而言，若已達到蝕刻的目標深度，則可將方塊508中的判定視為「是」。可完成該蝕刻處理並且在方塊512中停止該處理。若尚未完成且方塊508中的判定為「否」，則抵達方塊510，其中係將該下伏鎢層進一步氧化以形成鎢氧化物層。接著重複進行方塊504中鎢氧化物層的還原、以及方塊506中所得表面鎢層的移除。在方塊508中係再次做出是否完成該蝕刻處理的判定。此氧化、還原、及移除處理係重複進行直到完成蝕刻，且該蝕刻處理係停止於方塊512中。對於一實施例來說，方塊502及510中鎢層的氧化係透過施加包括氧的電漿來執行；方塊504中鎢氧化物層的還原係透過施加包括氫的電漿來執行；以及方塊506中所得表面鎢層的移除係透過施加包括氟的電漿來執行。需進一步注意的是，當仍在利用本文所述的技術時，亦可應用額外或不同的處理步驟。
圖5B係示例性實施例550的處理圖，以根據本文所述的技術來蝕刻金屬層。如本文中所述，該金屬層可為鎢層以外的金屬層，但仍然利用本文所述的氧化、還原、及移除技術。在方塊552中，係將金屬層氧化以形成金屬氧化物層及下伏金屬層。對於一實施例而言，該金屬層係形成在用於微電子工件的基板上。在方塊554中，係接著將該金屬氧化物層還原以形成表面金屬層以及下伏金屬氧化物層。在方塊556中，係接著將表面金屬層移除，以留下該下伏金屬氧化物層及該金屬層。在方塊558中，係接著做出是否已完成金屬蝕刻處理的判定。舉例而言，若已達到蝕刻的目標深度，則可將方塊558中的判定視為「是」。可完成該蝕刻處理並且在方塊562中將該處理停止。若尚未完成且方塊558中的判定為「否」，則抵達方塊560，其中係將該下伏金屬層進一步氧化以形成金屬氧化物層。接著則重複進行方塊554中金屬氧化物層的還原、以及方塊556中所得表面金屬層的移除。在方塊558中係再次做出是否完成該蝕刻處理的判定。重複進行此氧化、還原、及移除處理直到完成蝕刻，且該蝕刻處理係終止於方塊562中。對於一實施例來說，方塊552及560中金屬層的氧化係透過施加包括氧的電漿來執行；方塊554中金屬氧化物層的還原係透過施加包括氫的電漿來執行；以及方塊556中所得表面金屬層的移除係透過施加包括氟的電漿來執行。需進一步注意的是，當仍在利用本文所述的技術時，亦可應用額外或不同的處理步驟。
亦可實施上方技術中的變更。舉例而言，氧化反應可使用O2 及O3 電漿來達成。除了或代替H2 ，可使用CO、NO、或其他氣體來實施還原。另外，如上所述，可將如圖1A-1C、2A-2C、3A-3E、4、及5A所述的類似蝕刻技術應用在由鎢（W）層之外的其他金屬、或金屬組合所製成的層，如圖5B中所提供。舉例而言，矽（Si）為可使用這些技術進行蝕刻的金屬材料。取決於待蝕刻的材料及由蝕刻劑所提供的選擇性，亦可使用不同蝕刻劑。例如，HBr可使用作為Si/SiO2 的蝕刻劑。
需進一步注意的是，本文所述的氧化/還原技術通常能適用於其他材料與還原/氧化劑，以達成受還原/受氧化材料的目標深度及選擇性。
對於一實施例來說，蝕刻方法包括：接收具有金屬層的基板，該金屬層包括能夠由化學環境所處理的暴露表面；以及使用一系列的化學暴露以將該金屬層進行選擇性蝕刻。該化學暴露包括：將該金屬層暴露至氧化化學品以形成金屬氧化子層，該金屬氧化子層係在該暴露表面下方延伸至該金屬層中的第一目標深度；將該金屬層暴露至還原化學品以對部分該金屬氧化子層進行還原而形成金屬還原子層，該金屬還原子層係在該暴露表面下方延伸至第二目標深度，該第二目標深度小於該第一目標深度；以及將該金屬層暴露至蝕刻劑以將該金屬還原子層完全移除。如上所述，對於一實施例而言該金屬層包含鎢。對於進一步的實施例而言，該金屬層實質上由鎢所組成。
對於一實施例來說，該方法亦可包括重複該系列的化學暴露直到達成目標蝕刻深度。在一進一步實施例中，第一目標深度係小於10埃。在額外的實施例中，該等化學暴露的至少一者為氣相暴露。在進一步的實施例中，所有的化學暴露為氣相暴露。在更進一步的實施例中，所有的化學暴露係在相同腔室中執行。
對於一實施例來說，氧化化學品包含氧（O）。在進一步的實施例中，該氧化化學品包含O、O2 、O3 、激發氧、介穩氧、三重態氧、單重態氧、氧自由基、或其中任何二者或更多者的組合。在進一步的實施例中，氧化化學品包括含氧電漿。在進一步的實施例中，氧化化學品係在遠端電漿來源中產生，並輸送至基板。在額外的實施例中，還原化學品包含氫（H）。在進一步的實施例中，還原化學品包含H、H2 、激發氫、介穩氫、氫自由基、或其中任何二者或更多者的組合。在進一步的實施例中，還原化學品包括含氫電漿。在額外的實施例中，蝕刻劑包含鹵素。在進一步的實施例中，蝕刻劑包括氟。在更進一步的實施例中，蝕刻劑包括F、F2 、其他鹵素、CF4 、NF3 、或其中任何二者或更多者的組合。
對於一實施例來說，還原化學品係在遠端電漿來源中產生，並輸送至基板。在額外的實施例中，該方法亦包括：在暴露至氧化化學品期間，對入射在基板上的第一離子通量之第一離子能量位準進行控制；以及在暴露至還原化學品期間，對入射在基板上的第二離子通量之第二離子能量位準進行控制，其中該第一離子能量位準與該第二離子能量位準的比值大於十（例如，（第一離子能量位準）/（第二離子能量位準）＞10）。
當仍利用所述技術以對包括、或實質上由鎢、其他金屬、或其組合所組成的材料層進行蝕刻的同時，亦可實施不同或另外的處理或處理材料。
需進一步注意的是，本文所述的技術可運用範圍廣泛的電漿處理系統。舉例而言，該技術可運用電漿蝕刻處理系統、電漿沉積處理系統、或任何其他電漿處理系統。
圖6提供電漿處理系統600的一示例性實施例，其可使用於本文所述的處理技術並且僅以說明性目的而提供。該電漿處理系統600可為電容耦合電漿處理設備、感應耦合電漿處理設備、微波電漿處理設備、射頻下的表面波電漿操作、電子迴旋共振（ECR）電漿處理設備、或其他類型的處理系統、或系統之組合。於是，本領域中具有通常知識者將意識到本文所述的技術可運用各種各樣的電漿處理系統。該電漿處理系統600可使用於各種各樣的操作，包括但不限於蝕刻、沉積、清潔、電漿聚合、電漿增強化學氣相沉積（PECVD）、原子層沉積（ALD）等。該電漿處理系統600的結構係習知的，且本文所提供的特定結構僅僅係作為說明性目的。將意識到的是，當仍利用本文所述技術的同時，可實施不同及/或額外的電漿處理系統。
請更詳細參見圖6，電漿處理系統600可包括處理腔室605。如本領域中所知，處理腔室605可為壓力控制腔室。可將基板610（在一示例中為半導體晶圓）固持在台階、或卡盤615上。如圖所示，可提供上電極620與下電極625。該上電極620可透過上部匹配網路655而電性耦接至上部RF來源630。該上部RF來源630可提供處於上頻率（fU ）的上頻率電壓635。該下電極625可透過下部匹配網路657而電性耦接至下部RF來源640。該下部RF來源640可提供處於下頻率（fL ）的下頻率電壓645。雖然並未顯示，但本領域中具有通常知識者將明白亦可將電壓施加至卡盤615。
電漿處理系統600的構件可連接至控制單元670、並由控制單元670所控制，其可依次連接至相應的記憶儲存單元與使用者介面（未顯示全部）。可透過使用者介面來執行各種電漿處理操作，以及可將各種電漿處理配方及操作儲存在儲存單元中。因此，所給定的基板可利用各種微加工技術而在電漿處理腔室內進行處理。將意識到的是，由於控制單元670可耦接至電漿處理系統600的各種構件，而因此從該等構件接收輸入、以及提供輸出至該等構件。
控制單元670可透過各式各樣的方法來進行實施。舉例來說，該控制單元670可為電腦。在另一示例中，控制單元可包括一或更多可編程的積體電路，可將積體電路進行編程以提供本文所述的功能性。例如，可利用軟體、或其他編程指令來對一或更多處理器（例如，微處理器、微控制器、中央處理單元等）、可編程邏輯裝置（例如，複雜可程式邏輯裝置（CPLD）、場域可程式閘陣列（FPGA）等）、及/或其他可編程積體電路進行編程，以實施指定的電漿處理配方之功能性。需進一步注意的是，可將該軟體、或其他編程指令儲存在一或更多非瞬態電腦可讀媒體（例如，記憶儲存裝置、FLASH記憶體、DRAM記憶體、可再程式化儲存裝置、硬碟、軟碟、DVD、CD-ROM等）中，且當由可編程積體電路所執行時，該軟體、或其他編程指令使該可編程積體電路執行本文所述的處理、功能、及/或性能。亦可實施其他變更。
在操作中，當從上部RF來源630與該下部RF來源640施加功率至該系統時，電漿處理設備係使用上電極與下電極以在處理腔室605內產生電漿660。此外，如本領域中所知，在電漿660中所產生的離子可被吸引至基板610。所產生的電漿可使用於透過各種類型的處理來對目標基板（例如，基板610、或任何待處理的材料）進行處理，例如但不限於電漿蝕刻、化學氣相沉積、對半導體材料、玻璃材料、與大型面板（例如薄膜太陽能電池、其他光伏電池、以及用於平板顯示器的有機/無機板等等）的處理。
功率的施加導致高頻電場在上電極620與下電極625之間產生。接著可將輸送至處理腔室605的處理氣體進行分解並轉化為電漿。如圖6所顯示，所描述的示例性系統係運用上RF來源與下RF來源兩者。例如，對於示例性電容耦合電漿系統來說，可將範圍約為3 MHz至150 MHz的高頻電功率從上部RF來源630進行施加，以及可將範圍約為0.2 MHz至40 MHz的低頻電功率從下部RF來源進行施加。將意識到的是，本文所述的技術可應用在各種其他的電漿系統中。在一示例性系統中，可將來源進行切換（位於下電極的較高頻率、以及位於上電極的較低頻率）。此外，雙重來源系統僅僅係顯示作為示例性系統，且將意識到的是本文所述的技術可與其他系統一起應用，其中頻率功率來源僅提供至一電極、使用直流電（DC）偏壓來源、或使用其他系統構件等。
應當注意，可使用一或更多沉積處理以形成本文所述的材料層。舉例而言，一或更多沉積可使用化學氣相沉積（CVD）、電漿增強CVD（PECVD）、物理氣相沉積（PVD）、原子層沉積（ALD）、及/或其他沉積處理以進行實施。對於電漿沉積處理來說，可在各種壓力、功率、流量、及溫度條件下將包括但不限於碳氫化物、氟碳化物、或含氮之碳氫化物的前驅物氣體混合物與一或更多稀釋氣體（例如，氬、氮等）結合使用。PR層方面的微影處理可使用光學微影術、極紫外光（EUV）微影術、及/或其他微影處理來進行實施。蝕刻處理可使用電漿蝕刻處理、放電蝕刻處理、及/或其他所需的蝕刻處理來進行實施。例如，電漿蝕刻處理可使用包含氟碳化物、氧、氮、氫、氬、及/或其他氣體的電漿來進行實施。此外，可在介層窗的形成期間控制處理步驟的操作變因，以確保達成介層窗的臨界尺寸（CD）目標參數。操作變因可包括例如腔室溫度、腔室壓力、氣體流量、在電漿的產生中施加至電極組件的頻率及/或功率、及/或其他處理步驟的操作變因。當仍利用本文所述的技術時亦可實施變更。
應當注意，在通篇說明書中所提到的「一實施例」、或「實施例」表示結合該實施例所描述的特定特徵、結構、材料、或特性係包括在本發明的至少一實施例中，但不代表它們存在於每個實施例中。因此，在通篇說明書中各處所出現的片語「在一實施例中」、或「在實施例中」並不一定係指本發明的相同實施例。此外，所述特定特徵、結構、材料、或特性可透過任何合適的方法而在一或更多實施例中結合。在其他實施例中，可包括各種額外層及/或結構、及/或可省略所述特徵。
如本文所使用的「微電子工件」通常指的是根據發明而進行處理的物件。微電子工件可包括裝置的材料部分、或結構，尤其是半導體或其他電子裝置，並且可例如為基礎基板結構（例如，半導體基板）、或是位在基礎基板結構之上或上覆的層（例如，薄膜）。因此，工件並不意旨限制為任何特定的基礎結構、下伏層或上覆層、已圖案化或未圖案化的，而是預期包括任何這樣的層或基礎結構、以及層及/或基礎結構的任何組合。以下描述可參照特定類型的基板，但這僅出自說明性目的而並非為限制。
如本文所使用的術語「基板」係代表且包括在其上形成材料的基礎材料或構造。將預期到的是，基板可包括單一材料、複數的不同材料層、其中具有不同材料或不同結構區域的一或更多層等。這些材料可包括半導體、絕緣體、導體、或其組合。舉例而言，基板可為半導體基板、位於支撐結構上的基礎半導體層、具有一或更多層、結構、或區域形成在其上的金屬電極或半導體基板。基板可為習知的矽基板、或包括半導體材料層的其他主體基板。如本文所使用的術語「主體基板」不僅係代表且包括矽晶圓，還包括矽晶絕緣體（SOI）基板，（例如藍寶石上矽（silicon-on-sapphire, SOS）基板、以及玻璃上矽（silicon-on-glass, SOG）基板）、基礎半導體基底上的矽磊晶層、以及其他半導體或光電材料，例如矽鍺、鍺、鎵砷化物、鎵氮化物、與銦磷化物。基板可為已摻雜或未摻雜的。
微電子工件的處理系統及方法係在各種實施例中進行描述。在相關領域中具有通常知識者將理解到，所述各種實施例可在不具有一或更多具體細節、或具有其他替代品及/或額外方法、材料、或構件的情況下進行實施。在其他情況下，並未詳細顯示或描述習知的結構、材料、或操作以避免模糊本發明的各種實施例態樣。類似地，出自於解釋的目的，特定數量、材料、及配置係闡述以提供對本發明的透徹理解。然而，本發明可在不具這些具體細節的情況下進行實施。此外，應理解的是，在圖式中所顯示的各種實施例係以說明性呈現而不一定按照比例所繪製。
有鑑於此實施方式，所述系統及方法的進一步修改與替代實施例對於本領域中具有通常知識者而言將係顯而易知的。因此，將理解到的是，所述系統及方法並不限於這些示例性的配置。應當理解的是，本文所顯示及描述的系統及方法形式將被視為示例性實施例。可在實行例中做出各種變化。因此，儘管本發明係參照特定實施例以在本文中進行描述，但在不背離本發明範圍的情況下可做出各種修改及變化。於是，說明書及圖式將被視為說明性而非限制性的，並且這樣的修改係意旨被包括在本發明的範圍內。此外，在本文中關於特定實施例所描述的任何益處、優點、或問題的解決方案並非意指被解釋成任何或所有申請專利範圍的關鍵、必須、或必要特徵或要素。
100:示例性實施例 102:鎢（W）層 104:氟電漿 106:鎢氟化物（WF6）氣體 120:示例性實施例 140:示例性實施例 200:示例性實施例 202:氧電漿 220:示例性實施例 222:鎢氧化物（WO3）層 240:示例性實施例 300:示例性實施例 302:鎢（W）層 304:氧（O2）電漿 310:示例性實施例 312:鎢氧化物（WO3）層 314:氫（H2）電漿 320:示例性實施例 322:表面鎢（W）層 324:下伏鎢氧化物（WO3）層 326:氟（F2）電漿 328:鎢氟化物（WF6）氣體 330:示例性實施例 340:示例性實施例 342:鎢氧化物（WO3）層 350:示例性實施例 352:表面鎢層 354:下伏鎢氧化物層 360:示例性實施例 370:示例性實施例 400:實施例 402:垂直軸 404:水平軸 406:資料線 500:示例性實施例 502, 504, 506, 508, 510, 512:方塊 550:示例性實施例 552, 554, 556, 558, 560, 562:方塊 600:電漿處理系統 605:處理腔室 610:基板 615:卡盤 620:上電極 625:下電極 630:上部RF來源 635:上頻率電壓 640:下部RF來源 645:下頻率電壓 655:上部匹配網路 657:下部匹配網路 660:電漿 670:控制單元
透過參照下方的實施方式並結合隨附圖式，可獲得對本發明及其優點的更完整理解，在圖式中相同元件符號係指相同特徵部。然而，應當注意的是，隨附圖式僅繪示所揭露概念的示例性實施例，並因此不應被視為對範圍進行限制，所揭露的概念可容許其他等效的實施例。
圖1A-1C提供鎢（W）蝕刻之示例性實施例的橫剖面圖，其中係利用包括氟（F2 ）的處理氣體來施加電漿蝕刻。
圖2A-2C提供蝕刻停止處理之示例性實施例的橫剖面圖，其中係利用包括氧（O2 ）的處理氣體來施加電漿，以對鎢（W）層進行氧化。
圖3A-3H提供示例性實施例的橫剖面圖，其中係透過依序的氧化/還原/移除處理以達成鎢（W）的原子層蝕刻（ALE），其中係可重複該依序的氧化/還原/移除處理以達成所需的蝕刻深度。
圖4提供基於氘（H2 的同位素）的入射能量位準對於鎢（W）濺射之代表圖的實施例。
圖5A係示例性實施例的處理圖，以根據本文所述的技術來蝕刻鎢層。
圖5B係示例性實施例的處理圖，以根據本文所述的技術來蝕刻金屬層。
圖6提供電漿處理系統之示例性實施例的圖式，其可使用於本文所述的處理技術。
550:示例性實施例
552,554,556,558,560,562:方塊

Claims (23)

  1. 一種金屬層的蝕刻方法，包括：接收具有一金屬層的一基板，該金屬層具有一暴露表面；將該金屬層氧化，以形成一金屬氧化物層及一下伏金屬層，該金屬氧化物層係在該暴露表面下方延伸至一第一深度；將部分該金屬氧化物層還原，以形成一表面金屬層及一下伏金屬氧化物層，該表面金屬層係在該暴露表面下方延伸至一第二深度，其中該第二深度係小於該第一深度；以及將該表面金屬層移除，以留下該下伏金屬氧化物層及該下伏金屬層。
  2. 如請求項1所述之金屬層的蝕刻方法，其中該金屬層係形成在一微電子工件所用的一基板上。
  3. 如請求項1所述之金屬層的蝕刻方法，更包括將該下伏金屬層氧化以形成一金屬氧化物層，並接著重複該還原步驟及該移除步驟。
  4. 如請求項3所述之金屬層的蝕刻方法，其中係重複該氧化步驟、該還原步驟、及該移除步驟以達成一目標蝕刻深度。
  5. 如請求項3所述之金屬層的蝕刻方法，其中對於氧化、還原、及移除的各處理循環係達成一目標蝕刻速率。
  6. 一種鎢層的蝕刻方法，包括：將一鎢層氧化，以形成一鎢氧化物層及一下伏鎢層；將該鎢氧化物層還原，以形成一表面鎢層及一下伏鎢氧化物層；以及將該表面鎢層移除，以留下該下伏鎢氧化物層及該下伏鎢層。
  7. 如請求項6所述之鎢層的蝕刻方法，其中該移除步驟包括一蝕刻處理，且其中該下伏鎢層為該蝕刻處理提供一蝕刻停止部。
  8. 如請求項6所述之鎢層的蝕刻方法，更包括將該下伏鎢層氧化以增加該鎢氧化物層，並接著重複該還原步驟及該移除步驟。
  9. 如請求項8所述之鎢層的蝕刻方法，其中係重複該氧化步驟、該還原步驟、及該移除步驟以達成一目標蝕刻深度。
  10. 如請求項9所述之鎢層的蝕刻方法，其中該目標蝕刻深度係小於或等於20埃。
  11. 如請求項9所述之鎢層的蝕刻方法，其中對於氧化、還原、及移除的各處理循環，係達成小於或等於10埃的目標蝕刻速率、或達成小於或等於3埃的目標蝕刻速率。
  12. 如請求項6所述之鎢層的蝕刻方法，其中該氧化步驟係包括將包括氧的電漿施加至該鎢層，其中該還原步驟係包括將包括氫的電漿施加至該鎢氧化物層，以及其中該移除步驟係包括施加包括氟的電漿。
  13. 一種蝕刻方法，包括：接收具有一金屬層的一基板，該金屬層包括能夠由一化學環境所處理的一暴露表面；以及使用一系列的化學暴露來對該金屬層進行選擇性蝕刻，該等化學暴露包括：將該金屬層暴露至一氧化化學品以形成一金屬氧化子層，該金屬氧化子層係在該暴露表面下方延伸至該金屬層中的一第一目標深度，將該金屬層暴露至一還原化學品以對部分該金屬氧化子層進行還原而形成一金屬還原子層，該金屬還原子層係在該暴露表面下方延伸至一第二目標深度，該第二目標深度小於該第一目標深度，以及 將該金屬層暴露至一蝕刻劑以將該金屬還原子層完全移除。
  14. 如請求項13所述之蝕刻方法，更包括將該系列的化學暴露重複進行直到達成一目標蝕刻深度。
  15. 如請求項13所述之蝕刻方法，其中該等化學暴露中的一或更多者為一氣相暴露。
  16. 如請求項13所述之蝕刻方法，其中所有的該等化學暴露係在相同腔室中執行。
  17. 如請求項13所述之蝕刻方法，其中該金屬層包含鎢。
  18. 如請求項13所述之蝕刻方法，其中該金屬層實質上由鎢組成。
  19. 如請求項13所述之蝕刻方法，其中該氧化化學品包含O、O2、O3、激發氧、介穩氧、三重態氧、單重態氧、氧自由基、或其中任何二者或更多者的組合。
  20. 如請求項13所述之蝕刻方法，其中該還原化學品包含H、H2、激發氫、介穩氫、氫自由基、或其中任何二者或更多者的組合。
  21. 如請求項13所述之蝕刻方法，其中該蝕刻劑包括F、F2、其他鹵素、CF4、NF3、或其中任何二者或更多者的組合。
  22. 如請求項13所述之蝕刻方法，其中該氧化化學品包括一含氧電漿，且該還原化學品包括一含氫電漿。
  23. 如請求項13所述之蝕刻方法，更包括：在暴露至該氧化化學品的期間，對入射在該基板上的一第一離子通量之一第一離子能量位準進行控制；以及在暴露至該還原化學品的期間，對入射在該基板上的一第二離子通量之一第二離子能量位準進行控制， 其中該第一離子能量位準與該第二離子能量位準的比值係大於十。
TW109107825A 2019-03-28 2020-03-10 鎢或其他金屬層的原子層蝕刻(ale) TWI825284B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962825167P 2019-03-28 2019-03-28
US62/825,167 2019-03-28

Publications (2)

Publication Number Publication Date
TW202105525A TW202105525A (zh) 2021-02-01
TWI825284B true TWI825284B (zh) 2023-12-11

Family

ID=72604723

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109107825A TWI825284B (zh) 2019-03-28 2020-03-10 鎢或其他金屬層的原子層蝕刻(ale)

Country Status (3)

Country Link
US (1) US11189499B2 (zh)
KR (1) KR20200115273A (zh)
TW (1) TWI825284B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220392752A1 (en) * 2021-06-03 2022-12-08 Applied Materials, Inc. Atomic layer etching of ru metal
US20230187204A1 (en) * 2021-12-10 2023-06-15 Applied Materials, Inc. Tungsten Fluoride Soak And Treatment For Tungsten Oxide Removal
US20230369063A1 (en) * 2022-05-12 2023-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for partially removing tungsten in semiconductor manufacturing process
WO2024102274A1 (en) * 2022-11-08 2024-05-16 Tokyo Electron Limited Thermal etching of ruthenium

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201034153A (en) * 2008-12-19 2010-09-16 Univ Tohoku Copper interconnection structure and method for forming copper interconnections
US20180240667A1 (en) * 2017-02-17 2018-08-23 Lam Research Corporation Tin oxide films in semiconductor device manufacturing

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11202005303XA (en) * 2017-12-14 2020-07-29 Applied Materials Inc Methods of etching metal oxides with less etch residue

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201034153A (en) * 2008-12-19 2010-09-16 Univ Tohoku Copper interconnection structure and method for forming copper interconnections
US20180240667A1 (en) * 2017-02-17 2018-08-23 Lam Research Corporation Tin oxide films in semiconductor device manufacturing

Also Published As

Publication number Publication date
US20200312673A1 (en) 2020-10-01
TW202105525A (zh) 2021-02-01
KR20200115273A (ko) 2020-10-07
US11189499B2 (en) 2021-11-30

Similar Documents

Publication Publication Date Title
TWI825284B (zh) 鎢或其他金屬層的原子層蝕刻(ale)
TWI558836B (zh) 用於控制各種材料的蝕刻選擇性的系統及方法
TWI774688B (zh) 蝕刻處理中保護超低介電材料不受損害以得到期望的特徵部之製造方法
EP3038142A1 (en) Selective nitride etch
TW201826386A (zh) 用於高深寬比結構之移除方法
KR20170093718A (ko) 연속적인 플라즈마의 원자층 에칭
JP4919871B2 (ja) エッチング方法、半導体装置の製造方法および記憶媒体
KR20170022922A (ko) 텅스텐 및 다른 금속들의 원자층 에칭
KR20160084314A (ko) 이방성 텅스텐 에칭을 위한 방법 및 장치
TWI596669B (zh) 鎢蝕刻之方法
JP2016157940A (ja) 窒化シリコンのエッチング時における超高選択比を達成するための方法
WO2008020267A2 (en) Etch method in the manufacture of an integrated circuit
Iwase et al. Progress and perspectives in dry processes for nanoscale feature fabrication: fine pattern transfer and high-aspect-ratio feature formation
JP2023106406A (ja) ３ｄｎａｎｄ応用のためのメモリセルの製造
TW202205364A (zh) 使用類金屬或含金屬硬遮罩的沉積之選擇性蝕刻
TWI488235B (zh) 全金屬閘極結構之圖案成形方法
JP2015079793A (ja) プラズマ処理方法
US10991594B2 (en) Method for area-selective etching of silicon nitride layers for the manufacture of microelectronic workpieces
KR102435643B1 (ko) 마이크로전자 워크피스의 처리를 위한 금속 하드 마스크 층
JP6243722B2 (ja) エッチング処理方法
TW202234140A (zh) 極紫外光(euv)光阻的圖案化顯影方法
TW201001535A (en) Method of semiconductor processing
TW202224023A (zh) 藉由乾式蝕刻清潔處理的電阻式記憶體（ReRAM）效能穩定化方法
WO2021030199A1 (en) Method and system for capping of cores for self-aligned multiple patterning
WO2020005394A1 (en) Method of isotropic etching of silicon oxide utilizing fluorocarbon chemistry