JP4865373B2 - ドライエッチング方法 - Google Patents
ドライエッチング方法 Download PDFInfo
- Publication number
- JP4865373B2 JP4865373B2 JP2006074020A JP2006074020A JP4865373B2 JP 4865373 B2 JP4865373 B2 JP 4865373B2 JP 2006074020 A JP2006074020 A JP 2006074020A JP 2006074020 A JP2006074020 A JP 2006074020A JP 4865373 B2 JP4865373 B2 JP 4865373B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- etching
- polysilicon film
- dry etching
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 56
- 238000001312 dry etching Methods 0.000 title claims description 16
- 238000005530 etching Methods 0.000 claims description 64
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 36
- 229920005591 polysilicon Polymers 0.000 claims description 36
- 230000008569 process Effects 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 19
- 125000004432 carbon atom Chemical group C* 0.000 claims description 2
- 239000007789 gas Substances 0.000 description 44
- 150000002500 ions Chemical class 0.000 description 30
- 229910052799 carbon Inorganic materials 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 7
- 239000007795 chemical reaction product Substances 0.000 description 6
- 239000000654 additive Substances 0.000 description 4
- 230000000996 additive effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 150000001721 carbon Chemical group 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 229910001502 inorganic halide Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、半導体デバイスのエッチング方法に関する。さらに詳細には、半導体デバイス製造時に、ゲート配線をエッチングするときのゲート酸化膜下のＳｉ基板へのイオン入射によるダメージ層の発生を低減させると同時に、サイドエッチ等の異常形状を発生させずに、ゲート配線を垂直加工するドライエッチング方法に関する。
近年、半導体デバイス製造時の処理速度の高速化を進めるにあたり、ゲート酸化膜の薄膜化が進んでいる。しかし、ゲート配線を加工する過程で、プラズマ生成されたイオンをＲＦバイアスによりウエハ表面に入射させるドライエッチングを行うと、入射されたイオンが薄膜のゲート酸化膜を透過し、ゲート酸化膜下層のＳｉ基板にダメージを与える問題がある。このＳｉ基板へのダメージにより、Ｓｉ基板が後退する現象（Ｓｉリセス）が発生する。このＳｉ基板のリセス量が大きいと、デバイス特性に影響を与えてしまうことが知られており、Ｓｉリセス量の低減がデバイス性能向上のための重要な要素となっている。
従来のドライエッチング方法では、酸素等の添加ガスを最適化することによりゲート酸化膜の抜けを防止しながら、垂直な加工形状を維持するために比較的高いＲＦバイアスを印加する必要があった。しかし、この方法ではウエハへのイオン入射エネルギーが高くなり、Ｓｉリセス量が増加してしまうという問題がある。
このようなオーバーエッチング時のＳｉリセス量を低く維持しながらポリシリコンを垂直加工するために、カーボンを含まないハロゲン化ガス（Ｉｎｏｒｇａｎｉｃ ｈａｌｉｄｅ ｇａｓ）によるポリシリコンのサイドエッチを抑制する手法が提案されている（例えば、非特許文献１参照）。この手法によれば、オーバーエッチングガスのハロゲン（例えば、Ｃｌ）が含まれると、堆積性の反応生成物を生じさせえるためにＣを多く必要とし、Ｏ２を含むとさらに多くのＣを必要とする。
２００５年 ドライプロセス インターナショナルシンポジウム（２００５ Ｄｒｙ Ｐｒｏｃｅｓｓ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ)、１０‐１６項、２７１〜２７２ページ
２００５年 ドライプロセス インターナショナルシンポジウム（２００５ Ｄｒｙ Ｐｒｏｃｅｓｓ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ)、１０‐１６項、２７１〜２７２ページ
本発明は、ゲート配線層のドライエッチング時のオーバーエッチングにより発生するＳｉ基板のリセス量を低減し、ゲート配線を垂直に加工することにより、デバイスの信頼性を向上させることを目的とする。
この課題は、電極へのＲＦ印加バイアスの出力低減や、プロセスパラメータの変更によりプラズマ密度を調整することにより、ウエハへのイオン入射エネルギーを下げると同時に、添加ガスにより反応生成物を制御することでＳｉ基板へのイオン入射を抑制し、また、ゲート配線の側壁を保護させることにより達成できる。
すなわち、本発明は、半導体基板上にゲート酸化膜とポリシリコン膜を形成したゲート配線層の前記ポリシリコン膜をメインエッチング処理した後、該メインエッチング後に残ったポリシリコン膜の追加エッチングであるオーバーエッチング処理を行うことによりゲート配線を加工するドライエッチング方法において、前記メインエッチング処理は、前記ゲート酸化膜の表面の露出が始まる時点までＨＢｒガスとＯ ２ ガスとＣｌ ２ ガスとを含むエッチングガスを用いて前記ポリシリコン膜をエッチングし、前記オーバーエッチング処理は、ＨＢｒガスを含むエッチングガスに、炭素原子を含む一般式がＣｘＨｙで表されるガスもしくはＣＯ、ＣＯ２ガスのうち少なくとも１つ以上を添加した配合ガスを用いて前記メインエッチング処理後に残ったポリシリコン膜をエッチングすることによって達成される。
さらに、本発明は、上記ドライエッチング方法において、前記ＣｘＨｙで表されるガスがＣＨ４ ガスであること、などにより達成される。
この加工方法では、添加ガスにより生成されるカーボンを含む反応生成物が、一時的にゲート酸化膜上へ堆積することにより、ゲート酸化膜層を透過しようとするイオンの入射を阻害し、イオンのＳｉ基板への到達を抑制することができる。このため、過度にイオン入射エネルギーを落す必要がなく、低出力化に伴うＲＦ電源の負担低減ができる。また、プロセス性能のマージンも低下させることなく、安定してデバイス生産が可能である。
同時に、添加ガスにより生成される反応性生物は、ゲート配線の側壁保護を行うことができ、イオン入射エネルギーの低下により発生するサイドエッチ形状やノッチ形状等のゲート配線の加工形状の不良の発生を抑制することができる。
以上、本発明によれば、ドライエッチングにより発生するＳｉ基板のリセス量を低減し、ゲート配線を垂直に加工することにより、デバイス信頼性を向上させることができる。
以下、本発明によるプラズマエッチング方法について説明する。なお、本発明が適用されるプラズマエッチング処理装置としては、マイクロ波プラズマエッチング装置、誘導結合型プラズマエッチング装置、ヘリコン波プラズマエッチング雄装置、２周波励起平行平板型プラズマエッチング装置等が採用される。図１は、本発明に用いたエッチング装置を示す。本一実施例はプラズマ生成手段にマイクロ波と磁界を利用したマイクロ波プラズマエッチング装置の例である。マイクロ波はマグネトロン１で発振され、導波管２を経て石英板３を通過して真空容器へ入射される。真空容器の周りにはソレノイドコイル４が設けてあり、これより発生する磁界と、入射してくるマイクロ波により電子サイクロトロン共鳴（ＥＣＲ： Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）を起こす。これにより図示を省略したプロセスガス導入手段から導入されるプロセスガスは、効率良く高密度にプラズマ化５される。半導体ウエハ６は、静電吸着電源７から試料台８の内部に設けた電極に直流電圧を印加することで、静電吸着力により試料台８に固定される。また、試料台８の内部に設けた電極には高周波電源９が接続してあり、高周波電力（ＲＦバイアス）を印加して、プラズマ中のイオンにウエハに対して垂直方向の加速電位を与える。エッチング後のプロセスガス等は装置下部に設けられた排気口から、ターボポンプ・ドライポンプ（図省略）等の排気手段により排気される。
図２は、図１のエッチング装置を用いた半導体装置の製造方法を示す図である。本図に示すように、図２（ａ）は半導体ウエハの構造を示す。図２（ｂ）はレジストマスクを用いた半導体ウエハのポリシリコンの主エッチング工程を、図２（ｃ）は半導体ウエハのポリシリコンの追加エッチング（オーバーエッチング）工程を示す。
本実施例で使用した半導体ウエハの構造を図２（ａ）に示す。直径１２インチのシリコン基板１０の上にゲート酸化膜１１を１．２ｎｍ成膜し、その上にポリシリコン膜１２を１００ｎｍ成膜し、さらにその上にフォトレジスト１３を２５０ｎｍの順に形成し、フォトリソグラフィ技術等よってマスクパターンを形成する。
図２（ｂ）は、ポリシリコンの主エッチング工程であり、エッチング処理中は、ＥＰＤ（Ｅｎｄ Ｐｏｉｎｔ Ｄｅｔｅｃｔｏｒ）等のエッチングモニターで、ポリシリコン膜１２とゲート酸化膜１１の界面を検出しながらエッチング処理を行う。ポリシリコン膜１２のメインエッチング処理のエッチング条件は、処理圧力０．４Ｐａ、マイクロ波８００Ｗ、ＲＦバイアス５０ＷでＨＢｒ＋Ｏ２＋Ｃｌ２ガスを用いて行った。このエッチング工程（ｂ）では、ゲート酸化膜１１の表面の露出が始まった時点で、エッチング処理を中断した。この状態では、ポリシリコン膜１２は、下部構造の影響によって生じた段差部分に部分的にエッチングされないでゲート酸化膜１１上に残る部分がある。図２においては、下地の下部構造の段差は無視してＳｉ基板１０やゲート絶縁膜１１等は平坦な形状で示している。
図２（ｃ）に示すポリシリコン膜の追加エッチング（オーバーエッチング）工程は、下地の段差部分に残るポリシリコン膜を除去する工程である。本発明をこのゲート酸化膜１１が露出された状態で適用することにより、ＲＦバイアスにより引き込まれるイオンがゲート酸化膜１１を透過し、Ｓｉ基板１０に到達することを抑制し、同時に追加エッチング時にポリシリコン膜１２に発生するサイドエッチ等の加工形状の不具合を解消できる。
すなわち、本発明による追加エッチング処理は、ＨＢｒ＋Ｏ２ガスからなるエッチングガスにＡｒに炭素原子を含有するガスを配合したガスを添加して、マイクロ波５００Ｗ，ＲＦバイアス２０Ｗで行うことで、炭素原子を含む反応生成物がゲート酸化膜１１の表面およびポリシリコン膜１２の側壁に堆積して、入射するイオンがゲート酸化膜１１を透過することを抑制してゲート酸化膜１１下のＳｉ基板１０のリセスの発生を抑え、さらに、低いＲＦバイアスを用いたエッチングによるサイドエッチの発生をも抑制してポリシリコン膜１２の側壁の垂直性を維持することができ、デバイスの信頼性を向上させることができる。
ポリシリコン膜の追加エッチング（オーバーエッチング）工程において、イオン入射エネルギーとＳｉ基板のリセス量（Ｓｉリセス量）との関係を図３に示す。図３の上部分は、イオン入射エネルギーとＳｉリセス量およびポリシリコン膜のサイドエッチ形状の関係を説明する図であり、図３の下部分はエッチングにおけるリセス量を説明する図である。このときのエッチング条件としては、処理圧力２．０Ｐａ、マイクロ波５００ＷによりＨＢｒ／Ｏ２ガスからなる混合プラズマを生成し、電極に印加するＲＦバイアスを増減させイオン入射エネルギーを変動させた場合のＳｉリセス量を測定した。●を結んだ折れ線が上記条件でのエッチングの結果を示しており、イオン入射エネルギーは略２００，４００，６００ｅＶであった。図３に示すように、イオン入射エネルギーが高いと、Ｓｉ基板へのイオンの到達が容易になり、Ｓｉリセス量が増大することがわかる。図３からＳｉリセス量を１．０ｎｍ程度に抑えるには、１００ｅＶ以下に抑える必要があることが分かる。
一方で、ポリシリコンの加工形状は、入射エネルギーを減少させることで、イオン入射の垂直方向性を失うと共に、フォトレジストマスクのエッチング量も低下するため、プラズマ中のカーボンを含んだ反応成生物量が低下し、ポリシリコンの側壁を保護できなくなりサイドエッチ形状が発生する。このサイドエッチを抑制するためのイオン入射エネルギーは５００ｅＶ程度必要であり、そのときのＳｉリセス量は２．２ｎｍ程度まで増大してしまう。
本実施例では、図２（ｃ）のポリシリコン膜の追加エッチング工程において、ＲＦバイアスの出力を２０Ｗとしてイオン入射エネルギーを３００ｅＶ程度に抑えた条件により処理を行った。またカーボンを含むガスとしてＡｒガスにＣＨ４ガスを配合した混合ガスをＨＢｒ／Ｏ２の混合ガスに添加し、処理圧力２．０Ｐａ、マイクロ波５００Ｗにより生成される混合プラズマによりエッチングを行った。このとき、ＨＢｒガス７０ｍｌ／ｍｉｎに対してＣＨ４ガス３ｍｌ／ｍｉｎを添加し、ＣＨ４ガスの添加量としては、ＨＢｒガスとＣＨ４の和のエッチングガス流量の４％程度添加した。
この方法によりエッチング処理された半導体ウエハのＳｉリセス量は、図３に○を結ぶ線分を●で示した折れ線に倣って破線で示すと、１．０ｎｍ程度に抑えられており、且つ、サイドエッチ等の発生しない垂直加工形状を形成することができた。すなわち、この実施例の○では、入射エネルギーが３００ｅＶと４００ｅＶでのＳｉリセス量の測定およびサイドエッチング形状の発生を観察している。
ウエハに入射するイオンの最大エネルギーεｍａｘ（ｅＶ）は次の（１）式で表される。
ここで、（１）式の右辺の第１項はイオンの平均入射エネルギーであり、第２項Δε（ｅＶ)はイオンの入射エネルギーの広がりである。また入射エネルギーの広がりΔεは次の（２）式で与えられる。
上記（２）式において、ｅ（Ｃ）は電子の電荷、ＶＲＦ（Ｖ）はＲＦバイアス電圧の振幅、ω（ｒａｄ／ｓ）はＲＦバイアスの各周波数、ｄ（ｍ）はシース厚み、ｍ１はイオンの質量である。
これらの式は、既に知られており、その詳細は、例えば、菅井秀郎外１名著、「インターユニバーシティプラズマエレクトロニクス」、オーム社、平成１３年２月２５日発行を参照されたい。
上記（１）式および（２）式より、ＲＦバイアス周波数を４００ｋＨｚとすると、最大入射エネルギーを３００ｅＶ程度とするにはＶＲＦが１５０Ｖ（３００Ｖｐｐ）程度となる。ＲＦバイアス周波数を１ＭＨｚとすると、最大入射エネルギー３００ｅＶ程度とするにはＶＲＦが２３０Ｖ（４６０Ｖｐｐ）程度となることが分かる。本実施例ではＲＦバイアス周波数４００ｋＨｚの電源を使用し、ＲＦバイアス出力を２０Ｗとすることでイオン入射エネルギーを３００ｅＶ程度に制御したが、上記（１）式１、（２）式で示すように使用するＲＦバイアスの周波数により電源出力の設定値は変わってくる。
このとき、ＣＨ４ガス添加量を増加していくと、ポリシリコン膜のエッチングレートが低下していき、ある一定量からエッチングが進行しなくなる。逆に、添加量が少なすぎると、カーボン供給量が少なくなり、ポリシリコンにサイドエッチが発生する。本実施例では、ＡｒガスにＣＨ４を４％配合した混合ガスを用いたが、ＣもしくはＣＨを含むガス、例えば、ＣＣｌ４、Ｃ２Ｈ２，Ｃ２Ｈ４，Ｃ２Ｈ６，Ｃ３Ｈ３，Ｃ３Ｈ８，Ｃ６Ｈ６，ＣＯ，ＣＯ２，ＣＳ２ガス等の炭素分子を含有するガスであれば反応によって生じる炭素を含有する反応性生物の働きにより同様の作用があり、また、最適な添加量もエッチング条件や、被エッチング材の構造に依存するため、エッチング条件及び、ＣもしくはＣＨを含むガスの添加量の最適化が必要である。
本発明を実用に供するには、ＣＨ４は、ＨＢｒの流量の２〜１０％が望ましい。
また、ＣＨ４を含むガスを添加することにより生成された反応生成物が、ポリシリコン膜の側壁保護に働くだけでなくゲート酸化膜上にも堆積するため、入射イオンのＳｉ基板への到達を抑制する働きがある。この作用によりＳｉリセス量を１．０ｎｍ程度まで抑えるためにイオン入射エネルギーを１６０ｅＶ程度まで下げる必要がなく、３００ｅＶでもＳｉリセス量を１．０ｎｍ程度に抑えることができる。Ｓｉリセス量を１．５ｎｍ程度に抑えるのであれば、４００ｅＶ程度の入射エネルギーに抑える程度で達成できる。
イオン入射エネルギーを高く保つことができると、ＲＦバイアスの出力を高く設定することができるため、ＲＦ電源の安定性を維持することができ、また、エッチングチャンバ（真空容器）内壁等の経時変化に影響され難い安定したプロセス性能を確保できる。
これにより、本実施例では、Ｓｉリセス量を１．０ｎｍ程度に抑えることができ、且つ、ポリシリコン膜の垂直加工を実現することができた。
本実施例は、半導体デバイスの半導体ウエハについて最適化を行ったプロセス条件であり、ポリシリコン膜１２のエッチング方法については、本実施条件に限られたものではない。
本実施例では、フォトレジストマスクを用いた半導体ウエハを用いたが、ＳｉＮや、ＳｉＯＮ、ＳｉＯ２等の無機膜マスクの半導体ウエハについても、本発明の方法が適応可能である。
なお、本発明は、マイクロ波と磁場を用いたプラズマエッチング装置を使用したが、プラズマの生成方法の如何に関わらず適用可能であり、例えば、ヘリコン波エッチング装置、誘導結合型エッチング装置、容量結合型エッチング装置等によって実施しても同等の効果を得ることができる。
本発明によれば、半導体基板にゲート配線層のメインエッチング処理の後にオーバーエッチング処理を行ってゲート配線加工を行うドライエッチング方法において、ゲート酸化膜下層のＳｉ基板へダメージを与えず、ポリシリコン膜を垂直にエッチング加工を施すことができる。
１…マグネトロン、２…導波管、３…石英版、４…ソレノイドコイル、５…プラズマ、６…半導体ウエハ、７…静電吸着電源、８…試料台、９…高周波電源、１０…シリコン基板、１１…ゲート酸化膜、１２…ポリシリコン膜、１４…フォトレジスト
Claims (2)
- 半導体基板上にゲート酸化膜とポリシリコン膜を形成したゲート配線層の前記ポリシリコン膜をメインエッチング処理した後、該メインエッチング後に残ったポリシリコン膜の追加エッチングであるオーバーエッチング処理を行うことによりゲート配線を加工するドライエッチング方法において、
前記メインエッチング処理は、前記ゲート酸化膜の表面の露出が始まる時点までＨＢｒガスとＯ ２ ガスとＣｌ ２ ガスとを含むエッチングガスを用いて前記ポリシリコン膜をエッチングし、
前記オーバーエッチング処理は、ＨＢｒガスを含むエッチングガスに、炭素原子を含む一般式がＣｘＨｙで表されるガスもしくはＣＯ、ＣＯ２ガスのうち少なくとも１つ以上を添加した配合ガスを用いて前記メインエッチング処理後に残ったポリシリコン膜をエッチングすることを特徴とするドライエッチング方法。 - 請求項１記載のドライエッチング方法において、
前記ＣｘＨｙで表されるガスがＣＨ４ ガスであることを特徴とするドライエッチング方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006074020A JP4865373B2 (ja) | 2006-03-17 | 2006-03-17 | ドライエッチング方法 |
| TW095130464A TW200737341A (en) | 2006-03-17 | 2006-08-18 | Dry etching method |
| KR1020060078760A KR100848362B1 (ko) | 2006-03-17 | 2006-08-21 | 드라이 에칭방법 |
| US11/509,736 US20070218696A1 (en) | 2006-03-17 | 2006-08-25 | Dry etching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006074020A JP4865373B2 (ja) | 2006-03-17 | 2006-03-17 | ドライエッチング方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2007250940A JP2007250940A (ja) | 2007-09-27 |
| JP2007250940A5 JP2007250940A5 (ja) | 2009-02-12 |
| JP4865373B2 true JP4865373B2 (ja) | 2012-02-01 |
Family
ID=38518454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006074020A Expired - Fee Related JP4865373B2 (ja) | 2006-03-17 | 2006-03-17 | ドライエッチング方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20070218696A1 (ja) |
| JP (1) | JP4865373B2 (ja) |
| KR (1) | KR100848362B1 (ja) |
| TW (1) | TW200737341A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5250476B2 (ja) | 2009-05-11 | 2013-07-31 | 株式会社日立ハイテクノロジーズ | ドライエッチング方法 |
| CN102376553B (zh) * | 2010-08-05 | 2013-06-12 | 中芯国际集成电路制造(上海)有限公司 | 一种栅极刻蚀方法 |
| KR101623654B1 (ko) * | 2014-11-25 | 2016-05-23 | 아주대학교산학협력단 | 플라즈마 가스를 사용한 실리콘 기판 식각방법 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4855017A (en) * | 1985-05-03 | 1989-08-08 | Texas Instruments Incorporated | Trench etch process for a single-wafer RIE dry etch reactor |
| US5208180A (en) * | 1992-03-04 | 1993-05-04 | Micron Technology, Inc. | Method of forming a capacitor |
| US5439833A (en) * | 1994-03-15 | 1995-08-08 | National Semiconductor Corp. | Method of making truly complementary and self-aligned bipolar and CMOS transistor structures with minimized base and gate resistances and parasitic capacitance |
| JPH08115900A (ja) * | 1994-10-18 | 1996-05-07 | Sony Corp | シリコン系材料層のパターニング方法 |
| JP3371180B2 (ja) * | 1995-06-09 | 2003-01-27 | ソニー株式会社 | 配線形成方法 |
| KR100230981B1 (ko) * | 1996-05-08 | 1999-11-15 | 김광호 | 반도체장치 제조공정의 플라즈마 식각 방법 |
| US6479373B2 (en) * | 1997-02-20 | 2002-11-12 | Infineon Technologies Ag | Method of structuring layers with a polysilicon layer and an overlying metal or metal silicide layer using a three step etching process with fluorine, chlorine, bromine containing gases |
| US6322714B1 (en) * | 1997-11-12 | 2001-11-27 | Applied Materials Inc. | Process for etching silicon-containing material on substrates |
| US6635185B2 (en) * | 1997-12-31 | 2003-10-21 | Alliedsignal Inc. | Method of etching and cleaning using fluorinated carbonyl compounds |
| US6074952A (en) * | 1998-05-07 | 2000-06-13 | Vanguard International Semiconductor Corporation | Method for forming multi-level contacts |
| US6143611A (en) * | 1998-07-30 | 2000-11-07 | Micron Technology, Inc. | Semiconductor processing methods, methods of forming electronic components, and transistors |
| JP2000252259A (ja) * | 1999-02-25 | 2000-09-14 | Sony Corp | ドライエッチング方法及び半導体装置の製造方法 |
| US6583065B1 (en) * | 1999-08-03 | 2003-06-24 | Applied Materials Inc. | Sidewall polymer forming gas additives for etching processes |
| US6235643B1 (en) * | 1999-08-10 | 2001-05-22 | Applied Materials, Inc. | Method for etching a trench having rounded top and bottom corners in a silicon substrate |
| US6261967B1 (en) * | 2000-02-09 | 2001-07-17 | Infineon Technologies North America Corp. | Easy to remove hard mask layer for semiconductor device fabrication |
| JP2001237415A (ja) * | 2000-02-21 | 2001-08-31 | Nec Corp | 半導体装置の製造方法 |
| US6670278B2 (en) * | 2001-03-30 | 2003-12-30 | Lam Research Corporation | Method of plasma etching of silicon carbide |
| JP2003077838A (ja) * | 2001-08-30 | 2003-03-14 | Toshiba Corp | 半導体製造装置のドライクリーニング時期判定システム、半導体製造装置のドライクリーニング方法、半導体製造装置のドライクリーニングシステム及び半導体装置の製造方法 |
| US6528418B1 (en) * | 2001-09-20 | 2003-03-04 | Hynix Semiconductor Inc. | Manufacturing method for semiconductor device |
| US6921723B1 (en) * | 2002-04-23 | 2005-07-26 | Applied Materials, Inc. | Etching method having high silicon-to-photoresist selectivity |
| US6716570B2 (en) * | 2002-05-23 | 2004-04-06 | Institute Of Microelectronics | Low temperature resist trimming process |
| US20040018739A1 (en) * | 2002-07-26 | 2004-01-29 | Applied Materials, Inc. | Methods for etching using building blocks |
| US7141505B2 (en) * | 2003-06-27 | 2006-11-28 | Lam Research Corporation | Method for bilayer resist plasma etch |
| US7344965B2 (en) * | 2003-12-10 | 2008-03-18 | International Business Machines Corporation | Method of etching dual pre-doped polysilicon gate stacks using carbon-containing gaseous additions |
| US7012027B2 (en) * | 2004-01-27 | 2006-03-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Zirconium oxide and hafnium oxide etching using halogen containing chemicals |
| JP4723871B2 (ja) * | 2004-06-23 | 2011-07-13 | 株式会社日立ハイテクノロジーズ | ドライエッチング装置 |
| US7109085B2 (en) * | 2005-01-11 | 2006-09-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Etching process to avoid polysilicon notching |
-
2006
- 2006-03-17 JP JP2006074020A patent/JP4865373B2/ja not_active Expired - Fee Related
- 2006-08-18 TW TW095130464A patent/TW200737341A/zh not_active IP Right Cessation
- 2006-08-21 KR KR1020060078760A patent/KR100848362B1/ko not_active IP Right Cessation
- 2006-08-25 US US11/509,736 patent/US20070218696A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| TWI360176B (ja) | 2012-03-11 |
| KR20070094434A (ko) | 2007-09-20 |
| KR100848362B1 (ko) | 2008-07-24 |
| US20070218696A1 (en) | 2007-09-20 |
| JP2007250940A (ja) | 2007-09-27 |
| TW200737341A (en) | 2007-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4579611B2 (ja) | ドライエッチング方法 | |
| JP5085997B2 (ja) | プラズマエッチング性能強化方法及び装置 | |
| JP3574680B2 (ja) | キセノンを用いたプラズマエッチング | |
| TWI458008B (zh) | 用於蝕刻半導體結構之具有脈衝樣品偏壓的脈衝電漿系統 | |
| JP5271267B2 (ja) | エッチング処理を実行する前のマスク層処理方法 | |
| US7449414B2 (en) | Method of treating a mask layer prior to performing an etching process | |
| JPH0982687A (ja) | 半導体装置の製造方法 | |
| TWI716378B (zh) | 蝕刻方法 | |
| US9805945B2 (en) | Etching method | |
| US7572386B2 (en) | Method of treating a mask layer prior to performing an etching process | |
| JP2003518738A (ja) | シリコンの金属マスクエッチング方法 | |
| US20040129674A1 (en) | Method and system to enhance the removal of high-k dielectric materials | |
| KR102458996B1 (ko) | 에칭 방법 | |
| US20080032507A1 (en) | Method of treating a mask layer prior to performing an etching process | |
| JP4865373B2 (ja) | ドライエッチング方法 | |
| JP5297615B2 (ja) | ドライエッチング方法 | |
| US6277759B1 (en) | Plasma etching methods | |
| JP2009076711A (ja) | 半導体装置の製造方法 | |
| US6544896B1 (en) | Method for enhancing etching of TiSix | |
| JP3729869B2 (ja) | 半導体装置の製造方法 | |
| JP3172340B2 (ja) | プラズマ処理装置 | |
| JPH0458176B2 (ja) | ||
| JPH1197415A (ja) | ドライエッチング方法およびその装置 | |
| US20220367202A1 (en) | Substrate processing method and substrate processing apparatus | |
| JP2008010692A (ja) | ドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081224 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090702 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111012 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111108 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111110 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |