JP5085997B2 - プラズマエッチング性能強化方法及び装置 - Google Patents
プラズマエッチング性能強化方法及び装置 Download PDFInfo
- Publication number
- JP5085997B2 JP5085997B2 JP2007214211A JP2007214211A JP5085997B2 JP 5085997 B2 JP5085997 B2 JP 5085997B2 JP 2007214211 A JP2007214211 A JP 2007214211A JP 2007214211 A JP2007214211 A JP 2007214211A JP 5085997 B2 JP5085997 B2 JP 5085997B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- gas
- silicon
- feature
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Description
・誘電層とマスク層との間での高いエッチング選択性
・垂直方向で直線となる特徴部のプロファイル
・限界寸法(CD)の制御
前記誘電層上にマスクを形成するステップと、
前記マスクの露出面に保護シリコン含有被覆を形成するステップと、
前記マスク及び保護シリコン含有被覆を介して前記誘電層をエッチングすることによって前記特徴部を形成するステップと、を備え、
前記保護シリコン含有被覆を形成するステップは、
SiF4とH2とを含む保護被覆ガスを提供するステップと、
前記保護被覆ガスをプラズマに変換するステップと、
前記プラズマから前記保護シリコン含有被覆を堆積させるステップと、
前記保護被覆ガスを停止するステップと、
を含み、
前記特徴部は、底部を有し、
前記保護シリコン含有被覆を形成するステップは、前記特徴部の前記底部となる部分に前記保護シリコン含有被覆を堆積させない、方法である。
(2)本発明の他の形態としての方法は、誘電層をエッチングして特徴部を形成する方法であって、
誘電層上にマスクを形成するステップと、
前記誘電層をエッチングすることによって前記特徴部を部分的に形成するステップと、
前記部分的に形成された特徴部の側壁に保護シリコン含有被覆を形成するステップと、
前記誘電層をエッチングすることによって前記特徴部を完全に形成するステップと、を備え、
前記保護シリコン含有被覆を形成するステップは、
SiF4とH2とを含む保護被覆ガスを提供するステップと、
前記保護被覆ガスをプラズマに変換するステップと、
前記プラズマから前記保護シリコン含有被覆を堆積させるステップと、
前記保護被覆ガスを停止するステップと、
を含み、
前記特徴部は、底部を有し、
前記保護シリコン含有被覆を形成するステップは、前記特徴部の前記底部となる部分に前記保護シリコン含有被覆を堆積させない、方法である。
(3)本発明の一形態としての装置は、マスクの下に配置された誘電層に特徴部を形成する装置であって、
プラズマ処理チャンバ筐体を形成するチャンバ壁と、
前記プラズマ処理チャンバ筐体内で基板を支持する基盤支持部と、
前記プラズマ処理チャンバ筐体内の圧力を調整する圧力調整器と、
プラズマを維持するために前記プラズマ処理チャンバ筐体に電力を提供する少なくとも一個の電極と、
前記プラズマ処理チャンバ筐体内にガスを提供するガス入口と、
前記プラズマ処理チャンバ筐体からガスを排出するガス出口と、
を有するプラズマ処理チャンバと、
シリコン含有堆積ガスソースと、
エッチングガスソースと、
を有し、前記ガス入口と流体的に連絡するガスソースと、
少なくとも一個のプロセッサと、
コンピュータ読み取り可能な媒体と、
を有し、前記ガスソース及び前記少なくとも一個の電極に制御可能に接続されたコントローラと、
を備え、
前記コンピュータ読み取り可能な媒体が、
前記シリコン含有ガスソースからシリコン含有堆積ガスを提供するためのコンピュータ読み取り可能なコード、
前記シリコン含有堆積ガスからプラズマを形成するためのコンピュータ読み取り可能なコード、
前記マスクの露出面において、前記プラズマから保護シリコン含有被覆を堆積させるためのコンピュータ読み取り可能なコード、及び
前記シリコン含有ガスソースから前記シリコン含有堆積ガスを提供するステップを終了するためのコンピュータ読み取り可能なコード、
を含み、前記マスクの露出面に保護シリコン含有被覆を形成するためのコンピュータ読み取り可能なコードと、
前記エッチガスソースからエッチガスを提供するためのコンピュータ読み取り可能なコード、
前記エッチガスから、前記誘電層をエッチングするプラズマを形成するためのコンピュータ読み取り可能なコード、及び
前記エッチガスソースから前記エッチガスを提供するステップを終了するためのコンピュータ読み取り可能なコード、
を含み、前記マスク及び保護シリコン含有被覆を介して前記誘電層をエッチングすることによって前記特徴部を形成するためのコンピュータ読み取り可能なコードと、
を含み、
前記特徴部は、底部を有し、
前記保護シリコン含有被覆を形成するためのコンピュータ読み取り可能なコードは、前記特徴部の前記底部となる部分に前記保護シリコン含有被覆を堆積させない、装置である。
(4)本発明は、以下の適用例としても実現可能である。
[適用例1]
誘電層に特徴部をエッチングする方法であって、
前記誘電層上にマスクを形成するステップと、
前記マスクの露出面に保護シリコン含有被覆を形成するステップと、
前記マスク及び保護シリコン含有被覆を介して前記特徴部をエッチングするステップと、を備える方法。
[適用例2]
前記特徴部は、底部を有し、
前記保護シリコン含有被覆を形成するステップは、前記特徴部の前記底部に前記シリコン含有被覆を堆積させない、適用例1記載の方法。
[適用例3]
前記保護シリコン含有被覆を形成するステップは、
SiF4、SiH4、Si(CH3)4、SiH(CH3)3、SiH2(CH3)2、SiH3(CH3)、Si(C2H5)4、又は他の有機シリコン化合物のうちの少なくとも一つを含む保護被覆ガスを提供するステップと、
前記保護被覆ガスをプラズマに変換するステップと、
前記プラズマから前記保護シリコン被覆を堆積させるステップと、
前記保護被覆ガスを停止するステップと、を含む、適用例1記載の方法。
[適用例4]
前記保護被覆ガスは、SiF4を含む、適用例3記載の方法。
[適用例5]
前記保護被覆ガスは、更にH2を含む、適用例4記載の方法。
[適用例6]
前記マスク及び保護シリコン含有被覆を介して前記特徴部をエッチングするステップは、
CH3F及びCH2F2を含まないエッチングガスを提供するステップと、
前記特徴部をエッチングする前記エッチングガスからプラズマを形成するステップと、を含む、適用例5記載の方法。
[適用例7]
更に、前記保護シリコン被覆を形成する前に、前記誘電層において、前記特徴部をボーイング深度まで部分的にエッチングするステップを備える、適用例6記載の方法。
[適用例8]
前記保護シリコン被覆を形成するステップと、前記特徴部をエッチングするステップとは、少なくとも三回循環的に実行される、適用例6記載の方法。
[適用例9]
前記保護被覆を堆積させるステップは、5〜500Wのバイアス電力を提供するステップを含む、適用例3記載の方法。
[適用例10]
前記バイアス電力を提供するステップは、低周波RF信号を提供するステップを含む、適用例9記載の方法。
[適用例11]
前記特徴部は、垂直なプロファイルを有する、適用例10記載の方法。
[適用例12]
更に、前記保護シリコン被覆を形成する前に、前記誘電層において、前記特徴部をボーイング深度まで部分的にエッチングするステップを備える、適用例1記載の方法。
[適用例13]
前記マスクは、有機材料マスクである、適用例1記載の方法。
[適用例14]
前記マスク及び保護シリコン含有被覆を介して前記特徴部をエッチングするステップは、
CH3F及びCH2F2を含まないエッチングガスを提供するステップと、
前記特徴部をエッチングする前記エッチングガスからプラズマを形成するステップと、を含む、適用例1記載の方法。
[適用例15]
誘電層に特徴部をエッチングする方法であって、
誘電層上にマスクを形成するステップと、
前記誘電層に特徴部を部分的にエッチングするステップと、
前記部分的にエッチングされた特徴部の側壁に保護シリコン含有被覆を形成するステップと、
前記特徴部を完全にエッチングするステップと、を備える方法。
[適用例16]
前記特徴部を部分的にエッチングするステップでは、前記特徴部をボーイング深度までエッチングする、適用例15記載の方法。
[適用例17]
前記特徴部は、底部を有し、
前記保護シリコン含有被覆を形成するステップは、前記特徴部の前記底部に前記シリコン含有被覆を堆積させない、適用例16記載の方法。
[適用例18]
前記保護シリコン含有被覆を形成する前記ステップは、
SiF4、SiH4、Si(CH3)4、SiH(CH3)3、SiH2(CH3)2、SiH3(CH3)、Si(C2H5)4、又は他の有機シリコン化合物のうちの少なくとも一つを含む保護被覆ガスを提供するステップと、
前記保護被覆ガスをプラズマに変換するステップと、
前記プラズマから前記保護シリコン被覆を堆積させるステップと、
前記保護被覆ガスを停止するステップと、を含む、適用例17記載の方法。
[適用例19]
前記保護被覆を堆積させる前記ステップは、5〜500Wのバイアス電力を提供するステップを含む、適用例18記載の方法。
[適用例20]
前記バイアス電力を提供するステップは、低周波RF信号を提供するステップを含む、適用例19記載の方法。
[適用例21]
前記特徴部は、垂直なプロファイルを有する、適用例20記載の方法。
[適用例22]
前記マスクは、有機材料マスクである、適用例15記載の方法。
[適用例23]
前記特徴部を完全にエッチングするステップは、
CH3F及びCH2F2を含まないエッチングガスを提供するステップと、
前記特徴部をエッチングする前記エッチングガスからプラズマを形成するステップと、を含む、適用例15記載の方法。
[適用例24]
マスクの下に配置された誘電層に特徴部を形成する装置であって、
プラズマ処理チャンバ筐体を形成するチャンバ壁と、
前記プラズマ処理チャンバ筐体内で基板を支持する基盤支持部と、
前記プラズマ処理チャンバ筐体内の圧力を調整する圧力調整器と、
プラズマを維持するために前記プラズマ処理チャンバ筐体に電力を提供する少なくとも一個の電極と、
前記プラズマ処理チャンバ筐体内にガスを提供するガス入口と、
前記プラズマ処理チャンバ筐体からガスを排出するガス出口と、
を有するプラズマ処理チャンバと、
シリコン含有堆積ガスソースと、
エッチングガスソースと、
を有し、前記ガス入口と流体的に連絡するガスソースと、
少なくとも一個のプロセッサと、
コンピュータ読み取り可能な媒体と、
を有し、前記ガスソース及び前記少なくとも一個の電極に制御可能に接続されたコントローラと、
を備え、
前記コンピュータ読み取り可能な媒体が、
前記シリコン含有ガスソースからシリコン含有堆積ガスを提供するためのコンピュータ読み取り可能なコード、
前記シリコン含有堆積ガスからプラズマを形成するためのコンピュータ読み取り可能なコード、
前記マスクの露出面において、前記プラズマからシリコン含有層を堆積させるためのコンピュータ読み取り可能なコード、及び
前記シリコン含有ガスソースから前記シリコン含有堆積ガスを提供するステップを終了するためのコンピュータ読み取り可能なコード、
を含み、前記マスクの露出面にシリコン含有被覆を形成するためのコンピュータ読み取り可能なコードと、
前記エッチガスソースからエッチガスを提供するためのコンピュータ読み取り可能なコード、
前記エッチガスから、前記誘電層に特徴部をエッチングするプラズマを形成するためのコンピュータ読み取り可能なコード、及び
前記エッチガスソースから前記エッチガスを提供するステップを終了するためのコンピュータ読み取り可能なコード、
を含み、前記マスク及び保護シリコン含有層を介して特徴部をエッチングするためのコンピュータ読み取り可能なコードと、
を含む、装置。
本発明の上記その他の特徴は、本発明の詳細な説明において、添付図面と併せて以下に更に詳細に説明する。
単一のエッチング堆積エッチングサイクル
単一の堆積エッチングサイクル
利点
試験結果
試験1.ブランケットシリコンウェーハ堆積及びエッチングの特徴付け
試験2.RFバイアス2MHzでの堆積処理の比較
試験3.部分的にエッチングされたパターン形成済みウェーハでの堆積
試験4.パターン形成済みウェーハの堆積後エッチング
試験5.継続的エッチング−堆積−エッチング処理
試験6.上部CD縮小のための事前堆積
Claims (17)
- 誘電層をエッチングして特徴部を形成する方法であって、
前記誘電層上にマスクを形成するステップと、
前記マスクの露出面に保護シリコン含有被覆を形成するステップと、
前記マスク及び保護シリコン含有被覆を介して前記誘電層をエッチングすることによって前記特徴部を形成するステップと、を備え、
前記保護シリコン含有被覆を形成するステップは、
SiF4とH2とを含む保護被覆ガスを提供するステップと、
前記保護被覆ガスをプラズマに変換するステップと、
前記プラズマから前記保護シリコン含有被覆を堆積させるステップと、
前記保護被覆ガスを停止するステップと、
を含み、
前記特徴部は、底部を有し、
前記保護シリコン含有被覆を形成するステップは、前記特徴部の前記底部となる部分に前記保護シリコン含有被覆を堆積させない、方法。 - 前記マスク及び保護シリコン含有被覆を介して前記誘電層をエッチングするステップは、
CH3F及びCH2F2を含まないエッチングガスを提供するステップと、
前記エッチングガスからプラズマを形成するステップと、を含む、請求項1記載の方法。 - 更に、前記保護シリコン含有被覆を形成する前に、前記誘電層をボーイング深度まで部分的にエッチングするステップを備える、請求項2記載の方法。
- 前記保護シリコン含有被覆を形成するステップと、前記誘電層をエッチングするステップとは、少なくとも三回循環的に実行される、請求項2記載の方法。
- 前記保護シリコン含有被覆を堆積させるステップは、5〜500Wのバイアス電力を提供するステップを含む、請求項1記載の方法。
- 前記バイアス電力を提供するステップは、低周波RF信号を提供するステップを含む、請求項5記載の方法。
- 前記特徴部は、垂直なプロファイルを有する、請求項6記載の方法。
- 更に、前記保護シリコン含有被覆を形成する前に、前記誘電層をボーイング深度まで部分的にエッチングするステップを備える、請求項1記載の方法。
- 前記マスクは、有機材料マスクである、請求項1記載の方法。
- 誘電層をエッチングして特徴部を形成する方法であって、
誘電層上にマスクを形成するステップと、
前記誘電層をエッチングすることによって前記特徴部を部分的に形成するステップと、
前記部分的に形成された特徴部の側壁に保護シリコン含有被覆を形成するステップと、
前記誘電層をエッチングすることによって前記特徴部を完全に形成するステップと、を備え、
前記保護シリコン含有被覆を形成するステップは、
SiF4とH2とを含む保護被覆ガスを提供するステップと、
前記保護被覆ガスをプラズマに変換するステップと、
前記プラズマから前記保護シリコン含有被覆を堆積させるステップと、
前記保護被覆ガスを停止するステップと、
を含み、
前記特徴部は、底部を有し、
前記保護シリコン含有被覆を形成するステップは、前記特徴部の前記底部となる部分に前記保護シリコン含有被覆を堆積させない、方法。 - 前記誘電層をエッチングすることによって前記特徴部を部分的に形成するステップでは、前記誘電層をボーイング深度までエッチングする、請求項10記載の方法。
- 前記保護シリコン含有被覆を堆積させる前記ステップは、5〜500Wのバイアス電力を提供するステップを含む、請求項10記載の方法。
- 前記バイアス電力を提供するステップは、低周波RF信号を提供するステップを含む、請求項12記載の方法。
- 前記特徴部は、垂直なプロファイルを有する、請求項13記載の方法。
- 前記マスクは、有機材料マスクである、請求項10記載の方法。
- 前記誘電層をエッチングすることによって前記特徴部を完全に形成するステップは、
CH3F及びCH2F2を含まないエッチングガスを提供するステップと、
前記エッチングガスからプラズマを形成するステップと、を含む、請求項10記載の方法。 - マスクの下に配置された誘電層に特徴部を形成する装置であって、
プラズマ処理チャンバ筐体を形成するチャンバ壁と、
前記プラズマ処理チャンバ筐体内で基板を支持する基盤支持部と、
前記プラズマ処理チャンバ筐体内の圧力を調整する圧力調整器と、
プラズマを維持するために前記プラズマ処理チャンバ筐体に電力を提供する少なくとも一個の電極と、
前記プラズマ処理チャンバ筐体内にガスを提供するガス入口と、
前記プラズマ処理チャンバ筐体からガスを排出するガス出口と、
を有するプラズマ処理チャンバと、
シリコン含有堆積ガスソースと、
エッチングガスソースと、
を有し、前記ガス入口と流体的に連絡するガスソースと、
少なくとも一個のプロセッサと、
コンピュータ読み取り可能な媒体と、
を有し、前記ガスソース及び前記少なくとも一個の電極に制御可能に接続されたコントローラと、
を備え、
前記コンピュータ読み取り可能な媒体が、
前記シリコン含有ガスソースからシリコン含有堆積ガスを提供するためのコンピュータ読み取り可能なコード、
前記シリコン含有堆積ガスからプラズマを形成するためのコンピュータ読み取り可能なコード、
前記マスクの露出面において、前記プラズマから保護シリコン含有被覆を堆積させるためのコンピュータ読み取り可能なコード、及び
前記シリコン含有ガスソースから前記シリコン含有堆積ガスを提供するステップを終了するためのコンピュータ読み取り可能なコード、
を含み、前記マスクの露出面に保護シリコン含有被覆を形成するためのコンピュータ読み取り可能なコードと、
前記エッチガスソースからエッチガスを提供するためのコンピュータ読み取り可能なコード、
前記エッチガスから、前記誘電層をエッチングするプラズマを形成するためのコンピュータ読み取り可能なコード、及び
前記エッチガスソースから前記エッチガスを提供するステップを終了するためのコンピュータ読み取り可能なコード、
を含み、前記マスク及び保護シリコン含有被覆を介して前記誘電層をエッチングすることによって前記特徴部を形成するためのコンピュータ読み取り可能なコードと、
を含み、
前記特徴部は、底部を有し、
前記保護シリコン含有被覆を形成するためのコンピュータ読み取り可能なコードは、前記特徴部の前記底部となる部分に前記保護シリコン含有被覆を堆積させない、装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/508,725 | 2006-08-22 | ||
US11/508,725 US7977390B2 (en) | 2002-10-11 | 2006-08-22 | Method for plasma etching performance enhancement |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008060566A JP2008060566A (ja) | 2008-03-13 |
JP2008060566A5 JP2008060566A5 (ja) | 2010-09-24 |
JP5085997B2 true JP5085997B2 (ja) | 2012-11-28 |
Family
ID=39129128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007214211A Active JP5085997B2 (ja) | 2006-08-22 | 2007-08-21 | プラズマエッチング性能強化方法及び装置 |
Country Status (6)
Country | Link |
---|---|
JP (1) | JP5085997B2 (ja) |
KR (1) | KR101468213B1 (ja) |
CN (1) | CN101131927A (ja) |
MY (1) | MY148830A (ja) |
SG (1) | SG140538A1 (ja) |
TW (1) | TWI453814B (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5662079B2 (ja) * | 2010-02-24 | 2015-01-28 | 東京エレクトロン株式会社 | エッチング処理方法 |
US9373521B2 (en) | 2010-02-24 | 2016-06-21 | Tokyo Electron Limited | Etching processing method |
US8574447B2 (en) * | 2010-03-31 | 2013-11-05 | Lam Research Corporation | Inorganic rapid alternating process for silicon etch |
JP6001940B2 (ja) * | 2012-07-11 | 2016-10-05 | 東京エレクトロン株式会社 | パターン形成方法及び基板処理システム |
US20140051256A1 (en) * | 2012-08-15 | 2014-02-20 | Lam Research Corporation | Etch with mixed mode pulsing |
JP2014225501A (ja) * | 2013-05-15 | 2014-12-04 | 東京エレクトロン株式会社 | プラズマエッチング方法及びプラズマエッチング装置 |
CN104616956B (zh) * | 2013-11-05 | 2017-02-08 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 等离子体刻蚀设备及方法 |
JP6331452B2 (ja) * | 2014-02-19 | 2018-05-30 | 愛知製鋼株式会社 | 有機膜のエッチング方法 |
JP6549765B2 (ja) * | 2014-06-16 | 2019-07-24 | 東京エレクトロン株式会社 | 処理方法 |
CN105336665B (zh) * | 2014-06-19 | 2019-01-29 | 中芯国际集成电路制造(上海)有限公司 | 基于超低k电介质的互连结构的制造方法及制造的产品 |
JP2017098478A (ja) | 2015-11-27 | 2017-06-01 | 東京エレクトロン株式会社 | エッチング方法 |
JP6584339B2 (ja) * | 2016-02-10 | 2019-10-02 | Sppテクノロジーズ株式会社 | 半導体素子の製造方法 |
JP6770848B2 (ja) | 2016-03-29 | 2020-10-21 | 東京エレクトロン株式会社 | 被処理体を処理する方法 |
JP6784530B2 (ja) | 2016-03-29 | 2020-11-11 | 東京エレクトロン株式会社 | 被処理体を処理する方法 |
KR102362462B1 (ko) | 2016-03-29 | 2022-02-14 | 도쿄엘렉트론가부시키가이샤 | 피처리체를 처리하는 방법 |
KR102549308B1 (ko) | 2016-03-29 | 2023-06-30 | 도쿄엘렉트론가부시키가이샤 | 에칭 장치 |
US10658194B2 (en) * | 2016-08-23 | 2020-05-19 | Lam Research Corporation | Silicon-based deposition for semiconductor processing |
CN106856163A (zh) * | 2016-11-22 | 2017-06-16 | 上海华力微电子有限公司 | 一种高深宽比图形结构的形成方法 |
CN114137803A (zh) * | 2016-12-02 | 2022-03-04 | Asml荷兰有限公司 | 改变蚀刻参数的方法 |
JP6415636B2 (ja) * | 2017-05-25 | 2018-10-31 | 東京エレクトロン株式会社 | プラズマエッチング方法及びプラズマエッチング装置 |
JP7037384B2 (ja) * | 2018-02-19 | 2022-03-16 | キオクシア株式会社 | 半導体装置の製造方法 |
JP2020064924A (ja) * | 2018-10-16 | 2020-04-23 | 東京エレクトロン株式会社 | 窒化膜の成膜方法および半導体装置の製造方法 |
JP7174634B2 (ja) | 2019-01-18 | 2022-11-17 | 東京エレクトロン株式会社 | 膜をエッチングする方法 |
WO2020121540A1 (ja) * | 2019-02-04 | 2020-06-18 | 株式会社日立ハイテク | プラズマ処理方法及びプラズマ処理装置 |
JP7235864B2 (ja) * | 2019-02-11 | 2023-03-08 | 長江存儲科技有限責任公司 | 保護層のin-situ形成を伴う新規のエッチング処理 |
JP7422557B2 (ja) * | 2019-02-28 | 2024-01-26 | 東京エレクトロン株式会社 | 基板処理方法および基板処理装置 |
JP7390199B2 (ja) | 2020-01-29 | 2023-12-01 | 東京エレクトロン株式会社 | エッチング方法、基板処理装置、及び基板処理システム |
JP2022150973A (ja) | 2021-03-26 | 2022-10-07 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
CN116997995A (zh) * | 2022-03-02 | 2023-11-03 | 株式会社日立高新技术 | 等离子处理方法 |
CN115513051B (zh) * | 2022-11-04 | 2023-02-10 | 合肥晶合集成电路股份有限公司 | 硬掩模层返工方法及dmos形成方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4241045C1 (de) * | 1992-12-05 | 1994-05-26 | Bosch Gmbh Robert | Verfahren zum anisotropen Ätzen von Silicium |
US5545289A (en) * | 1994-02-03 | 1996-08-13 | Applied Materials, Inc. | Passivating, stripping and corrosion inhibition of semiconductor substrates |
JPH08195380A (ja) * | 1995-01-13 | 1996-07-30 | Sony Corp | コンタクトホールの形成方法 |
US7169695B2 (en) * | 2002-10-11 | 2007-01-30 | Lam Research Corporation | Method for forming a dual damascene structure |
US7169701B2 (en) * | 2004-06-30 | 2007-01-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dual damascene trench formation to avoid low-K dielectric damage |
TWI255502B (en) * | 2005-01-19 | 2006-05-21 | Promos Technologies Inc | Method for preparing structure with high aspect ratio |
-
2007
- 2007-08-07 SG SG200705771-4A patent/SG140538A1/en unknown
- 2007-08-07 MY MYPI20071310A patent/MY148830A/en unknown
- 2007-08-08 TW TW096129259A patent/TWI453814B/zh active
- 2007-08-17 KR KR1020070082844A patent/KR101468213B1/ko not_active IP Right Cessation
- 2007-08-21 CN CNA2007101417360A patent/CN101131927A/zh active Pending
- 2007-08-21 JP JP2007214211A patent/JP5085997B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
KR20080018110A (ko) | 2008-02-27 |
MY148830A (en) | 2013-06-14 |
CN101131927A (zh) | 2008-02-27 |
SG140538A1 (en) | 2008-03-28 |
TW200818313A (en) | 2008-04-16 |
TWI453814B (zh) | 2014-09-21 |
KR101468213B1 (ko) | 2014-12-03 |
JP2008060566A (ja) | 2008-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5085997B2 (ja) | プラズマエッチング性能強化方法及び装置 | |
US7977390B2 (en) | Method for plasma etching performance enhancement | |
KR101029947B1 (ko) | 플라즈마 에칭 성능 강화를 위한 방법 | |
US6833325B2 (en) | Method for plasma etching performance enhancement | |
JP4971978B2 (ja) | ガス化学反応および炭化水素付加の周期的変調を用いたプラズマストリッピング方法 | |
JP5087271B2 (ja) | ガス化学反応の周期的変調を用いたプラズマエッチング方法 | |
EP1856717A2 (en) | Stabilized photoresist structure for etching process | |
US7682516B2 (en) | Vertical profile fixing | |
WO2006130319A2 (en) | Critical dimension reduction and roughness control | |
KR20080093392A (ko) | 제어된 임계 치수 수축의 에칭 처리 | |
US8642482B2 (en) | Plasma etching method, control program and computer storage medium | |
TWI692809B (zh) | 蝕刻方法 | |
TWI737785B (zh) | 被處理體之處理方法 | |
TWI722187B (zh) | 蝕刻方法 | |
TWI766866B (zh) | 蝕刻方法 | |
KR101075045B1 (ko) | 플라즈마 에칭 성능 강화를 위한 방법 | |
TWI713486B (zh) | 蝕刻方法(二) | |
JP6840041B2 (ja) | エッチング方法 | |
TWI489549B (zh) | 可減少損壞之低介電常數介電層蝕刻方法 | |
JP2021028959A (ja) | エッチング方法及び基板処理装置 | |
WO2006019849A1 (en) | Low-k dielectric etch |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100804 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120814 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120906 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5085997 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |