CN116997995A - 等离子处理方法 - Google Patents

等离子处理方法 Download PDF

Info

Publication number
CN116997995A
CN116997995A CN202280005982.6A CN202280005982A CN116997995A CN 116997995 A CN116997995 A CN 116997995A CN 202280005982 A CN202280005982 A CN 202280005982A CN 116997995 A CN116997995 A CN 116997995A
Authority
CN
China
Prior art keywords
protective film
etching
pattern
film
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280005982.6A
Other languages
English (en)
Inventor
松井都
桑原谦一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Publication of CN116997995A publication Critical patent/CN116997995A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
    • G01N21/41—Refractivity; Phase-affecting properties, e.g. optical path length
    • G01N21/45—Refractivity; Phase-affecting properties, e.g. optical path length using interferometric methods; using Schlieren methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种等离子处理方法，仅在图案内的所希望的材料上形成用于抑制蚀刻的保护膜，对图案进行蚀刻处理。对成膜于试样的被蚀刻膜进行等离子蚀刻的等离子处理方法具有：清洁化工序，对所述试样的表面进行清洁化；保护膜形成工序，在形成于所述被蚀刻膜的图案对所希望的材料选择性地形成保护膜；氧化工序，在所述保护膜形成工序之后，使所述保护膜氧化；以及蚀刻工序，对所述被蚀刻膜进行等离子蚀刻。

Description

等离子处理方法
技术领域
本发明涉及等离子处理方法以及等离子处理装置，特别涉及包括在晶片上的图案的上表面形成所希望的蚀刻保护膜的工序的等离子处理方法以及等离子处理装置。
背景技术
由于半导体元件等功能元件制品的微细化以及三维化，在半导体制造中的干式蚀刻工序中，以薄膜隔离物、金属等各种材料为掩模的槽、孔洞的三维加工技术变得重要。半导体设备的图案中的掩模、栅极绝缘膜、蚀刻阻挡件等的厚度变薄，要求以原子层水平控制形状的加工技术。进而，伴随着器件的三维化，加工复杂的形状的工序增加。在利用干式蚀刻工序对这样的器件进行加工时，为了控制图案的尺寸进行加工，在蚀刻装置内在图案上形成保护膜来均匀地调整图案尺寸，抑制尺寸的偏差作为这样的技术，在专利文献1中，为了抑制掩模图案的尺寸偏差，公开了在干式蚀刻前在掩模图案上形成保护膜的方法。在本技术中，对晶片内赋予温度分布，以使得能形成保护膜，从而抑制初始的掩模图案的宽度的尺寸偏差，由此来抑制晶片内的尺寸偏差。
此外，在专利文献2中，公开了如下技术：为了尽可能不对掩模等对蚀刻材料进行蚀刻，以高选择比对所希望的图案进行加工，在蚀刻装置内在图案上形成保护膜后，将保护膜作为掩模进行蚀刻。在专利文献2中，公开了如下技术：为了使保护膜的膜厚和尺寸均匀，在干式蚀刻前在图案上形成保护膜，进而，除去保护膜的一部分，以使得所形成的保护膜的膜厚和尺寸在晶片面内变得均匀，将在晶片面内均匀化的保护膜作为掩模进行干式蚀刻。
在先技术文献
专利文献
专利文献1：日本特开2017-212331号公报
专利文献2：国际公开第2020/121540号发明内容
发明内容
-发明所要解决的课题-
如上所述，如下的技术变得重要：在三维器件中的图案的微细化和复杂化的同时，以原子层水平控制微细且复杂的结构的器件的加工形状，并且以高选择比对多种膜进行加工的技术变得重要。为了进行这样的加工，公开了如下方法：在利用干式蚀刻装置对图案进行加工之前，在干式蚀刻装置内在图案上形成保护膜后，进行蚀刻。
首先，在专利文献1中，作为抑制图案的最小线宽度的偏差的方法，公开了在蚀刻前在掩模图案表面沉积膜的方法。此时，由于沉积膜的沉积速率依赖于晶片温度，因此通过使晶片温度在各区域变化以使得校正沉积速率与温度的关联、预先测定的图案尺寸的偏差，来形成用于校正槽宽度的偏差的较薄的膜，从而调整晶片面内的槽宽度。为了抑制图案的上表面的蚀刻，需要形成无法将从等离子照射的离子的能量供给至保护膜与图案表面的界面的程度的厚度的保护膜。在专利文献1的方法中，如图3所示，在形成于基板103上的图案的底面123以及没有图案的区域124形成有与侧面122相同程度的膜厚的沉积膜120，因此能够减少图案的尺寸偏差。但是，由于无法独立地调整侧面120的沉积膜的厚度与上表面122、图案的底面123以及没有图案的区域124处的厚度，因此在作为被蚀刻区域的图案的底面123以及没有图案的区域124也形成有沉积膜120。因此，无法提高蚀刻中的选择比。
在专利文献2中公开了一种保护膜形成方法，其具有：保护膜沉积工序，在图案的槽底不沉积膜而在图案上部形成宽度比图案上部的宽度大的保护膜；和保护膜部分除去工序，除去在沉积工序中形成的沉积膜的晶片面内分布中的晶片中央部分的过剩的沉积膜，控制晶片面内均匀性以及保护膜的宽度的晶片面内偏差。在专利文献2所记载的方法中，例如，若在图案的密度高的槽图案上形成沉积膜，则由等离子生成的自由基等的沉积性粒子难以侵入图案的槽内，因此能够仅在图案上部形成沉积膜。
但是，在半导体装置制造工序中途的晶片上的图案中，如图4所示，存在形成有密度高的图案102的区域107和没有图案102的区域108、或者图案间的空间宽度足够宽从而由等离子生成的离子130、自由基131等的沉积成分能够充分侵入图案间的空间内的区域混合存在的情况。在对存在这样的图案的晶片进行加工的情况下，在专利文献2所记载的方法中，例如，如图4所示，在图案密的区域107中，能够在图案的上表面形成厚的保护膜101，但同时，由于在没有图案的区域108的表面上109也充分照射沉积性粒子，因此形成厚的保护膜104。在接下来的蚀刻工序中，厚的保护膜104阻碍没有图案的区域108的表面109的蚀刻，因此难以同时蚀刻图案的底106和没有图案的区域108的表面109。
本发明的目的在于提供一种保护膜形成方法，其能够在蚀刻前不在晶片上的图案少的区域、没有图案的区域沉积不需要的沉积膜，而仅在图案内的所希望的材料上形成用于抑制蚀刻的保护膜。本发明的目的还在于提供一种使用该保护膜形成方法对图案进行蚀刻处理的等离子处理方法。
-用于解决课题的手段-
为了解决以往技术的课题，在本发明的等离子处理方法中，认为通过对构成图案的材料选择性地形成沉积膜，不在没有图案的区域、槽宽度较大的图案的槽内形成不需要的沉积膜，从而能够仅在图案的所希望的表面形成保护膜。首先，设置如下手段：进行前处理工序(清洁化工序)，用于除去在设置于试样台的试样上形成的自然氧化膜、将试样设置于试样台之前的工序中在试样上产生的残留物等，来进行图案的表面的清洁化。进而设置如下手段：为了使用等离子对图案材料选择性地形成保护膜，向处理室供给保护膜形成用气体。作为用于对图案材料选择性地形成保护膜的手段，设置如下手段：进行如下工序(保护膜形成工序)，向处理室的内部导入保护膜形成用气体，利用等离子产生单元产生等离子，选择性地使保护膜沉积在载置于试样台上的试样上所形成的图案表面的材料上。进而，设置如下手段：进行处理工序(氧化工序)，对所形成的保护膜进行改性来确保下一工序中的蚀刻耐性。然后，包括如下工序(蚀刻工序)对试样进行蚀刻处理，向处理室供给蚀刻处理用气体并利用等离子产生单元产生蚀刻处理用气体的等离子，对在图案的表面形成有保护膜的试样进行蚀刻处理，来蚀刻图案之间以及未形成图案的区域的被蚀刻图案区域，进行除去。
进而，为了对较厚的膜进行蚀刻、或对具有高纵横比的图案的底进行加工，而循环地重复实施使保护膜选择性地沉积的工序(保护膜形成工序)、对所沉积的保护膜进行改性的工序(氧化工序)、和对被蚀刻膜进行蚀刻的工序(蚀刻工序)。
此外，为了解决上述以往技术的课题，在本发明中，等离子处理装置构成为具备：处理室，具备载置形成有图案的试样的试样台；气体供给部，向处理室的内部切换供给多种处理气体；以及等离子产生部，产生由气体供给部供给到处理室的内部的处理气体的等离子。进而，等离子处理装置构成为具备：光学系统，对载置于试样台的试样照射光，检测来自试样的干涉光的光谱；以及控制部，控制气体供给部、等离子产生部和光学系统。控制部在控制气体供给部而向处理室的内部供给了保护膜形成用的气体的状态下控制等离子产生部，来对载置在试样台上的试样的表面的材料选择性地形成保护膜。进而，控制部控制气体供给部，在将向处理室的内部供给的气体切换为保护膜改性用的气体的状态下控制等离子产生部，实施氧化处理直至形成在载置于试样台的表面的保护膜成为给定的氧浓度。控制部控制气体供给部，在将向处理室的内部供给的气体切换为蚀刻用的气体的状态下控制等离子产生部，对在载置于试样台的表面形成有形成保护膜的试样进行蚀刻处理。
-发明效果-
根据本发明，能够在蚀刻处理前不在未形成图案的被蚀刻区域形成不需要的保护膜的情况下，在构成图案的对蚀刻材料上选择性地形成蚀刻耐性高的保护膜，能够高选择、高精度且再现性良好地对微细图案进行蚀刻加工。例如，如图5所示，根据本发明，在图案密的区域107中，能够在图案102的上表面形成蚀刻耐性高的保护膜101。另一方面，在没有图案的区域108的表面上109，不形成图4所示的保护膜104。因此，不对图案102的上表面进行蚀刻，就能够对图案的底106和没有图案的区域108的表面109同时进行蚀刻，能够高选择比、高精度且再现性良好地对微细图案进行蚀刻加工。
附图说明
图1是表示本发明的等离子处理装置的一例的图。
图2是表示实施例的保护膜形成方法的工艺流程的一例的图。
图3是用于说明以往方法的课题的说明图。
图4是用于说明其他现有方法的课题的说明图。
图5是实施例的保护膜形成方法的说明图。
图6是说明本实施例的保护膜形成方法的工艺流程的一例的图案剖视图。
图7(a)是在SiCl4与H2的混合气体中添加Cl2来形成保护膜时的形成于Si上以及在SiO2上的保护膜厚的由Cl2流量引起的变化的一例的说明图。
图7(b)是仅在SiO2上形成保护膜、不在Si上形成的一个条件下的保护膜厚的沉积工序的处理时间依赖性的一例的说明图。
图8是本实施例的保护膜改性方法中的保护膜的O/Si组成比的氧化时间依赖性的一例的说明图。
图9是本实施例的保护膜改性方法中的保护膜与Si基板的蚀刻速率的氧化时间依赖性的一例的说明图。
图10是表示本实施例的保护膜改性方法中的保护膜的O/Si组成比与保护膜的蚀刻速率的关系的说明图。
图11(a)是表示Si完全未被氧化的情况下的保护膜118的Si的键合状态的示意图。
图11(b)是表示O/Si组成比为0.5的情况下的保护膜118的Si的键合状态的示意图。
图12是本实施例的循环处理方法的说明图。
具体实施方式
以下，使用附图对本发明的实施方式进行详细说明。另外，在所有附图中，具有相同功能的部件标注相同的附图标记，有时省略其重复的说明。
实施例
本实施例所涉及的蚀刻装置30仅在形成于作为试样的晶片100的表面上的微细的图案102的表面的所希望的非蚀刻材料上选择性地沉积蚀刻耐性高的保护膜118，对形成有保护膜118的图案的下层的被蚀刻材料进行蚀刻而除去。
图1表示本实施例的等离子处理装置的一例的一整体结构。作为等离子处理装置的蚀刻装置30具备处理室31、载置作为试样的晶片100的晶片台(也称为试样台)32、气体供给部33、光学系统39、偏置电源41、高频施加部42以及装置控制部43等。装置控制部43具备光学系统控制部40、气体控制部44、排气系统控制部45、高频控制部46、偏置控制部47、沉积工序控制部48、判定部49以及存储部51等功能块。构成这些装置控制部43的各功能块能够由一台个人计算机(PC)实现。沉积工序控制部48包括判定部49、数据库保存部50以及存储部51，通过将从光学系统控制部40发送的信号和保存于数据库保存部50的数据库50DB进行参照，能够在判定部49判定仅在所希望的材料上(在图5中为图案102之上)形成了保护膜118(在图5中为保护膜101)。
蚀刻装置30设置有设置于处理室31内的晶片台32、和具备储气瓶、阀的气体供给部33，基于来自装置控制部43的控制信号54，将保护膜形成用气体34、保护膜形成用气体35、保护膜形成用气体36、膜质控制用气体37、蚀刻用气体38分别根据处理步骤供给到处理室31的内部。
供给到处理室31的内部的处理气体通过从由装置控制部43控制的高频电源63施加到高频施加部42的高频电力53，在处理室31内被分解为等离子。此外，处理室31内的压力能够通过与处理室31连接的省略了图示的可变传导阀和真空泵，在使所希望的流量的处理气体流动的状态下保持恒定。在处理室31内被分解为等离子而生成的自由基在处理室31内扩散而照射到晶片100的表面。由等离子生成的离子被偏置电压55加速而照射到晶片100的表面，其中，该偏置电压55从由偏置控制部47控制的偏置电源41向晶片台32施加。
光学系统39用于评价形成在晶片100上的保护膜的沉积状态，通过利用光学系统39取得从光学系统39发射并在晶片100反射的光谱，能够评价保护膜选择性地沉积在形成于晶片上的图案的所希望的材料上这一情况以及该保护膜的膜质和膜厚。
为了判定保护膜仅选择性地沉积在所希望的材料上，首先，作为参照数据，将形成有选择性地使保护膜沉积在图案的所希望的材料上的参照用图案的晶片100导入处理室31。保护膜的形状、膜厚以及膜厚、选择性的信息预先作为晶片信息存储于数据库50DB、沉积工序控制部48的存储部51等。
接下来，在光学系统39中，将从光源56发射的入射光57照射到晶片100上的参照槽图案上。作为光源56，例如使用190nm至900nm之间的波长区域的光。被参照图案反射的反射光(干涉光)58由检测器59检测，经过光纤，被分光器61分光并作为反射光谱发送到光学系统控制部40。被发送到光学系统控制部40的反射光谱信息作为参照数据被发送到沉积工序控制部48，并预先作为数据库50DB保存在数据库保存部50中。
作为本实施例的蚀刻方法的实施例，如图5、图6所示，对如下方法进行说明：对于图案密的区域(也称为图案密集的区域)107和没有图案的区域(也称为图案稀疏的区域)108混合存在的图案，在处理室31内对图案的材料选择性地形成保护膜(图5的101、图6的118)，然后对保护膜(图5的101、图6的118)进行改性来确保蚀刻耐性。此外，对将改性后的保护膜作为掩模而在试样上成膜的被蚀刻材料(也称为被蚀刻膜，图5的103、图6的116)以高选择比进行加工的方法进行说明。
使用图2，对本实施例所涉及的等离子处理方法进行说明。图2是表示本实施例的选择性保护膜形成方法的工艺流程的一例的图。此外，图6是说明本实施例的保护膜形成方法的工艺流程的图案剖视图的一例。在本实施例中，如图6的(a)所示，针对图案密的区域107和没有图案的区域108混合存在的图案，不在没有图案的区域108上形成不需要的保护膜(例如，图4的104)而在密图案上的SiO2掩模117的材料上选择性地形成Si系保护膜118，来抑制掩模117的蚀刻，从而以高选择比对被蚀刻图案116进行加工，对于这样的方法，基于图2的流程进行说明。在此，被蚀刻图案116也能够称为被蚀刻材料或者被蚀刻膜。在晶片100中，被蚀刻图案116形成在基板115上。在本实施例中，作为一例，关于作为掩模117的材料而设为二氧化硅(SiO2)、作为被蚀刻图案116的材料而设为硅(Si)的情况，对在掩模117上形成硅(Si)系保护膜(称为Si系保护膜)118的方法进行叙述。Si系保护膜是指包括硅元素的保护膜。掩模117的材料对于SiO2、氮化硅(SiN)、碳化硅(SiC：碳化硅)等除了Si以外还含有氧(O)、氮(N)、碳(C)的材料，也能同样地实施。
在本实施例中，为了判定保护膜沉积的选择性和膜质，使用取得反射光的光谱并判定保护膜沉积工序中的选择性的手段。
首先，将成为参考的初始晶片导入处理室31内，将从光源56产生的入射光57经过光透过用的窗62导入处理室31，照射到晶片100。然后，被反射的反射光(干涉光)58再次穿过窗62，由检测器59检测。由检测器59检测出的光经过光纤被分光器61分光。由该分光器61分光后的反射光谱作为初始反射光谱保存在存储部51中(S201：初始反射光谱测定)。
接下来，对在蚀刻用的晶片100上形成的图案实施前处理，除去在图案表面形成的自然氧化膜、在前工序中产生的残留物等，在图案上形成清洁的表面(S202：前处理)。S202也能够说是对试样100的表面进行清洁化的清洁化工序。用于形成清洁表面的前处理(清洁化工序)能够使用通过等离子处理仅对最表面进行蚀刻的方法、不形成等离子而仅将气体导入处理室31的方法、或者通过热处理使气体、等离子或者药液处理中产生的反应生成物挥发的方法。作为基于等离子处理的前处理方法，例如有使用六氟化硫(SF6)或者三氟甲烷(CHF3：三氟化甲烷)等氟系的蚀刻气体进行等离子处理的方法、或者使用包括氯(Cl2)等卤素的气体进行等离子处理的方法等。
在形成清洁的图案表面之后，在取得了初始反射光谱的图案上照射从光源56产生的入射光57，测定被反射的反射光58的光谱(S203：反射光谱测定)。所取得的反射光谱与初始光谱同样地保存在存储部51中。将所取得的反射的光谱与预先保存在数据库50DB中的清洁图案的反射光谱进行比较，确认成为清洁表面(S204：清洁表面？)。
若蚀刻用的晶片100的表面变得清洁，则开始对图案材料选择性地沉积保护膜的保护膜形成工序(S205：选择性保护膜沉积)。在保护膜形成工序(S205)中，在形成于试样100的图案的一部分上对图案材料选择性地形成保护膜(118)。换句话说，在保护膜形成工序(S205)中，在形成于被蚀刻膜(116)的图案中，对所希望的材料选择性地形成保护膜(118)。所希望的材料是SiO2，仅在SiO2上形成保护膜118。
首先，基于来自装置控制部43的控制信号54，以给定的流量向处理室31供给保护膜形成用气体34、保护膜形成用气体35以及保护膜形成用气体36。所供给的保护膜形成用气体34、保护膜形成用气体35以及保护膜形成用气体36通过施加于高频施加部42的高频电力53而成为等离子，被分解为自由基、离子等。此时，对试样100施加偏置电压55，照射具有10eV以上的能量的离子。在此期间的处理室31内的压力能够通过可变传导阀和真空泵，在流过所希望的流量的处理气体的状态下保持为恒定。由等离子生成的自由基、离子到达晶片100的表面，形成图6的(b)所示的保护膜118。从保护膜形成用气体34生成的自由基、离子具有与图案表面的图案材料键合并沉积的性质。从保护膜形成用气体35生成的自由基、离子与在等离子中从保护膜形成用气体34生成的自由基、离子的一部分和晶片100的表面的材料键合，形成保护膜118。保护膜形成用气体36在成为等离子时，生成具有防止保护膜118附着于Si表面的性质的自由基以及生成离子，与从保护膜形成用气体34生成的自由基、离子键合，从而抑制在没有图案的区域108的表面沉积不需要的保护膜(例如，图4的104)。换句话说，保护膜形成用气体34是对试样上的沉积性高的气体。保护膜形成用气体35是与沉积性高的气体(保护膜形成用气体34)反应而形成保护膜118的气体。保护膜形成用气体36是具有除去不需要的保护膜(图4的104)的沉积成分的效果的气体。在保护膜形成工序(S205)中，使用保护膜形成用气体34、保护膜形成用气体35和保护膜形成用气体36的混合气体。
在本实施例中，作为一例，说明如下情况：通过不在Si上形成保护膜118但仅在SiO2上形成保护膜118的选择性保护膜形成工序(S205)，对掩模117的材料为SiO2、未形成保护膜118的区域108的表面的材料为Si的图案，仅在掩模117上选择性地形成保护膜118，不在大区域的没有图案的区域108形成不需要的保护膜(例如，图4的104)的情况进行说明。作为一例，使用四氯化硅(SiCl4：四氯硅烷)作为保护膜形成用气体34，使用氢(H2)作为保护膜形成用气体35，使用氯(Cl2)作为保护膜形成用气体36，以给定的流量供给至处理室31。换句话说，保护膜形成工序(S205)使用SiCl4气体、H2气体和Cl2气体的混合气体。
图7(a)表示在SiCl4与H2的混合气体中添加Cl2而形成保护膜118时的形成于Si上以及SiO2上的保护膜厚(nm)的Cl2流量引起的变化的一例的说明图。线110表示形成在SiO2上的保护膜118的膜厚，线111表示形成在Si上的保护膜118的膜厚。在Cl2流量少的情况下，在Si上和SiO2上形成的保护膜118的厚度没有差异，但我们发现，如果使Cl2流量增加到一定值以上，则有仅在SiO2上形成保护膜、不在Si上形成的现象。图7(b)示出仅在SiO2上形成保护膜、不在Si上形成的一个条件下的保护膜厚度(nm)的沉积工序的处理时间依赖性的一个例子的说明图。线112表示形成于SiO2上的保护膜118的膜厚与沉积工序的处理时间的关系，线113表示形成于Si上的保护膜118的膜厚与沉积工序的处理时间的关系。可知，若处理时间成为某一定时间以上，则在SiO2上和Si上都形成保护膜118，但若在一定时间以下，则仅在SiO2上形成保护膜118，能够在材料上选择性地形成保护膜。
保护膜形成用气体34除了上述说明的以外，例如在SiO2材料上沉积例如Si(硅元素)等含Si的膜作为保护膜118的情况下，使用SiCl4、或者四氟化硅(SiF4)、四氢化硅(SiH4：甲硅烷)等Si系气体。作为保护膜形成用气体35，例如使用H2、溴化氢(HBr)、氨(NH3)、氟甲烷(CH3F)等含H的气体。作为保护膜形成用气体36，使用具有除去以Si为主成分的沉积膜的性质的气体，例如Cl2。
在作为保护膜形成用气体34使用SiCl4、作为保护膜形成用气体35使用H2、作为保护膜形成用气体36使用Cl2的情况下，通过高频电力53在处理室31内被分解为等离子，生成SiClx、H、Cl等自由基以及离子，这些自由基以及离子照射到晶片100的表面。若SiClx自由基照射到掩模材料的SiO2上，则SiClx自由基与SiO2表面的O键合而吸附在表面。此时，SiClx的Cl的大部分与H自由基反应，成为HCl而从表面脱离。吸附在SiO2上的Si的未键合键与H自由基反应，形成含H和Si的保护膜118。此时，未与H反应的少量的Cl残留在保护膜118中。若在SiO2上开始形成含H的Si系保护膜118，则SiClx自由基容易与保护膜118中的Si的未键合键键合，因此Si系保护膜118依赖于处理时间而变厚。
另一方面，若在未形成保护膜118的区域108表面的材料即Si上照射SiClx自由基，则SiClx自由基与SiO2相比更难以与Si反应，进而，与从等离子照射的Cl自由基反应，或者受到离子冲击，由此从Si表面脱离。因此，发现若照射足以使得到达Si表面的SiClx自由基再次脱离的Cl自由基和离子，则在SiO2上形成Si系保护膜118，但不在Si上形成保护膜118。其中，若持续长时间照射大量的SiClx自由基，则Si一点点地吸附，因此，为了在SiO2上选择性地形成保护膜118，需要控制SiClx自由基和Cl自由基、离子的照射量以及照射时间。
作为用于在SiO2上形成有Si系保护膜118但不在Si上形成的条件，SiCl4流量/Cl2流量需要小于1，通过对晶片100施加偏置电压55而照射离子，能够有效地除去Si表面上的SiClx成分。
在保护膜沉积工序(S205)之后，再次向图案上照射从光源56产生的入射光57，测定被反射的反射光58的光谱(S206：反射光谱测定)。将所取得的反射的光谱和预先保存在数据库50中的来自选择性地沉积了保护膜118的参照用图案的反射光谱进行比较，判定是否选择地形成了保护膜118(S207：选择性地沉积？)。进而，在判定部49中，能够根据预先保存在数据库50DB中的来自参照图案的反射光谱和在保护膜118形成后取得的反射光谱，计算出选择性地形成的保护膜118的厚度以及图案宽度(尺寸)。
通过上述方法，在判定为未选择性地形成保护膜118的情况下，实施保护膜除去工序(S208：保护膜除去)。当保护膜除去工序(S208)开始时，将保护膜除去用气体以给定的流量供给至处理室31。所供给的保护膜除去用气体通过施加于高频施加部42的高频电力53而成为等离子，分解为离子、自由基，并照射到晶片100表面。
在保护膜除去工序(S208)结束后，再次取得成为参考的初始光谱(S201)，在实施前处理(S202)后，再次实施选择性保护膜沉积工序(S205)。此时，再次进行时的选择性保护膜沉积工序(S205)的条件基于保存于存储部51的上次实施的情况下的保护膜形成工序后的反射光谱的测定结果，调整为由判定部49校正后的条件(S209：保护膜沉积条件的调整)。例如，在根据上次实施时的保护膜形成工序后的反射光谱判定为未选择性地形成保护膜118的情况下，例如，将保护沉积条件决定为使作为保护膜形成用气体36的Cl2流量增加给定量的条件，在该条件下实施保护膜沉积工序(S205)。
此外，在选择性地形成比较厚的保护膜118的情况下，或者在对被蚀刻材料116较深地进行蚀刻的情况下，通过反复进行选择性保护膜沉积工序(S205)和前处理(S202)，来选择性地形成比较厚的保护膜118。这如图7(b)所示，由于若实施某一定时间以上的保护膜沉积工序(S205)，则材料选择性消失，因此在选择性未消失的范围内设定处理时间。在保护膜沉积工序(S205)后形成的保护膜118的厚度没有达到给定的膜厚的情况下，再次实施前处理(S202)。由此，未形成保护膜118的材料上变得清洁。另一方面，在形成有保护膜118的材料上，为了即使进行前处理也不使表面恢复到初始状态，需要设定处理时间等处理条件。重复S202至S210，直到保护膜118成为给定的膜厚为止，从而能够选择性地形成厚的保护膜118。图12中示出Si上以及SiO2上沉积的保护膜厚度的基于重复次数(循环数)的变化。在图12中，纵轴是保护膜118的膜厚(保护膜厚)，横轴表示循环的反复次数(循环数)。在图12中，线310表示沉积在SiO2上的保护膜118的膜厚，线311表示沉积在Si上的保护膜118的膜厚。
通过本方法，能够确认未在Si上形成保护膜118而仅在SiO2上能够形成厚的保护膜118。实施以上所述的处理，在判定为选择性地沉积了保护膜118的情况下(S207的“是”)，进而在判定为保护膜118沉积到给定的膜厚的情况下(S210的“是”)，实施保护膜118的膜质控制工序(也称为保护膜改性工序)(S211：膜质控制)。
在上述方法中，例如在保护膜沉积工序(S205)中，在作为保护膜形成用气体34使用SiCl4、作为保护膜形成用气体35使用H2、作为保护膜形成用气体36使用Cl2来形成Si系保护膜118的情况下，需要在对下层的被蚀刻层116的Si进行蚀刻时确保保护膜118的蚀刻耐性。为了确保保护膜118的蚀刻耐性，实施保护膜118的膜质控制工序(S211)，进行氧化处理来使保护膜118改性，以使得保护膜118成为给定的组成(所希望的氧浓度)。膜质控制工序(S211)也能够换言之为使保护膜118氧化的氧化工序。
首先，基于来自装置控制部43的控制信号54，以给定的流量向处理室31供给膜质控制用气体37。作为膜质控制用气体37，向处理室31供给氧(O2)、二氧化碳(CO2)、二氧化硫(SO2)等含O的混合气体。供给的气体通过施加于高频施加部42的高频电力53成为等离子，分解为自由基、离子等，照射到晶片100的表面。
如图6的(c)所示，照射到Si系保护膜118的O自由基与保护膜118中的Si键合而被氧化成SiOx。由此，使Si系保护膜118的膜质改性。
图8表示通过O2等离子使Si系保护膜118氧化时的O/Si组成比的氧化时间依赖性。在图8中，纵轴表示O/Si组成比，横轴表示氧化时间(秒)。线300表示实验结果。O/Si组成比是氧元素O相对于硅元素(Si)的比例，O/Si组成比也能够说是O/Si的浓度比。如图8所示，可知若进行氧化处理，则O浓度在5秒左右急剧变高而进行氧化，之后也伴随着氧化时间增加而氧化进展。
图9表示对保护膜118和Si基板(116：晶片100)进行氧化处理后、在下一蚀刻工序(S214)中进行蚀刻时的保护膜118和Si基板(116)的蚀刻速率的氧化时间依赖性。在图9中，纵轴表示氧化处理后的保护膜118或者Si基板的蚀刻速率(nm/秒)，横轴表示氧化时间(秒)。线301表示保护膜118，线302表示Si基板。如线301所示，可知Si系保护膜118仅沉积的话，蚀刻速率高，蚀刻耐性低，但若进行氧化处理，则Si系保护膜118的蚀刻速率降低，保护膜118的蚀刻耐性提高。如线302所示，Si基板的蚀刻速率也是若延长氧化时间则蚀刻速率变低。但是，我们发现，在5秒～20秒左右的氧化时间的情况下，即，在Si系保护膜118的O/Si组成比为0.4～0.6左右的情况下，Si系保护膜118的蚀刻速率比Si基板(116)低，在残存Si系保护膜118的期间，能够不对掩模117的材料进行蚀刻地对Si基板(116)进行蚀刻，能够有效地提高选择比。
图10示出Si系保护膜118的O/Si组成比与氧化后的保护膜118的蚀刻工序(S214)中的蚀刻速率的关系。在图10中，纵轴表示氧化后的保护膜118的蚀刻(nm/秒)，横轴表示Si系保护膜118的O/Si组成比。线303表示实验结果。可知若Si系保护膜118的O/Si组成比成为0.4，则蚀刻速率急剧降低，保护膜118的蚀刻耐性提高。换句话说，被氧化的保护膜118中的氧元素的组成比例(O/Si)是被氧化的保护膜118的蚀刻速率变得比被蚀刻膜116的蚀刻速率小的组成比例。在此，包括硅元素的保护膜118中的氧元素相对于硅元素的组成比优选为0.4～0.6的范围内的值。
接下来，使用图11(a)、图11(b)的模型图对若进行Si系保护膜118的O/Si组成比成为0.4～0.6左右的氧化处理则保护膜118的蚀刻耐性飞跃性地提高的理由进行叙述。图11(a)是表示Si完全未被氧化的情况下的保护膜118的Si的键合状态的示意图，图11(b)是表示O/Si组成比为0.5的情况下的保护膜118的Si的键合状态的示意图。
在Si完全未被氧化的情况下(参照图11(a))，形成有Si-Si的键合、或者Si-H的键合、或者与任意的元素均未键合的Si的悬挂键。为了切断Si-Si的键合所需的能量为327kJ/ml，为了切断Si-Si的键合所需要的能量为298kJ/ml。
另一方面，在O/Si组成比为0.5的情况下(参照图11(b))，Si的四个化学键中的平均至少一个成为Si-O。为了切断Si-O的键合所需的能量为798kJ/ml，需要比Si-Si以及Si-H大的能量。因此，可知通过使Si系保护膜氧化以使得以O/Si组成比成为0.5左右，能够有效地提高蚀刻耐性。
若为了氧化Si系保护膜118而在处理室31内生成氧等离子，则作为被蚀刻区域的没有图案的区域108也被氧化。但是，如图9所示，在氧化时间为5秒～20秒的期间，与作为被蚀刻区域108的Si基板(116)相比，Si系保护膜118的蚀刻速率更小。这是因为，在Si系保护膜118中含有Si-H、Si悬挂键以及和少许Si-Cl，这些键合与Si—Si键合相比更容易与O反应而被氧化，因此与Si基板(116)相比更迅速地进展氧化，Si系保护膜118的整体被氧化。另一方面，Si基板(116)的结晶性良好，因此从最表面向深部缓慢地进行氧化。因此，Si系保护膜118的膜整体迅速被氧化，能够确保蚀刻耐性。
作为判定膜质被控制为所希望的氧化程度的一例，在膜质控制工序(S211)之后，对图案上照射从光源56产生的入射光57，测定被反射的反射光58的光谱(S212：反射光谱测定)。
所取得的反射光谱与初始光谱同样地保存在存储部51中，并被发送至沉积工序控制部48内的判定部49。将所取得的反射的光谱和预先保存在数据库50中的来自控制成所希望的O/Si组成比的参照用图案的反射光谱(参照用光谱)进行比较，能够判定膜质(S213：判定工序(给定的膜质？))。换句话说，在试样100的图案上照射从光源56产生的入射光57，监视从试样100反射的干涉光(反射光58)的光谱。然后，实施判定工序，基于所取得的参照用光谱的图案与监测(测定)的干涉光(反射光58)的光谱的图案的比较结果，来判定在试样100上选择性地形成的保护膜118被改性为所希望的氧浓度的范围。在该判定工序中，根据氧元素的组成比例为所希望的组成比例的情况下的干涉光的光谱(参照用光谱)和监测到的干涉光(反射光58)的光谱的比较结果，来判定氧元素的组成比例是否在所希望的组成比例范围(氧元素相对于硅元素的组成比为0.4～0.6的范围内的值)内。
在保护膜118的膜质控制(S211)结束后，将所形成的保护膜118以及原本形成于图案的掩模117作为蚀刻掩模，对被蚀刻材料116进行等离子蚀刻(S214：蚀刻)。
在蚀刻工序(S214)中，首先，通过装置控制部43控制气体供给部33，以给定的流量向处理室31供给蚀刻用气体38。在供给蚀刻用气体38而处理室31的内部成为给定的压力的状态下，由装置控制部43控制高频电源63，对高频施加部42施加高频电力53，在处理室31的内部产生基于蚀刻用气体38的等离子。如图6的(d)所示，利用在处理室31的内部产生的蚀刻用气体38的等离子，进行形成有保护膜118的晶片100的蚀刻处理。蚀刻用气体38成为等离子，生成对被蚀刻材料116进行蚀刻的自由基以及离子。在保护膜118为Si系材料的情况下，作为蚀刻用气体38，例如能够使用Cl2气体等。或者，蚀刻用气体38能够使用Cl2、HBr等卤素气体和O2等混合气体。从蚀刻用气体38生成的离子被偏置电压55加速，照射到晶片100表面，其中，该偏置电压55从由偏置控制部47控制的偏置电源41施加到晶片台32。在离子照射到图案时，通过照射穿过形成于Si基板116上的氧化膜但不穿过保护膜118的能量的离子，换句话说，来照射离子的射程小于保护膜118的厚度且大于形成于Si基板116的表面上的氧化膜厚的能量的离子。换句话说，蚀刻工序(S214)中的照射到试样100的离子的能量是不通过保护膜118的能量。由此，作为被蚀刻区域的Si基板116的蚀刻进展，但能够抑制掩模117的蚀刻，从而高精度地对高选择比进行Si基板116的蚀刻。
在此，一边进行蚀刻工序(S214)的蚀刻处理，一边利用光学系统39测定保护膜的膜厚(S215：反射光谱测定)，测定保护膜118的膜厚直至晶片100上的被蚀刻图案116被蚀刻为所希望的深度为止(S216)，在达到给定的蚀刻的处理时间或者所希望的深度的时间点，结束蚀刻(S217：结束)。
在此，存在在蚀刻工序(S217)中达到所希望的蚀刻深度之前保护膜118的厚度成为给定值以下的情况。在这样的情况下(S216中为“否”的情况下)，返回到选择性保护膜沉积工序(S205)，从保护膜118的沉积工序起再次开始，再次选择性地实施保护膜118的沉积直至保护膜118的膜厚达到给定的膜厚。换句话说，在蚀刻工序(S217)后，在被蚀刻图案(被蚀刻膜)116的蚀刻深度未达到给定深度的情况下，进行保护膜形成工序(S205)。如上所述，反复进行S205～S216，重复进行直到晶片100上的被蚀刻图案116被蚀刻到给定的深度为止。在被蚀刻图案116到达直到给定的深度为止的蚀刻深度的时间点，结束被蚀刻图案116的蚀刻。进而，在被蚀刻图案116的蚀刻后，能够除去沉积于图案表面的保护膜118。也能够仅除去保护膜118，在掩模117上形成保护膜118的情况下，也可以与掩模117同时除去残留在掩模117的表面上的保护膜118。
通过对晶片100实施这样的等离子处理，能够不在没有图案的区域108形成不需要的保护膜，而仅在图案上的掩模117的上表面形成确保了蚀刻耐性的保护膜118。由此，解决了掩模117的上表面以及图案上表面119被蚀刻而图案的深度变浅这样的以往技术的课题、蚀刻下层的被蚀刻层116的期间掩模117的上表面被蚀刻这样的以往的课题，通过本实施例能够得到所希望的图案形状。
另外，在上述实施例中叙述了如下方法：作为被蚀刻图案，形成有掩模117、下层的被蚀刻层116，在掩模图案中混合存在图案密的区域107和没有图案的区域108的情况下，对不在没有图案的区域108的被蚀刻材料上形成不需要的保护膜而在密图案上的掩模117的材料上选择性地形成保护膜118，抑制掩模117以及图案上表面119的蚀刻，以高选择比对被蚀刻图案116进行加工。
以上，基于实施例具体地说明了由本发明人完成的发明，但本发明并不限定于所述实施例，当然能够在不脱离其主旨的范围内进行各种变更。例如，上述的实施例是为了容易理解地说明本发明而详细地进行了说明的例子，并不限定于必须具备所说明的全部结构。此外，对于各实施例的结构的一部分，能够进行其他结构的追加、删除、置换。
-附图标记说明-
30：蚀刻装置、31：处理室、32：晶片台、33：气体供给部、34：保护膜形成用气体、35：保护膜形成用气体、36：保护膜形成用气体、37：膜质控制用气体、38：蚀刻用气体、39：光学系统、40：光学系统控制部、41：偏置电源、42：高频施加部、43：装置控制部、44：气体控制部、45：排气系控制部、46：高频控制部、47：偏置控制部、48：沉积工序控制部、49：判定部、50：数据库、51：存储部、53：高频电力、54：控制信号、56：光源、57：入射光、58：反射光、59：检测器、61：分光器、62：窗、63：高频电源、100：晶片、101：保护膜、102：图案、103：基板、104：不需要的保护膜、106：图案的底、107：图案密的区域、108：没有图案的区域、109：没有图案的区域的表面、115：基板、116：被蚀刻图案、117：掩模、118：保护膜、119：图案上表面、110：SiO2上的保护膜厚的Cl2流量引起的变化、111：Si上的保护膜厚的Cl2流量引起的变化、112：SiO2上的保护膜厚的处理时间变化、113：Si上的保护膜厚的处理时间变化、120：沉积膜、121：图案上表面、122：侧面、123：底面、124：没有图案的区域、130：离子、131：自由基

Claims (7)

1.一种等离子处理方法，对在试样上成膜的被蚀刻膜进行等离子蚀刻，其特征在于，具备：
清洁化工序，对所述试样的表面进行清洁化；
保护膜形成工序，在形成于所述被蚀刻膜的图案对所希望的材料选择性地形成保护膜；
氧化工序，在所述保护膜形成工序之后，使所述保护膜氧化；以及
蚀刻工序，对所述被蚀刻膜进行等离子蚀刻。
2.根据权利要求1所述的等离子处理方法，其中，
所氧化的保护膜中的氧元素的组成比例是使得所氧化的保护膜的蚀刻速率变得比所述被蚀刻膜的蚀刻速率小的组成比例。
3.根据权利要求1或者权利要求2所述的等离子处理方法，其中，
在所述蚀刻工序之后，在所述被蚀刻膜的深度未达到给定的深度的情况下，进行所述保护膜形成工序。
4.根据权利要求2所述的等离子处理方法，其中，
所述保护膜包括硅元素，
所述保护膜中的所述氧元素相对于所述硅元素的组成比为0.4～0.6的范围内的值。
5.根据权利要求1～3中任一项所述的等离子处理方法，其中，
所述保护膜形成工序使用SiCl4气体、H2气体和Cl2气体的混合气体。
6.根据权利要求2所述的等离子处理方法，其中，
监测从所述试样反射的干涉光的光谱，
所述等离子处理方法还具有：判定工序，基于所述氧元素的组成比例为所希望的组成比例的情况下的所述干涉光的光谱与所监测的干涉光的光谱的比较结果，来判定所述氧元素的组成比例是否为所希望的组成比例范围内。
7.根据权利要求4所述的等离子处理方法，其中，
所述蚀刻工序中的照射到所述试样的离子的能量是不穿过所述保护膜的能量。
CN202280005982.6A 2022-03-02 2022-03-02 等离子处理方法 Pending CN116997995A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/008892 WO2023166613A1 (ja) 2022-03-02 2022-03-02 プラズマ処理方法

Publications (1)

Publication Number Publication Date
CN116997995A true CN116997995A (zh) 2023-11-03

Family

ID=87883233

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280005982.6A Pending CN116997995A (zh) 2022-03-02 2022-03-02 等离子处理方法

Country Status (5)

Country Link
JP (1) JPWO2023166613A1 (zh)
KR (1) KR20230130601A (zh)
CN (1) CN116997995A (zh)
TW (1) TW202336858A (zh)
WO (1) WO2023166613A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04240729A (ja) * 1991-01-24 1992-08-28 Toshiba Corp パターン形成方法
JP4415457B2 (ja) * 2000-06-05 2010-02-17 株式会社デンソー 半導体装置の製造方法
MY148830A (en) * 2006-08-22 2013-06-14 Lam Res Corp Method for plasma etching performance enhancement
JP6541618B2 (ja) 2016-05-25 2019-07-10 東京エレクトロン株式会社 被処理体を処理する方法
US20200135898A1 (en) * 2018-10-30 2020-04-30 International Business Machines Corporation Hard mask replenishment for etching processes
CN112970096A (zh) * 2018-11-05 2021-06-15 朗姆研究公司 蚀刻室中的方向性沉积
WO2020121540A1 (ja) 2019-02-04 2020-06-18 株式会社日立ハイテク プラズマ処理方法及びプラズマ処理装置

Also Published As

Publication number Publication date
KR20230130601A (ko) 2023-09-12
TW202336858A (zh) 2023-09-16
JPWO2023166613A1 (zh) 2023-09-07
WO2023166613A1 (ja) 2023-09-07

Similar Documents

Publication Publication Date Title
JP6457937B2 (ja) 低ｋ誘電体膜をパターニングする方法
KR102655848B1 (ko) 저 거칠기 euv 리소그래피
US11302519B2 (en) Method of patterning a low-k dielectric film
JP6820775B2 (ja) エッチング方法及びプラズマ処理装置
US6130166A (en) Alternative plasma chemistry for enhanced photoresist removal
KR100702290B1 (ko) 포토레지스트와 에칭 잔여물의 에싱방법 및 처리방법
KR20210149893A (ko) 극자외선 리소그래피 레지스트 개선을 위한 원자 층 에칭 및 선택적인 증착 프로세스
KR20040012451A (ko) 포토리소그래픽 레티클을 에칭하는 방법
KR101930577B1 (ko) 퇴적물 제거 방법
JPS6313334A (ja) ドライエツチング方法
KR20190077545A (ko) 급속 열 활성화 공정과 함께 플라즈마를 이용하는 원자층 에칭 공정
JP6858928B2 (ja) プラズマ処理方法及びプラズマ処理装置
CN116997995A (zh) 等离子处理方法
JP7254971B2 (ja) プラズマ処理装置及びプラズマ処理方法
JP3696442B2 (ja) ドライエッチング方法および装置
JP2003243360A (ja) 半導体素子の製造方法
JP3802900B2 (ja) レジストパターン形成方法および半導体装置の製造方法
KR100955930B1 (ko) 산화막 증착방법
FR2784228A1 (fr) PROCEDE DE FORMATION D'UN FILM ANTIREFLECHISSANT SiON, NON-POLLUANT VIS-VIS DES RESINES PHOTORESISTANTES POUR U.V. LOINTAIN
CN116615796A (zh) 成膜方法以及等离子处理方法
Lee et al. Resist cracking and adhesion improvement
JPH11186221A (ja) 半導体装置の製造方法
JPS6258142B2 (zh)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination