TW202336858A - 電漿處理方法 - Google Patents

電漿處理方法 Download PDF

Info

Publication number
TW202336858A
TW202336858A TW112106632A TW112106632A TW202336858A TW 202336858 A TW202336858 A TW 202336858A TW 112106632 A TW112106632 A TW 112106632A TW 112106632 A TW112106632 A TW 112106632A TW 202336858 A TW202336858 A TW 202336858A
Authority
TW
Taiwan
Prior art keywords
protective film
pattern
etching
gas
etched
Prior art date
Application number
TW112106632A
Other languages
English (en)
Other versions
TWI858564B (zh
Inventor
松井都
桑原謙一
Original Assignee
日商日立全球先端科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日立全球先端科技股份有限公司 filed Critical 日商日立全球先端科技股份有限公司
Publication of TW202336858A publication Critical patent/TW202336858A/zh
Application granted granted Critical
Publication of TWI858564B publication Critical patent/TWI858564B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
    • G01N21/41—Refractivity; Phase-affecting properties, e.g. optical path length
    • G01N21/45—Refractivity; Phase-affecting properties, e.g. optical path length using interferometric methods; using Schlieren methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供一種僅在圖樣內的期望的材料上形成用來抑制蝕刻的保護膜，而將圖樣做蝕刻處理之電漿處理方法。將成膜於試料的被蝕刻膜做電漿蝕刻之電漿處理方法，具有：潔淨化工程，將前述試料的表面潔淨化；保護膜形成工程，對於期望的材料選擇性地將保護膜形成於前述被蝕刻膜上形成的圖樣；氧化工程，於前述保護膜形成工程之後，使前述保護膜氧化；及蝕刻工程，將前述被蝕刻膜做電漿蝕刻。

Description

電漿處理方法
本發明係電漿處理方法及電漿處理裝置，特別有關包含在晶圓上的圖樣的上面形成期望的蝕刻保護膜的工程之電漿處理方法及電漿處理裝置。
由於半導體元件等的機能元件製品的微細化及三維化，半導體製造中的乾蝕刻工程中，以薄膜間隔材(spacer)或金屬等的各種材料作為遮罩之溝或孔洞的三維加工技術變得重要。半導體元件的圖樣中的遮罩或閘極絕緣膜、蝕刻阻擋層等的厚度變薄，被要求以原子層等級來控制形狀之加工技術。又，伴隨元件的三維化，加工複雜的形狀之工程不斷增加。以乾蝕刻工程加工這樣的元件時，為了控制圖樣的尺寸而加工，會於蝕刻裝置內在圖樣上形成保護膜而將圖樣尺寸調整成均一，來抑制尺寸的不均，作為這樣的技術，專利文獻1中揭示一種為了抑制遮罩圖樣的尺寸不均而於乾蝕刻前在遮罩圖樣之上形成保護膜的手法。此技術中，係對晶圓內賦予溫度分布，藉此抑制晶圓內的尺寸不均，以便抑制初始的遮罩圖樣的寬幅的尺寸不均而可形成保護膜。
此外，專利文獻2中揭示一種於蝕刻裝置內在圖樣上形成保護膜後，以保護膜作為遮罩而蝕刻之技術，以便盡可能不蝕刻遮罩等的耐蝕刻材料，而以高選擇比加工期望的圖樣。專利文獻2中，為了將保護膜的膜厚與尺寸做成均一，揭示一種於乾蝕刻前在圖樣上形成保護膜，再除去保護膜的一部分使得形成的保護膜的膜厚與尺寸於晶圓面內成為均一，以於晶圓面內被均一化的保護膜作為遮罩而乾蝕刻之技術。 先前技術文獻 專利文獻
專利文獻1：日本特開2017-212331號公報 專利文獻2：國際公開第2020/121540號
發明所欲解決之問題
如上述般，隨著三維元件中的圖樣的微細化與複雜化，以原子層等級控制微細而複雜的構造的元件的加工形狀，且以高選擇比對多種類的膜加工之技術變得重要。為了進竹這樣的加工，揭示一種於藉由乾蝕刻裝置加工圖樣之前，於乾蝕刻裝置內在圖樣上形成保護膜後進行蝕刻之手法。
首先，專利文獻1中，作為抑制圖樣的最小線寬的不一致之方法，揭示一種於蝕刻前在遮罩圖樣表面堆積膜的手法。此時，堆積膜的堆積速率取決於晶圓溫度，因此基於堆積速率與溫度之關聯性，使晶圓溫度在各區域變化以便修正事先測定好的圖樣尺寸的不均，藉此形成用來修正溝寬幅的不均之薄膜，來調整在晶圓面內的溝寬幅。為了抑制圖樣的上面的蝕刻，必須形成讓從電漿照射的離子能量無法供給至保護膜與圖樣表面之界面的程度的厚度的保護膜。專利文獻1的手法中，如圖3所示，在形成於基板103上的圖樣的底面123及沒有圖樣的區域124，形成和側面122同程度的膜厚的堆積膜120，因此能夠減低圖樣的尺寸不均。但，無法獨立地調整側面120的堆積膜的厚度與在上面122、圖樣的底面123及沒有圖樣的區域124的厚度，因此在被蝕刻區域亦即圖樣的底面123及沒有圖樣的區域124也會形成堆積膜120。因此，無法提升蝕刻中的選擇比。
專利文獻2中，揭示一種保護膜形成方法，具有：保護膜堆積工程，在圖樣上部形成比圖樣上部的寬幅還大的寬幅的保護膜，而不使膜積於圖樣的溝底；及保護膜部分除去工程，除去堆積工程中形成的堆積膜的晶圓面內分布當中的晶圓中央部分的過剩的堆積膜，而控制晶圓面內均一性、及保護膜的寬幅的晶圓面內不均。專利文獻2記載之手法中，例如若在圖樣密度高的溝圖樣形成堆積膜，則因電漿而生成的自由基等的堆積性粒子便變得不易侵入圖樣的溝內，因此能夠僅在圖樣上部形成堆積膜。
但，於半導體裝置製造工程途中的晶圓上的圖樣，如圖4所示，可能有混雜著形成有密度高的圖樣102的區域107與沒有圖樣102的區域108，或著圖樣間的間隔寬幅足夠寬而讓因電漿而生成的離子130或自由基131等的堆積成分足以侵入圖樣間的間隔內的區域之情形。當加工存在這樣的圖樣的晶圓的情形下，按照專利文獻2記載的手法，例如如圖4所示般，在圖樣稠密的區域107雖能夠在圖樣的上面形成厚的保護膜101，但同時堆積性粒子也會充分照射於沒有圖樣的區域108的表面上109，因此導致形成厚的保護膜104。於接下來的蝕刻工程中，厚的保護膜104會阻礙蝕刻沒有圖樣的區域108的表面109，故會難以同時蝕刻圖樣的底部106與沒有圖樣的區域108的表面109。
本發明之目的在於提供一種保護膜形成方法，能夠於蝕刻前僅在圖樣內的期望的材料上形成用來抑制蝕刻的保護膜，而不會使不需要的堆積膜堆積於晶圓上的圖樣少的區域或沒有圖樣的區域。本發明之目的，又在於提供一種運用該保護膜形成方法而將圖樣做蝕刻處理之電漿處理方法。 解決問題之技術手段
為了解決上述的習知技術的待解問題，本發明之電漿處理方法中，想到了對於構成圖樣的材料選擇性地形成堆積膜，藉此能夠僅在圖樣的期望的表面形成保護膜而不在沒有圖樣的區域或溝寬幅大的圖樣的溝內形成不需要的堆積膜。首先，設立一進行前處理工程(潔淨化工程)的手段，該前處理工程是用來除去設置於試料台的試料上形成的自然氧化膜或於試料被設置於試料台之前的工程中在試料上產生的殘留物等，而進行圖樣的表面的潔淨化。又，設立一用來對處理室供給保護膜形成用氣體的手段，其係用來運用電漿對於圖樣材料選擇性地形成保護膜。作為用來對於圖樣材料選擇性地形成保護膜的手段，設立一進行下述工程(保護膜形成工程)的手段，即，將保護膜形成用氣體導入處理室內部，藉由電漿產生手段使電漿產生，選擇性地使保護膜堆積於載置於試料台的試料上形成的圖樣表面的材料。又，設立一進行處理工程(氧化工程)的手段，該處理工程將形成的保護膜予以改質而確保下一工程中的耐蝕刻性。其後，設計成包含對處理室供給蝕刻處理用氣體而藉由電漿產生手段使蝕刻處理用氣體的電漿產生，將在圖樣的表面形成了保護膜的試料做蝕刻處理，而將圖樣之間及未形成有圖樣的區域的被蝕刻圖樣區域蝕刻除去之工程(蝕刻工程)，來將試料做蝕刻處理。
又，為了蝕刻厚的膜，或將具有高深寬比的圖樣的底部加工，設計成循環地反覆實施使保護膜選擇性地堆積之工程(保護膜形成工程)、及將堆積後的保護膜改質之工程(氧化工程)、及將被蝕刻膜蝕刻之工程(蝕刻工程)。
此外，為了解決上述的習知技術的待解問題，本發明中，電漿處理裝置，構成為具備：處理室，備有載置形成有圖樣的試料之試料台；及氣體供給部，切換複數個處理氣體而供給至處理室的內部；及電漿產生部，使藉由氣體供給部而被供給至處理室的內部的處理氣體的電漿產生。又，電漿處理裝置，構成為具備：光學系統，對被載置於試料台的試料照射光而檢測來自試料的干涉光所造成之光譜；及控制部，控制氣體供給部與電漿產生部與光學系統。控制部，控制氣體供給部而在對處理室的內部供給保護膜形成用的氣體的狀態下，控制電漿產生部對於被載置於試料台的試料的表面的材料選擇性地形成保護膜。又，控制部，控制氣體供給部而在將對處理室的內部供給的氣體切換成保護膜改質用的氣體的狀態下，控制電漿產生部實施氧化處理直到被載置於試料台的表面上形成之保護膜成為規定的氧濃度。控制部，設計成控制氣體供給部而在將對處理室的內部供給的氣體切換成蝕刻用的氣體的狀態下，控制電漿產生部將被載置於試料台的表面上形成有保護膜之試料做蝕刻處理。 發明之效果
按照本發明，於蝕刻處理前可在構成圖樣的耐蝕刻材料上選擇性地形成耐蝕刻性高的保護膜，而不會在沒有形成圖樣的被蝕刻區域形成不需要的保護膜，能夠將微細圖樣高選擇性地且高精度地重現性良好地做蝕刻加工。例如，如圖5所示，按照本發明，在圖樣稠密的區域107，能夠在圖樣102的上面形成耐蝕刻性高的保護膜101。另一方面，在沒有圖樣的區域108的表面上109，不會形成如圖4所示般的保護膜104。因此，可同時蝕刻圖樣的底部106與沒有圖樣的區域108的表面109而不會蝕刻圖樣102的上面，能夠將微細圖樣以高選擇比且高精度地重現性良好地做蝕刻加工。
以下，利用圖面詳細說明本發明之實施形態。另，所有的圖中，具有同一機能之物標記同一符號，有時省略其反覆說明。 實施例
本實施例之蝕刻裝置30，係僅在形成於試料亦即晶圓100的表面上的微細的圖樣102的表面的期望的非蝕刻材料上選擇性地使耐蝕刻性高的保護膜118堆積，而將形成了保護膜118的圖樣的下層的被蝕刻材料予以蝕刻除去。
圖1示意本實施例之電漿處理裝置的一例的一全體構成。電漿處理裝置亦即蝕刻裝置30，具備處理室31、供試料亦即晶圓100載置的晶圓平台(亦稱為試料台)32、氣體供給部33、光學系統39、偏壓電源41、高頻施加部42、裝置控制部43等。裝置控制部43，具備光學系統控制部40、氣體控制部44、排氣系統控制部45、高頻控制部46、偏壓控制部47、堆積工程控制部48、判定部49、記憶部51等的機能區塊。該些構成裝置控制部43的各機能區塊，能夠以一台的個人電腦(PC)實現。堆積工程控制部48包含判定部49、資料庫保存部50、記憶部51，藉由將從光學系統控制部40送來的訊號和資料庫保存部50中保存著的資料庫50DB參照，而能夠藉由判定部49判定僅在期望的材料上(圖5中為圖樣102之上)形成了保護膜118(圖5中為保護膜101)。
蝕刻裝置30，設有設置於處理室31內的晶圓平台32及具備氣體鋼瓶或閥的氣體供給部33，基於來自裝置控制部43的控制訊號54，而保護膜形成用氣體34、保護膜形成用氣體35、保護膜形成用氣體36、膜質控制用氣體37、蝕刻用氣體38各自根據處理步驟被供給至處理室31的內部。
被供給至處理室31的內部的處理氣體，藉由受到裝置控制部43控制的從高頻電源63施加於高頻施加部42的高頻電力53，而在處理室31內被分解成電漿。此外，處理室31內的壓力，藉由連接至處理室31之省略圖示的可變傳導(conductance)閥及真空泵浦，能夠在流通期望的流量的處理氣體之狀態下保持一定。在處理室31內被分解成電漿而生成的自由基會在處理室31內擴散而照射至晶圓100的表面。因電漿而生成的離子會藉由受到偏壓控制部47控制的從偏壓電源41施加於晶圓平台32的偏壓55而被加速而照射至晶圓100的表面。
光學系統39，為用來評估形成於晶圓100上的保護膜的堆積狀態之物，藉由以光學系統39取得從光學系統39發射而在晶圓100反射的光譜，便能評估保護膜在形成於晶圓上的圖樣的期望的材料上正在選擇性地堆積，及該保護膜的膜質與膜厚。
欲判定保護膜僅在期望的材料上選擇性地堆積，首先，作為參照資料，將形成有參照用圖樣的晶圓100導入處理室31，該參照用圖樣是選擇性地使保護膜堆積於圖樣的期望的材料上而成。保護膜的形狀或膜厚、及膜厚、選擇性的資訊，事先作為晶圓資訊而記憶於資料庫50DB、或堆積工程控制部48的記憶部51等。
接著，光學系統39中，將從光源56發射的入射光57照射至晶圓100上的參照溝圖樣上。作為光源56，例如運用190nm至900nm之間的波長區域的光。在參照圖樣反射的反射光(干涉光)58受到檢測器59檢測，通過光纖，在分光器61被分光而被送至光學系統控制部40作為反射光譜。被送至光學系統控制部40的反射光譜資訊，作為參照資料被送至堆積工程控制部48而事先保存於資料庫保存部50作為資料庫50DB。
作為本實施例之蝕刻方法的實施例，如圖5、圖6所示，說明一種對於混雜有圖樣稠密的區域(亦稱為圖樣密集的區域)107與沒有圖樣的區域(亦稱為圖樣稀疏的區域)108之圖樣，在處理室31內對於圖樣的材料選擇性地形成保護膜(圖5的101、圖6的118)之後，再將保護膜(圖5的101、圖6的118)改質而確保耐蝕刻性之方法。此外，說明一種以改質後的保護膜作為遮罩而將成膜於試料的被蝕刻材料(亦稱為被蝕刻膜，圖5的103、圖6的116)以高選擇比加工之手法。
利用圖2說明本實施例之電漿處理方法。圖2為示意本實施例之選擇性的保護膜形成方法的製程流程的一例的圖。此外，圖6為說明本實施例之保護膜形成方法的製程流程的圖樣截面圖的一例。本實施例中，基於圖2的流程，說明一種對於如圖6的(a)所示般混雜有圖樣稠密的區域107與沒有圖樣的區域108之圖樣，在稠密圖樣上的SiO 2遮罩117的材料上選擇性地形成Si系保護膜118而不在沒有圖樣的區域108上形成不需要的保護膜(例如圖4的104)，來抑制遮罩117的蝕刻，而將被蝕刻圖樣116以高選擇比加工之手法。這裡，被蝕刻圖樣116亦能夠稱為被蝕刻材料或被蝕刻膜。晶圓100中，被蝕刻圖樣116形成於基板115之上。本實施例中，作為一例，針對以二氧化矽(SiO 2)作為遮罩117的材料，以矽(Si)作為被蝕刻圖樣116的材料之情形，講述將矽(Si)系保護膜(亦稱為Si系保護膜)118形成於遮罩117上之方法。所謂Si系保護膜，為含有矽元素的保護膜。針對遮罩117的材料為除Si以外含有氧(O)、氮(N)、碳(C)的材料如SiO 2、氮化矽(SiN)、碳化矽(SiC：silicon carbide)等亦能夠同樣地實施。
本實施例中，為了判定保護膜堆積的選擇性與膜質，運用了取得反射光的光譜，而判定保護膜堆積工程中的選擇性之手段。
首先，將作為參考的初始晶圓導入處理室31內，將從光源56產生的入射光57通過光穿透用的窗62導入處理室31，照射至晶圓100。然後，反射的反射光(干涉光)58再次通過窗62，受到檢測器59檢測。受到檢測器59檢測的光，通過光纖而在分光器61被分光。在此分光器61被分光的反射光譜被保存於記憶部51作為初始反射光譜(S201：初始反射光譜測定)。
接著，對形成於蝕刻用的晶圓100上的圖樣實施前處理，將形成於圖樣表面的自然氧化膜或前一工程中產生的殘留物等除去，在圖樣形成潔淨的表面(S202：前處理)。S202亦能夠稱為將試料100的表面潔淨化之潔淨化工程。用來形成潔淨表面的前處理(潔淨化工程)，能夠運用藉由電漿處理蝕刻僅最表面之方法、不形成電漿而是僅將氣體導入處理室31之方法、或者將藉由氣體、電漿或藥液處理而產生的反應生成物藉由熱處理使其揮發之方法。作為藉由電漿處理之前處理方法，例如有運用六氟化硫(SF 6)、或三氟甲烷(CHF 3：trifluoromethane)等的氟系的蝕刻氣體而做電漿處理之方法，或者運用含有氯(Cl 2)等的鹵素的氣體而做電漿處理之方法等。
一旦形成了潔淨的圖樣表面，對取得了初始反射光譜的圖樣上照射從光源56產生的入射光57，測定反射的反射光58的光譜(S203：反射光譜測定)。取得的反射光譜，如同初始光譜般被保存於記憶部51。取得的反射的光譜，和事先保存在資料庫50DB的潔淨圖樣的反射光譜比較，確認已成為了潔淨表面(S204：是否為潔淨表面?)。
一旦蝕刻用的晶圓100的表面成為潔淨，則開始對圖樣材料選擇性地堆積保護膜之保護膜形成工程(S205：選擇性的保護膜堆積)。保護膜形成工程(S205)中，在形成於試料100的圖樣的一部分，將保護膜(118)對圖樣材料選擇性地形成。也就是說，保護膜形成工程(S205)中，在形成於被蝕刻膜(116)的圖樣中，對期望的材料選擇性地形成保護膜(118)。所謂期望的材料為SiO 2，僅在SiO 2上形成保護膜118。
首先，基於來自裝置控制部43的控制訊號54，而保護膜形成用氣體34、保護膜形成用氣體35及保護膜形成用氣體36以規定的流量供給至處理室31。被供給的保護膜形成用氣體34、保護膜形成用氣體35及保護膜形成用氣體36，藉由對高頻施加部42施加的高頻電力53而成為電漿，被分解成自由基、離子等。此時，對試料100施加偏壓55而照射帶有10eV以上的能量的離子。此期間的處理室31內的壓力，能夠藉由可變傳導性閥與真空泵浦，而在流通期望的流量的處理氣體的狀態下保持一定。藉由電漿而生成的自由或離子到達晶圓100的表面，形成圖6(b)所示之保護膜118。從保護膜形成用氣體34生成的自由基、離子具有和圖樣表面的圖樣材料鍵結而堆積之性質。從保護膜形成用氣體35生成的自由基、離子，在電漿中和從保護膜形成用氣體34生成的自由基、離子的一部分以及晶圓100的表面的材料鍵結，形成保護膜118。保護膜形成用氣體36成為電漿時，會生成具有防止保護膜118附著於Si表面的性質的自由基及離子，和從保護膜形成用氣體34生成的自由基、離子鍵結，而抑制不需要的保護膜(例如圖4的104)堆積於沒有圖樣的區域108的表面。也就是說，保護膜形成用氣體34，為對於試料上的堆積性高的氣體。保護膜形成用氣體35為和堆積性高的氣體(保護膜形成用氣體34)反應而形成保護膜118的氣體。保護膜形成用氣體36為具有除去不需要的保護膜(圖4的104)的堆積成分的效果的氣體。保護膜形成工程(S205)中，運用保護膜形成用氣體34與保護膜形成用氣體35與保護膜形成用氣體36之混合氣體。
本實施例中作為一例，說明藉由在Si上不形成保護膜118而僅在SiO 2上形成保護膜118之選擇性的保護膜形成工程(S205)，來對於遮罩117的材料為SiO 2，不形成保護膜118的區域108的表面的材料為Si之圖樣，將保護膜118選擇性地僅形成於遮罩117之上，而在廣闊區域亦即沒有圖樣的區域108則不形成不需要的保護膜(例如圖4的104)之情形。作為一例，使用四氯化矽(SiCl 4：tetrachlorosilane)作為保護膜形成用氣體34、使用氫(H 2)作為保護膜形成用氣體35，使用氯(Cl 2)作為保護膜形成用氣體36而以規定的流量供給至處理室31。也就是說，保護膜形成工程(S205)，運用SiCl 4氣體與H 2氣體與Cl 2氣體之混合氣體。
圖7(a)示意對SiCl 4與H 2的混合氣體加入Cl 2而形成保護膜118時，Cl 2流量所造成的形成於Si上及SiO 2上的保護膜厚(nm)的變化的ー例的說明圖。線110示意形成於SiO 2上的保護膜118的膜厚，線111示意形成於Si上的保護膜118的膜厚。吾人發現，當Cl 2流量少的情形下，形成於Si上與SiO 2上的保護膜118的厚度沒有差異，但若使Cl 2流量增加至一定值以上，則會有僅在SiO 2上形成保護膜而在Si上則不會形成之現象。圖7(b)示意僅在SiO 2上形成保護膜而在Si上則不會形成的一條件下，保護膜厚(nm)的堆積工程的處理時間相依性的一例的說明圖。線112示意形成於SiO 2上的保護膜118的膜厚與堆積工程的處理時間之關係，線113示意形成於Si上的保護膜118的膜厚與堆積工程的處理時間之關係。得知若處理時間成為某一定時間以上，則在SiO 2上及Si上都會形成保護膜118，但若為一定時間以下，則僅會在SiO 2上形成保護膜118，能夠在材料選擇性地形成保護膜。
保護膜形成用氣體34，除上述說明的以外，例如當使例如Si(矽元素)等的含有Si的膜作為保護膜118而堆積於SiO 2材料上的情形下，運用SiCl 4、或是四氟化矽(SiF 4)或四氫化矽(SiH 4：甲矽烷)等的Si系氣體。作為保護膜形成用氣體35，例如運用H 2、溴化氫(HBr)、氨(NH 3)、氟甲烷(CH 3F)等的含有H的氣體。作為保護膜形成用氣體36，運用具有除去以Si為主成分的堆積膜之性質的氣體，例如Cl 2。
當使用SiCl 4作為保護膜形成用氣體34，使用H 2作為保護膜形成用氣體35，使用Cl 2作為保護膜形成用氣體36的情形下，藉由高頻電力53在處理室31內被分解成電漿，生成SiCl x、H、Cl等的自由基及離子，該些自由基及離子照射至晶圓100的表面。一旦SiCl x自由基照射至遮罩材料的SiO 2上，則SiCl x自由基會和SiO 2表面的O鍵結而吸附於表面。此時，SiCl x的Cl的大部分會和H自由基反應，成為HCl而從表面脫離。吸附於SiO 2上的Si的懸鍵會和H自由基反應，形成含有H與Si的保護膜118。此時，未和H反應的少量的Cl殘留於保護膜118中。一旦在SiO 2上開始形成含有H的Si系保護膜118，則SiCl x自由基容易和保護膜118中的Si的懸鍵鍵結，故Si系保護膜118會和處理時間相依而逐漸變厚。
另一方面，一旦對不形成保護膜118的區域108表面的材料亦即Si上照射SiCl x自由基，則SiCl x自由基會比SiO 2更不易和Si反應，又因為和從電漿照射出的Cl自由基反應、或受到離子轟撃，而從Si表面脫離。是故，發現了如果照射足以讓已到達Si表面的SiCl x自由基再脫離之Cl自由基與離子，則便會在SiO 2上形成Si系保護膜118而不會在Si上形成保護膜118。但，如果持續長時間照射大量的SiCl x自由基，則Si會漸漸地吸附，因此若要在SiO 2上選擇性地形成保護膜118，必須控制SiCl x自由基與Cl自由基、離子的照射量以及照射時間。
作為在SiO 2上會形成Si系保護膜118而在Si上則不會形成之條件，SiCl 4流量/Cl 2流量必須小於1，藉由對晶圓100施加偏壓55而照射離子，能夠有效地除去Si表面上的SiCl x成分。
保護膜堆積工程(S205)之後，再度對圖樣上照射從光源56產生的入射光57，測定反射的反射光58的光譜(S206：反射光譜測定)。取得的反射的光譜，和資料庫50中事先保存著的來自選擇性地使保護膜118堆積而成之參照用圖樣的反射光譜比較，來判定是否正在選擇性地形成保護膜118(S207：是否選擇性地堆積?)。又，判定部49中，從資料庫50DB中事先保存的來自參照圖樣的反射光譜與保護膜118形成後取得的反射光譜，能夠算出選擇性地形成的保護膜118的厚度及圖樣寬幅(尺寸)。
當藉由上述的手法判定出未成功選擇性地形成保護膜118的情形下，實施保護膜除去工程(S208：保護膜除去)。一旦保護膜除去工程(S208)開始，則保護膜除去用氣體以規定的流量被供給至處理室31。被供給的保護膜除去用氣體藉由施加於高頻施加部42之高頻電力53而成為電漿，被分解成離子或自由基，照射至晶圓100表面。
一旦保護膜除去工程(S208)結束，再次取得作為參考的初始光譜(S201)，實施前處理(S202)後，再次實施選擇性的保護膜堆積工程(S205)。此時，再次進行時的選擇性的保護膜堆積工程(S205)的條件，是基於記憶部51中保存著的前次實施的情形下的保護膜形成工程後的反射光譜的測定結果，而調整藉由判定部49修正的條件(S209：保護膜堆積條件的調整)。例如，當從前次實施時的保護膜形成工程後的反射光譜，判定出未成功選擇性地形成保護膜118的情形下，例如將保護膜堆積條件決定成使保護膜形成用氣體36亦即Cl 2流量增加達規定的量之條件，依該條件實施保護膜堆積工程(S205)。
此外，當選擇性地形成相對較厚的保護膜118的情形，或者將被蝕刻材料116蝕刻得較深的情形下，是藉由反覆選擇性的保護膜堆積工程(S205)與前處理(S202)來選擇性地形成相對較厚的保護膜118。這是由於如圖7(b)所示，若將保護膜堆積工程(S205)實施某一定時間以上，則材料選擇性會喪失，因此會在選擇性不喪失之範圍設定處理時間。當保護膜堆積工程(S205)後形成的保護膜118的厚度未達規定的膜厚的情形下，再度實施前處理(S202)。藉此，不形成保護膜118的材料之上會成為潔淨。另一方面，必須設定處理時間等的處理條件，以免在形成有保護膜118的材料上，表面即使進行前處理仍無法恢復初始狀態。反覆S202至S210直到保護膜118成為規定的膜厚，便能選擇性地形成厚的保護膜118。圖12中，示意反覆次數(循環數)所造成之在Si上及SiO 2上堆積的保護膜厚的變化。圖12中，縱軸為保護膜118的膜厚(保護膜厚)，橫軸示意循環的反覆次數(循環數)。圖12中，線310示意堆積於SiO 2上的保護膜118的膜厚，線311示意堆積於Si上的保護膜118的膜厚。
藉由本手法，能夠確認到在Si上不會形成保護膜118，而能夠僅在SiO 2上形成厚的保護膜118。當實施以上敍述的處理而判定保護膜118已選擇性地堆積的情形下(S207的Yes)，又，判定保護膜118堆積了規定的膜厚的情形下(S210的Yes)，實施保護膜118的膜質控制工程(亦稱為保護膜改質工程)(S211：膜質控制)。
上述的手法當中，例如保護膜堆積工程(S205)中，當使用SiCl 4作為保護膜形成用氣體34，使用H 2作為保護膜形成用氣體35，使用Cl 2作為保護膜形成用氣體36而形成了Si系保護膜118的情形下，於蝕刻下層的被蝕刻層116的Si時必須確保保護膜118的耐蝕刻性。為了確保保護膜118的耐蝕刻性，係實施保護膜118的膜質控制工程(S211)，亦即進行氧化處理使保護膜118改質，以使保護膜118成為規定的組成(期望的氧濃度)。膜質控制工程(S211)，亦能夠改稱為使保護膜118氧化之氧化工程。
首先，基於來自裝置控制部43的控制訊號54，將膜質控制用氣體37以規定的流量供給至處理室31。作為膜質控制用氣體37，將氧(O 2)、二氧化碳(CO 2)、二氧化硫(SO 2)等的含有O的混合氣體供給至處理室31。被供給的氣體藉由施加於高頻施加部42之高頻電力53而成為電漿，被分解成自由基、離子等，而照射至晶圓100的表面。
如圖6的(c)所示，照射至Si系保護膜118的O自由基和保護膜118中的Si鍵結而被氧化成SiOx。如此一來，便使Si系保護膜118的膜質改質。
圖8中示意當藉由O 2電漿使Si系保護膜118氧化的情形下，O/Si組成比的氧化時間相依性。圖8中，縱軸示意O/Si組成比，橫軸示意氧化時間(秒)。線300示意實驗結果。O/Si組成比，為相對於矽元素(Si)之氧元素O的比例，O/Si組成比亦能夠稱為O/Si的濃度比。如圖8所示，可知一旦進行氧化處理則經過5秒程度O濃度會急遽變高而氧化進展，其後亦隨著氧化時間增加而氧化逐漸進行。
圖9中示意將保護膜118與Si基板(116：晶圓100)做氧化處理後，藉由接下來的蝕刻工程(S214)蝕刻時，保護膜118與Si基板(116)的蝕刻速率的氧化時間相依性。圖9中，縱軸示意氧化處理後的保護膜118或Si基板的蝕刻速率(nm/秒)，橫軸示意氧化時間(秒)。線301示意保護膜118，線302示意Si基板。如線301所示，可知若僅是使Si系保護膜118堆積則蝕刻速率高而耐蝕刻性低，但若進行氧化處理則Si系保護膜118的蝕刻速率下降，保護膜118的耐蝕刻性提升。如線302所示，Si基板的蝕刻速率亦是若拉長氧化時間則蝕刻速率變低。但，吾人發現當氧化時間為5秒至20秒程度的情形下，也就是說Si系保護膜118的O/Si組成比為0.4～0.6程度的情形下，Si系保護膜118的蝕刻速率會比Si基板(116)還低，於Si系保護膜118殘留的期間可蝕刻Si基板(116)而不蝕刻遮罩117的材料，能夠有效地提升選擇比。
圖10中示意Si系保護膜118的O/Si組成比與氧化後的保護膜118的蝕刻工程(S214)中的蝕刻速率之關係。圖10中，縱軸示意氧化後的保護膜118的蝕刻(nm/秒)，橫軸示意Si系保護膜118的O/Si組成比。線303示意實驗結果。得知一旦Si系保護膜118的O/Si組成比變為0.4則蝕刻速率會急遽變低，保護膜118的耐蝕刻性會提升。也就是說，被氧化後的保護膜118中的氧元素的組成比例(O/Si)，為會讓被氧化後的保護膜118的蝕刻速率比被蝕刻膜116的蝕刻速率還小之組成比例。這裡，含有矽元素的保護膜118中的相對於矽元素之氧元素的組成比，較佳為0.4～0.6的範圍內的值。
接著，使用圖11(a)，圖11(b)的模型圖，講述若進行讓Si系保護膜118的O/Si組成比成為0.4～0.6程度之氧化處理則保護膜118的耐蝕刻性會飛躍性地提升之理由。圖11(a)為示意Si完全未被氧化的情形下的保護膜118的Si的鍵結狀態的模型圖，圖11(b)為示意O/Si組成比為0.5的情形下的保護膜118的Si的鍵結狀態的模型圖。
當Si完全未被氧化的情形下(參照圖11(a))，會形成Si-Si的鍵結、或者Si-H的鍵結、或者未和任一元素鍵結的Si的懸鍵。切斷Si-Si的鍵結所必要的能量為327kJ/ml，切斷Si-Si的鍵結所必要的能量為298kJ/ml。
另一方面，當O/Si組成比為0.5的情形下(參照圖11(b))，Si的4個鍵當中平均至少一個會成為Si-O。切換Si-O的鍵結所必要的能量為798kJ/ml，需要比Si-Si及Si-H更大的能量。因此，得知藉由使Si系保護膜氧化使得O/Si組成比成為0.5程度，能夠有效地提升耐蝕刻性。
一旦為了將Si系保護膜118氧化而在處理室31內生成氧電漿，則被蝕刻區域亦即沒有圖樣的區域108亦會被氧化。但，如圖9所示，氧化時間為5秒至20秒的期間，Si系保護膜118的蝕刻速率會比被蝕刻區域108亦即Si基板(116)還小。這是因為，Si系保護膜118中含有Si-H、Si懸鍵及些微的Si-Cl，該些鍵結會比Si-Si鍵結更容易和O反應而被氧化，因此氧化會比Si基板(116)更迅速地進行，而讓Si系保護膜118的全體被氧化。另一方面，Si基板(116)因結晶性良好，氧化會從最表面往深部緩慢地進行。是故，Si系保護膜118其膜全體會迅速地被氧化，而能夠確保耐蝕刻性。
作為判定膜質已被控制成期望的氧化程度之一例，於膜質控制工程(S211)之後，對圖樣上照射從光源56產生的入射光57，而測定被反射的反射光58的光譜(S212：反射光譜測定)。
取得的反射光譜，如同初始光譜般被保存於記憶部51，被送至堆積工程控制部48內的判定部49。取得的反射的光譜，和資料庫50中事先保存著的來自控制成期望的O/Si組成比的參照用圖樣之反射光譜(參照用光譜)比較，便能夠判定膜質(S213：判定工程(是否為規定的膜質?))。也就是說，對試料100的圖樣上照射從光源56產生的入射光57，而監測從試料100被反射的干涉光(反射光58)的光譜。然後，實施判定工程，亦即基於取得的參照用光譜的圖樣與監測(測定)出的干涉光(反射光58)的光譜的圖樣之比較結果，判定在試料100上選擇性地形成的保護膜118已被改質成期望的氧濃度的範圍。此判定工程中，是基於氧元素的組成比例為期望的組成比例的情形下之干涉光的光譜(參照用光譜)與監測出的干涉光(反射光58)的光譜之比較結果，來判定氧元素的組成比例是否為期望的組成比例範圍(相對於矽元素之氧元素的組成比為0.4～0.6的範圍內的值)內。
一旦保護膜118的膜質控制(S211)結束，則以形成的保護膜118及原本就形成於圖樣的遮罩117作為蝕刻遮罩，將被蝕刻材料116做電漿蝕刻(S214：蝕刻)。
蝕刻工程(S214)中，首先，藉由裝置控制部43控制氣體供給部33，將蝕刻用氣體38以規定的流量供給至處理室31。在蝕刻用氣體38被供給而處理室31的內部成為了規定的壓力的狀態下，藉由裝置控制部43控制高頻電源63，對高頻施加部42施加高頻電力53，使處理室31的內部產生蝕刻用氣體38所造成之電漿。如圖6(d)所示，藉由在處理室31的內部產生的蝕刻用氣體38的電漿，進行形成有保護膜118之晶圓100的蝕刻處理。蝕刻用氣體38成為電漿，而生成將被蝕刻材料116蝕刻的自由基及離子。當保護膜118為Si系材料的情形下，作為蝕刻用氣體38例如能夠使用Cl 2氣體等。或者，蝕刻用氣體38能夠使用Cl 2、HBr等的鹵素氣體與O 2等之混合氣體。從蝕刻用氣體38生成的離子會藉由受到偏壓控制部47控制的從偏壓電源41施加於晶圓平台32的偏壓55而被加速而照射至晶圓100表面。當離子照射至圖樣時，藉由照射會通過形成於Si基板116上的氧化膜而不會通過保護膜118之能量的離子，也就是說照射離子的飛行距離比保護膜118的厚度還小而比形成於Si基板116的表面上的氧化膜厚還大之能量的離子。也就是說，蝕刻工程(S214)中的照射至試料100的離子的能量，為不會通過保護膜118的能量。藉此，被蝕刻區域亦即Si基板116的蝕刻會進展，而抑制遮罩117的蝕刻，可高選擇比地精度良好地進行Si基板116的蝕刻。
這裡，一面進行蝕刻工程(S214)的蝕刻處理，一面藉由光學系統39測定保護膜的膜厚(S215：反射光譜測定)，測定保護膜118的膜厚直到晶圓100上的被蝕刻圖樣116被蝕刻至期望的深度(S216)，在到達了規定的蝕刻的處理時間或期望的深度的時間點結束蝕刻(S217：結束)。
這裡，蝕刻工程(S217)中可能有在到達期望的蝕刻深度之前，保護膜118的厚度就成為規定值以下之情形。這樣的情形下(S216中No的情形下)，回到選擇性的保護膜堆積工程(S205)，從保護膜118的堆積工程再度開始，再次實施選擇性的保護膜118的堆積直到保護膜118的膜厚達規定的膜厚。也就是說，蝕刻工程(S217)後，當被蝕刻圖樣(被蝕刻膜)116的蝕刻的深度尚未到達規定的深度的情形下，進行保護膜形成工程(S205)。如前述般，反覆S205至S216，反覆直到晶圓100上的被蝕刻圖樣116被蝕刻至規定的深度。在被蝕刻圖樣116其蝕刻深度到達了規定的深度的時間點，結束被蝕刻圖樣116的蝕刻。又，於被蝕刻圖樣116的蝕刻後，能夠除去堆積於圖樣表面的保護膜118。能夠僅除去保護膜118，當在遮罩117之上形成有保護膜118的情形下亦可和遮罩117材料同時地除去殘留於遮罩117的表面上的保護膜118。
藉由對晶圓100施以這樣的電漿處理，便可僅在圖樣之上的遮罩117的上面形成確保耐蝕刻性的保護膜118，而不會在沒有圖樣的區域108形成不需要的保護膜。如此一來，便能夠解決遮罩117的上面及圖樣上面119被蝕刻而導致圖樣的深度變淺這樣的習知技術的待解問題，或在蝕刻下層的被蝕刻層116的期間導致遮罩117的上面被蝕刻這樣的習知的待解問題，而藉由本實施例得到期望的圖樣形狀。
另，上述實施例中講述了當形成有遮罩117、下層的被蝕刻層116作為被蝕刻圖樣，而遮罩圖樣混雜著圖樣稠密的區域107與沒有圖樣的區域108的情形下，在稠密圖樣上的遮罩117的材料上選擇性地形保護膜118而不在沒有圖樣的區域108的被蝕刻材料上形成不需要的保護膜，來抑制遮罩117及圖樣上面119的蝕刻，將被蝕刻圖樣116以高選擇比加工的手法。
以上，雖已基於實施例具體地說明了藉由本發明者而創作之發明，但本發明並非限定於前述實施例，在不脫離其要旨的範圍內當然可做各種變更。例如，上述的實施例是為了簡單明瞭地敍述本發明而詳細說明，未必限定於具備上開說明之所有構成者。此外，針對各實施例的構成的一部分，可追加其他構成、刪除、置換。
30:蝕刻裝置 31:處理室 32:晶圓平台 33:氣體供給部 34:保護膜形成用氣體 35:保護膜形成用氣體 36:保護膜形成用氣體 37:膜質控制用氣體 38:蝕刻用氣體 39:光學系統 40:光學系統控制部 41:偏壓電源 42:高頻施加部 43:裝置控制部 44:氣體控制部 45:排氣系統控制部 46:高頻控制部 47:偏壓控制部 48:堆積工程控制部 49:判定部 50:資料庫 51:記憶部 53:高頻電力 54:控制訊號 56:光源 57:入射光 58:反射光 59:檢測器 61:分光器 62:窗 63:高頻電源 100:晶圓 101:保護膜 102:圖樣 103:基板 104:不需要的保護膜 106:圖樣的底部 107:圖樣稠密的區域 108:沒有圖樣的區域 109:沒有圖樣的區域的表面 115:基板 116:被蝕刻圖樣 117:遮罩 118:保護膜 119:圖樣上面 110:Cl 2流量所造成之SiO 2上的保護膜厚的變化 111:Cl 2流量所造成之Si上的保護膜厚的變化 112:SiO 2上的保護膜厚的處理時間變化 113:Si上的保護膜厚的處理時間變化 120:堆積膜 121:圖樣上面 122:側面 123:底面 124:沒有圖樣的區域 130:離子 131:自由基
[圖1]示意本發明之電漿處理裝置的一例的圖。 [圖2]示意實施例之保護膜形成方法的製程流程的一例的圖。 [圖3]用來說明習知方法的待解問題的圖。 [圖4]用來說明另一習知方法的待解問題的圖。 [圖5]實施例之保護膜形成方法的說明圖。 [圖6]說明本實施例之保護膜形成方法的製程流程的一例的圖樣截面圖。 [圖7(a)]對SiCl 4與H 2的混合氣體加入Cl 2而形成保護膜時，Cl 2流量所造成的形成於Si上及SiO 2上的保護膜厚的變化的ー例的說明圖。 [圖7(b)]僅在SiO 2上形成保護膜而在Si上則不會形成的一條件下，保護膜厚的堆積工程的處理時間相依性的一例的說明圖。 [圖8]本實施例之保護膜改質方法中的保護膜的O/Si組成比的氧化時間相依性的一例的說明圖。 [圖9]本實施例之保護膜改質方法中的保護膜與Si基板的蝕刻速率的氧化時間相依性的一例的說明圖。 [圖10]示意本實施例之保護膜改質方法中的保護膜的O/Si組成比與保護膜的蝕刻速率之關係的說明圖。 [圖11(a)]示意Si完全未被氧化的情形下的保護膜118的Si的鍵結狀態的模型圖。 [圖11(b)]示意O/Si組成比為0.5的情形下的保護膜118的Si的鍵結狀態的模型圖。 [圖12]本實施例的循環處理方法的說明圖。

Claims (7)

  1. 一種電漿處理方法，係將成膜於試料的被蝕刻膜做電漿蝕刻之電漿處理方法，其特徵為，具有： 潔淨化工程，將前述試料的表面潔淨化； 保護膜形成工程，對於期望的材料選擇性地將保護膜形成於前述被蝕刻膜上形成的圖樣； 氧化工程，於前述保護膜形成工程之後，使前述保護膜氧化；及 蝕刻工程，將前述被蝕刻膜做電漿蝕刻。
  2. 如請求項1記載之電漿處理方法，其中， 前述被氧化後的保護膜中的氧元素的組成比例，為會讓前述被氧化後的保護膜的蝕刻速率比前述被蝕刻膜的蝕刻速率還小之組成比例。
  3. 如請求項1或請求項2記載之電漿處理方法，其中， 前述蝕刻工程之後，當前述被蝕刻膜的深度尚未到達規定的深度的情形下，進行前述保護膜形成工程。
  4. 如請求項2記載之電漿處理方法，其中， 前述保護膜含有矽元素， 前述保護膜中的相對於前述矽元素之前述氧元素的組成比，為0.4～0.6的範圍內的值。
  5. 如請求項1至請求項3中任一項記載之電漿處理方法，其中， 前述保護膜形成工程，使用SiCl 4氣體與H 2氣體與Cl 2氣體之混合氣體。
  6. 如請求項2記載之電漿處理方法，其中， 監測從前述試料被反射的干涉光的光譜， 更具有：判定工程，基於前述氧元素的組成比例為期望的組成比例的情形下之前述干涉光的光譜與前述監測出的干涉光的光譜之比較結果，判定前述氧元素的組成比例是否為期望的組成比例範圍內。
  7. 如請求項4記載之電漿處理方法，其中， 前述蝕刻工程中的照射至前述試料的離子的能量，為不會通過前述保護膜的能量。
TW112106632A 2022-03-02 2023-02-23 電漿處理方法 TWI858564B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/JP2022/008892 WO2023166613A1 (ja) 2022-03-02 2022-03-02 プラズマ処理方法
WOPCT/JP2022/008892 2022-03-02

Publications (2)

Publication Number Publication Date
TW202336858A true TW202336858A (zh) 2023-09-16
TWI858564B TWI858564B (zh) 2024-10-11

Family

ID=

Also Published As

Publication number Publication date
WO2023166613A1 (ja) 2023-09-07
KR20230130601A (ko) 2023-09-12
JP7498313B2 (ja) 2024-06-11
US20240321583A1 (en) 2024-09-26
JPWO2023166613A1 (zh) 2023-09-07
CN116997995A (zh) 2023-11-03

Similar Documents

Publication Publication Date Title
JP6457937B2 (ja) 低ｋ誘電体膜をパターニングする方法
Baklanov et al. Plasma processing of low-k dielectrics
US11302519B2 (en) Method of patterning a low-k dielectric film
JP6820775B2 (ja) エッチング方法及びプラズマ処理装置
US6130166A (en) Alternative plasma chemistry for enhanced photoresist removal
KR101930577B1 (ko) 퇴적물 제거 방법
JP6858928B2 (ja) プラズマ処理方法及びプラズマ処理装置
KR20190073463A (ko) 탄소계 막들을 위한 자기 제한 순환 에칭 방법
TW202336858A (zh) 電漿處理方法
TWI858564B (zh) 電漿處理方法
TWI503887B (zh) 自修復低介電結構及其形成方法
JP7254971B2 (ja) プラズマ処理装置及びプラズマ処理方法
WO2024171325A1 (ja) プラズマ処理方法
TW202435312A (zh) 電漿處理方法
JP3802900B2 (ja) レジストパターン形成方法および半導体装置の製造方法
JP2003243360A (ja) 半導体素子の製造方法
KR100701687B1 (ko) 게이트전극 식각방법
Nakakubo A study of defect generation phenomena in single crystalline silicon substrate during plasma processing and the characterization techniques
Lee et al. Resist cracking and adhesion improvement
Rasgon Origin, evolution, and control of sidewall line edge roughness transfer during plasma etching
JP2015216287A (ja) プラズマ処理方法
JP2006140175A (ja) 半導体装置の製造方法および半導体装置
KR19980053333A (ko) 반도체 장치 제조방법