JP2021028959A - エッチング方法及び基板処理装置 - Google Patents

エッチング方法及び基板処理装置 Download PDF

Info

Publication number
JP2021028959A
JP2021028959A JP2019148132A JP2019148132A JP2021028959A JP 2021028959 A JP2021028959 A JP 2021028959A JP 2019148132 A JP2019148132 A JP 2019148132A JP 2019148132 A JP2019148132 A JP 2019148132A JP 2021028959 A JP2021028959 A JP 2021028959A
Authority
JP
Japan
Prior art keywords
gas
base layer
etching
oxide film
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019148132A
Other languages
English (en)
Other versions
JP2021028959A5 (ja
JP7193428B2 (ja
Inventor
誠一 渡部
Seiichi Watabe
誠一 渡部
紘己 山田
Hiroki Yamada
紘己 山田
佐藤　学
Manabu Sato
学 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2019148132A priority Critical patent/JP7193428B2/ja
Priority to US16/983,229 priority patent/US11121000B2/en
Priority to KR1020200097314A priority patent/KR20210018119A/ko
Priority to CN202010781745.1A priority patent/CN112349585A/zh
Publication of JP2021028959A publication Critical patent/JP2021028959A/ja
Publication of JP2021028959A5 publication Critical patent/JP2021028959A5/ja
Application granted granted Critical
Publication of JP7193428B2 publication Critical patent/JP7193428B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/305—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching
    • H01J37/3053—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching for evaporating or etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/305—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching
    • H01J37/3053—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching for evaporating or etching
    • H01J37/3056—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching for evaporating or etching for microworking, e.g. etching of gratings, trimming of electrical components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】異なる高さの複数の下地層のダメージを抑制しつつ、各下地層の上のシリコン酸化膜を異なる深さにエッチングする。【解決手段】異なる高さの第１及び第２下地層と、第１及び第２下地層の上に形成されたシリコン酸化膜と、シリコン酸化膜の上に形成され、第１下地層及び第２下地層の上方の開口を有するマスクとを有する基板を用意する工程と、第１のガスを用いてシリコン酸化膜をエッチングし、第１の下地層を露出させる工程と、第２のガスを用いて第１の下地層の上に堆積物を堆積させつつ、第２の下地層の上方のシリコン酸化膜をエッチングする工程と、第３のガスを用いて第１の下地層の上に堆積した堆積物を除去しつつ、第２の下地層の上方のシリコン酸化膜をエッチングする工程とを有し、第２のガスを用いてエッチングする工程と第３のガスを用いてエッチングする工程とを複数回繰り返すエッチング方法。【選択図】図５

Description

本開示は、エッチング方法及び基板処理装置に関する。
例えば、特許文献１は、異なる高さに位置する複数の下地層と、前記複数の下地層の上に形成された対象膜とを有する基板を用意し、各下地層の上方に位置する複数の開口を有するマスクを用いて対象膜に深さの異なるホールをエッチングすることを提案している。
特開２０１９−９２５９号公報
本開示は、異なる高さに位置する複数の下地層のダメージを抑制しつつ、各下地層の上のシリコン酸化膜に異なる深さのエッチングを行うエッチング方法及び基板処理装置を提供する。
本開示の一の態様によれば、第１の下地層と、前記第１の下地層より深い位置に形成された第２の下地層と、前記第１の下地層及び前記第２の下地層の上に形成されたシリコン酸化膜と、前記シリコン酸化膜の上に形成されたマスクであって前記第１の下地層の上方に形成された第１の開口および前記第２の下地層の上方に形成された第２の開口を有するマスクとを有する基板を用意する工程と、第１のガスを用いて前記第１の開口から前記シリコン酸化膜をエッチングし、前記第１の下地層を露出させる工程と、第２のガスを用いて前記第１の下地層の上に堆積物を堆積させつつ、前記第２の開口から前記第２の下地層の上方の前記シリコン酸化膜をエッチングする工程と、第３のガスを用いて前記第１の下地層の上に堆積した堆積物を除去しつつ、前記第２の開口から前記第２の下地層の上方の前記シリコン酸化膜をエッチングする工程とを有し、前記第２のガスを用いてエッチングする工程と前記第３のガスを用いてエッチングする工程とを複数回繰り返すエッチング方法が提供される。
一の側面によれば、異なる高さに位置する複数の下地層のダメージを抑制しつつ、各下地層の上のシリコン酸化膜に異なる深さのエッチングを行うことができる。
一実施形態に係る基板処理装置を示す断面模式図。 膜構造及び従来の課題を示す図。 一実施形態に係るエッチング方法を示すフローチャート。 一実施形態に係るエッチング方法の各工程における基板上の膜の断面図。 一実施形態に係るエッチング方法の各工程における基板上の膜の断面図。 一実施形態に係るエッチング方法の各工程における基板上の膜の断面図。 一実施形態に係るエッチング方法の各工程におけるホール内の状態を示す図。 一実施形態に係るエッチング方法の効果を示す図。 一実施形態に係るエッチング方法の実験結果を示す図。 一実施形態に係るエッチング方法で使用可能なガス種及びガス流量とエッチングのモードとの関係を示す図。 一実施形態に係るエッチング方法における基板温度とエッチングレートとの関係を示す図。
以下、図面を参照して本開示を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
［基板処理装置］
一実施形態に係る基板処理装置１０について、図１を用いて説明する。図１は、一実施形態に係る基板処理装置１０の一例を示す断面模式図である。
基板処理装置１０は、処理容器１１と、その内部に配置された載置台１２とを有する。処理容器１１は、接地されている。載置台１２は、静電チャック１３と基台１６とを有する。基台１６は、静電チャック１３を支持する。載置台１２は、絶縁部材の支持部１４を介して処理容器１１の底部に配置されている。
基台１６は、アルミニウム等の金属で形成されている。静電チャック１３は、アルミナ（Ａｌ２Ｏ３）等の誘電体で形成されている。静電チャック１３は、上面視略円形である。静電チャック１３は、図示しない電極に直流電圧を印加することで発生した静電吸引力により基板Ｗを保持する。
静電チャック１３には、中央にて基板Ｗが載置され、外周にて基板Ｗの周囲を囲む環状のエッジリング１５（フォーカスリングともいう）が載置される。
処理容器１１の側壁と載置台１２の側壁の間には、環状の排気路２３が形成され、排気口２４を介して排気装置２２に接続されている。排気装置２２は、真空ポンプから構成され、処理容器１１内のガスを排気することで、処理容器１１内の処理空間を所定の真空度に減圧する。排気路２３には、処理空間と排気空間とを分け、ガスの流れを制御するバッフル板２７が設けられている。
載置台１２は、第１の高周波電源１７及び第２の高周波電源１８に接続される。第１の高周波電源１７は、例えば４０ＭＨｚのプラズマ生成用の高周波電力ＨＦを載置台１２に印加する。第２の高周波電源１８は、例えば４００ｋＨｚのイオン引き込み用の高周波電力ＬＦを載置台１２に印加する。
処理容器１１の天井の開口には、外周にリング状の絶縁部材２８を介してシャワーヘッド２０が設けられている。ガス供給源１９は、プロセス条件に応じたガスを供給する。ガスは、ガス配管２１を介してシャワーヘッド２０内に入り、処理容器１１内にシャワー状に導入される。高周波電力ＨＦは載置台１２とシャワーヘッド２０との間に容量的に印加され、高周波電力ＨＦによりガスからプラズマが生成される。
基板処理装置１０は、制御部３０を有する。制御部３０は、基板処理装置１０の全体を制御する。
かかる構成の基板処理装置１０において処理を実行するときにはまず、基板Ｗが、搬送アーム上に保持された状態で図示しないゲートバルブから搬送口４１を通り処理容器１１内に搬入される。基板Ｗは、静電チャック１３の上に載置される。ゲートバルブは基板Ｗを搬入後に閉じられる。
処理容器１１内の圧力は、排気装置２２により設定値に減圧され、処理容器１１の内部が真空状態に制御される。所定のガスがシャワーヘッド２０からシャワー状に処理容器１１内に導入され、高周波電力ＨＦ及び高周波電力ＬＦが載置台１２に印加され、プラズマが生成される。プラズマの作用により基板Ｗ上の膜にエッチングが施される。エッチングが完了した後、基板Ｗは、搬送アーム上に保持され、処理容器１１の外部に搬出される。
［膜構造］
次に、載置台１２に載置される基板Ｗ上の膜構造について図２を参照して説明する。図２は、基板Ｗ上の膜構造及び従来の課題を示す図である。
３Ｄ−ＮＡＮＤ製造工程等では、マスク下のシリコン酸化膜１１０の異なる高さに低層の下地層１２０ａ１〜１２０ａ３・・・、中間層の下地層１２０ｂ１〜１２０ｂ３・・・、高層の下地層１２０ｃ１〜１２０ｃ３・・・が配置される。低層、中間層、高層の下地層を総称して下地層１２０ともいう。下地層１２０は、タングステンにより形成されてもよいし、シリコンにより形成されてもよい。マスクとしてはアモルファスカーボン膜が用いられる。
エッチング工程では、低層、中間層、高層の下地層が露出するまで、シリコン酸化膜１１０に異なる高さの複数のホールＨを同時にエッチングする。図２では、低層、中間層、高層の下地層としてそれぞれ３層ずつ示し、他を省略しているが、低層の下地層、中間層の下地層、及び高層の下地層のそれぞれの層数は１以上であればよく、異なる層数であってもよい。
低層の下地層及び中間層の下地層上のホールＨには、これらの下地層が露出した後も、高層の下地層の上のホールＨが高層の下地層を露出するようにエッチングされるまでフルオロカーボン（ＣＦ）系のラジカルやイオンが入りこむ。よって、低層の下地層及び中間層の下地層が露出するホールＨの底部にて、露出した下地層にダメージを与えるという課題を有する。
特に低層及び中間層の下地層では、高層の下地層よりもホールＨ内に入射するプラズマ中のイオンの照射割合が高くなる。また、中間層の下地層では、低層の下地層よりもホールの深さが深いため、ホールの底部に副生成物を堆積し難い。よって、低層及び中間層の下地層では、図２のＡに示すように下地層１２０ａ１、１２０ｂ１が貫通したり（パンチスルー）、図２のＢに示すように下地層１２０ａ２、１２０ａ３が侵食されたりすることが課題となっている。
さらに近年下地層の数が増え、シリコン酸化膜の膜厚が増大している。また、下地層の薄膜化が進んでいる。このため、シリコン酸化膜と下地層との選択比を改善し、かつ下地層のダメージを回避しながら、シリコン酸化膜に対して異なる深さのホールを同時に形成することが求められている。
つまり、図２の膜構造のエッチングでは、低層及び中間層の下地層のダメージを低減させることと、高層の下地層の上方においてエッチングを促進したいというトレードオフの関係を解消することが重要となる。
そこで、以下では、異なる高さに位置する複数の下地層のダメージを抑制しつつ、各下地層上のシリコン酸化膜に異なる深さのエッチングを行うことが可能な、一実施形態に係るエッチング方法を提案する。
［エッチング方法］
一実施形態に係るエッチング方法について、図３及び図４Ａ〜図４Ｃを参照して説明する。図３は、一実施形態に係るエッチング方法を示すフローチャートである。図４Ａ〜図４Ｃは、一実施形態に係るエッチング方法の各工程における基板Ｗ上の膜の断面図である。一実施形態に係るエッチング方法は、制御部３０により制御される。
図４Ａ（ａ）に基板Ｗ上の膜の初期状態を示す。基板Ｗの上には、低層の下地層（下地層１２０ａ３のみ図示）が形成されている。また、低層の下地層よりも深い位置に中間層の下地層（下地層１２０ｂ３のみ図示）が形成されている。また、中間層の下地層よりも深い位置に高層の下地層（下地層１２０ｃ３のみ図示）が形成されている。
図４Ａ〜図４Ｃでは、低層の下地層１２０ａ３、中間層の下地層１２０ｂ３、高層の下地層１２０ｃ３をそれぞれの層の最下位の層として示し、以下の説明を行うが、これに限られない。下地層１２０ａ３は低層に設けられた任意の下地層の１つであり、下地層１２０ｂ３は中間層に設けられた任意の下地層の１つであり、下地層１２０ｃ３は高層に設けられた任意の下地層の１つであり得る。低層の下地層、中間層の下地層、高層の下地層において各下地層はそれぞれの直上の下地層よりも水平方向に延在している。下地層１２０ａ３は第１の下地層の一例であり、下地層１２０ｂ３は第２の下地層の一例であり、下地層１２０ｃ３は第３の下地層の一例である。
マスク１００は、下地層１２０ａ３の上方に形成された第１の開口（ホールＨ１）、下地層１２０ｂ３の上方に形成された第２の開口（ホールＨ２）、下地層１２０ｃ３の上方に形成された第３の開口（ホールＨ３）を有する。ホールＨ１、ホールＨ２、ホールＨ３は、本実施形態では断面が円形状を有するが、これに限られず、ライン形状であってもよい。
一実施形態に係るエッチング方法では、一例として高層の下地層１２０ｃ３が下地層１２０の最下位に位置するとして説明するが、これに限らない。低層、中間層、高層の下地層１２０の合計層数は例えば数１０〜１００又はそれ以上であり得る。
図３の処理が開始されると、マスク１００の下にシリコン酸化膜１１０、低層、中間層及び高層の下地層が形成された基板Ｗを提供する（ステップＳ１）。なお、「基板Ｗを提供する」とは、基板Ｗを基板処理装置１０内に搬入し、載置台１２に載置することである。
次に、第１のガスをプラズマ化してシリコン酸化膜１１０をエッチングし、低層の下地層１２０ａ３を露出させる（ステップＳ２）。この結果、図４Ａ（ｂ）に示すように、低層の下地層１２０ａ３が露出するまでシリコン酸化膜１１０がエッチングされ、ホールＨ１がコンタクトホールとして形成される。このとき、ホールＨ１と同時にホールＨ２、Ｈ３が形成される。ただし、下地層１２０ｂ３及び下地層１２０ｃ３は、下地層１２０ａ３よりも深い位置に設けられているため、ホールＨ２、Ｈ３は下地層１２０ｂ３及び下地層１２０ｃ３まで到達していない。なお、ステップＳ２の工程は、「第１のガスを用いて第１の開口からシリコン酸化膜をエッチングし、第１の下地層を露出させる第１の工程」の一例である。また、ステップＳ２の「低層の下地層」は、必ずしも低層の最下位の下地層である必要はなく、低層の任意の下地層であってよい。
次に、図３において、第２のガスをプラズマ化して低層の下地層１２０ａ３の上に堆積物を堆積させつつ、中層及び高層の下地層１２０ｂ３、１２０ｃ３の上方のシリコン酸化膜１１０をエッチングする（ステップＳ３）。ステップＳ３の工程は、「第２のガスを用いて第１の下地層の上に堆積物を堆積させつつ、第２の開口から第２の下地層の上方のシリコン酸化膜をエッチングする第２の工程」の一例である。この結果、図４Ｂ（ｃ）に示すように、ホールＨ１の底部において下地層１２０ａ３の上に副生成物Ｒを堆積させつつ、下地層１２０ｂ３の上方のホールＨ２と下地層１２０ｃ３の上方のホールＨ３をより深くエッチングすることができる。
次に、図３において、第３のガスをプラズマ化して低層の下地層１２０ａ３の上の副生成物Ｒの少なくとも一部を除去しつつ、中間層及び高層の下地層１２０ｂ３、１２０ｃ３の上方のシリコン酸化膜１１０を更にエッチングする（ステップＳ４）。ステップＳ４の工程は、「第３のガスを用いて第１の下地層の上に堆積した堆積物を除去しつつ、第２の開口から第２の下地層の上方のシリコン酸化膜をエッチングする第３の工程」の一例である。この結果、図４Ｂ（ｄ）に示すように、下地層１２０ａ３の上の副生成物Ｒの一部を除去させながら下地層１２０ｂ３の上方のホールＨ２と下地層１２０ｃ３の上方のホールＨ３を更に深くエッチングすることができる。
次に、図３において、中間層の下地層１２０ｂ３が露出したかを判定する（ステップＳ５）。下地層１２０ｂ３が露出していない場合、ステップＳ４に戻り、ステップＳ３〜Ｓ５の処理を繰り返す。これにより、第２の工程と第３の工程とが複数回繰り返され、図４Ｃ（ｅ）に示すように下地層１２０ｂ３が露出した状態となる。この場合、図３のステップＳ５において中間層の下地層１２０ｂ３が露出したと判定し、ステップＳ６に進む。なお、ステップＳ４の「中間層の下地層」は、必ずしも中間層の最下位の下地層である必要はなく、中間層の任意の下地層であってよい。
ステップＳ６において、第２のガスをプラズマ化して低層及び中間層の下地層１２０ａ３、１２０ｂ３の上に堆積物を堆積させつつ、高層の下地層１２０ｃ３の上方のシリコン酸化膜１１０をエッチングする。ステップＳ６の工程は、「第２の工程」の一例である。
次に、図３において、第３のガスをプラズマ化して低層及び中間層の下地層１２０ａ３、１２０ｂ３の上の副生成物Ｒの少なくとも一部を除去しつつ、高層の下地層１２０ｃ３の上方のシリコン酸化膜１１０を更にエッチングする（ステップＳ７）。ステップＳ７の工程は、「第３の工程」の一例である。ステップＳ６、Ｓ７の処理の結果、図４Ｃ（ｆ）に示すように、ホールＨ１、Ｈ２の底部において下地層１２０ａ３、１２０ｂ３の上に副生成物Ｒを堆積させつつ、高層の下地層１２０ｃ３の上方のホールＨ３が更に深くエッチングされる。
次に、図３において、高層の最下位の下地層１２０ｃ３が露出したかを判定する（ステップＳ８）。高層の最下位の下地層１２０ｃ３が露出していないと判定されると、ステップＳ６に戻り、ステップＳ６〜Ｓ８の処理を再度行う。図４Ｂ（ｆ）に示すように下地層１２０ｃ３が露出している場合、本処理を終了する。
上記実施形態に係るエッチング方法によれば、第２の工程においてホール底部において堆積物が堆積しやすい堆積性モードのエッチングが実行され、第３の工程においてホール底部において堆積物が堆積しにくい除去性モードのエッチングが実行される。そして、第２の工程、第３の工程がこの順で繰り返し行われる。
この第２の工程と第３の工程とを繰り返す工程は、図４Ｂ（ｃ）及び（ｄ）に示すように、下地層１２０ａ３が露出した後であって下地層１２０ｂ３が露出する前に行われる工程であってもよい。また、第２の工程と第３の工程とを繰り返す工程は、図４Ｃ（ｅ）及び（ｆ）に示すように、下地層１２０ｂ３が露出した後であって下地層１２０ｃ３が露出する前に行われる工程であってもよい。
これにより、低層及び中間層の下地層では副生成物Ｒによってイオンによる下地層のダメージを低減させ、高層の下地層ではホール内に積極的にイオンを入射させてエッチングを促進することができる。すなわち、第２の工程と第３の工程とを繰り返し行うことで、異なる高さに位置する複数の下地層１２０のダメージを抑制しつつ、各下地層１２０の上のシリコン酸化膜１１０をエッチストップさせることなく、異なる深さにエッチングすることができる。
［堆積性エッチング／除去性エッチング］
次に、以下に第１の工程〜第３の工程のプロセス条件について説明し、これにより、第２の工程において低層及び中間層の下地層では積極的にＣＦポリマーの副生成物Ｒを堆積させながら、高層の下地層をエッチングできる理由について説明する。
（第１の工程）
第１の工程におけるプロセス条件の一例を以下に示す。
＜第１の工程：プロセス条件＞
圧力：１５ｍＴ〜３０ｍＴ（２．０Ｐａ〜４．０Ｐａ）
ＨＦ：オン（４０００Ｗ〜５５００Ｗ）
ＬＦ：オン（６０００Ｗ〜８７５０Ｗ）
第１のガス：Ｃ４Ｆ６、Ｏ２
ただし、第１のガスは、Ｃ４Ｆ６、Ｏ２に限られない。シリコン酸化膜をエッチングし、下地膜との選択比が取れるガスであればどのようなガスでも構わない。例えば、第１のガスは、Ｃ４Ｆ６、Ｏ２に加え、ＣＯ、ＣＯ２、Ｎ２の少なくともいずれかが含まれてもよい。更にＡｒが含まれてもよい。Ｃ４Ｆ６の一部又は全部をＣ４Ｆ８に置き換えてもよい。また、第１のガスは第３のガスと同じガスでもよい。
（第２の工程）
第２の工程におけるプロセス条件の一例を以下に示す。
＜第２の工程：プロセス条件＞
圧力：１５ｍＴ〜３０ｍＴ
ＨＦ：オン（４０００Ｗ〜５５００Ｗ）
ＬＦ：オン（６０００Ｗ〜８７５０Ｗ）
第２のガス：Ｃ３Ｆ８、Ｏ２
ただし、第２のガスは、Ｃ３Ｆ８、Ｏ２に限られない。第２のガスは、第２のＣＦ含有ガスと酸素ガスとを含んでいればよく、シリコン酸化膜をエッチングし、ホール底部において堆積物が堆積しやすいガスであればどのようなガスでも構わない。第２のＣＦ含有ガスは、次に説明する第３のガスに含まれる第１のＣＦ含有ガスと異なるガスであって、第１のＣＦ含有ガスよりもＣ／Ｆ比が小さいガスであればよい。第２のＣＦ含有ガスは、例えばＣ３Ｆ８である。
第２のガスは、第２のＣＦ含有ガスと酸素ガス以外のガスを含んでいてもよい。例えば、第２のガスは、Ｃ３Ｆ８、Ｏ２に加え、Ｃ４Ｆ６、Ｃ４Ｆ８、ＣＯ、ＣＯ２、Ｎ２の少なくともいずれかが含まれてもよい。更にＡｒが含まれてもよい。
（第３の工程）
第３の工程におけるプロセス条件の一例を以下に示す。
＜第３の工程：プロセス条件＞
圧力：１５ｍＴ〜３０ｍＴ
ＨＦ：オン（４０００Ｗ〜５５００Ｗ）
ＬＦ：オン（６０００Ｗ〜８７５０Ｗ）
第３のガス：Ｃ４Ｆ６、Ｏ２
ただし、第３のガスは、Ｃ４Ｆ６ガス、Ｏ２ガスに限られない。第３のガスは、第１のＣＦ含有ガスと酸素ガスとを含んでいればよく、シリコン酸化膜をエッチングし、ホール底部において堆積物が堆積しにくいガスであればどのようなガスでも構わない。第１のＣＦ含有ガスは、第２のＣＦ含有ガスよりもＣ／Ｆ比が大きいガスであればよい。第１のＣＦ含有ガスは、例えばＣ４Ｆ６ガスであり、Ｃ４Ｆ８ガスであってもよい。また、第３のガスは、第１のＣＦ含有ガスと酸素ガス以外のガスを含んでいてもよい。例えば、第３のガスは、Ｃ４Ｆ６、Ｏ２に加え、Ｃ３Ｆ８、Ｃ４Ｆ８、ＣＯ、ＣＯ２、Ｎ２の少なくともいずれかが含まれてもよい。更にＡｒが含まれてもよい。
各工程におけるガスの作用について説明する。第１の工程で使用される第１のガスでは、Ｃ４Ｆ６ガスが主にエッチングに寄与し、Ｏ２ガスが主にシリコン酸化膜１１０のエッチングにおいて生成されるポリマーの副生成物Ｒの量の制御に寄与する。つまり、Ｏ２ガスの制御によりネッキングを抑制することができる。
図５は、一実施形態に係るエッチング方法の各工程におけるホールＨ１内の状態を示す図である。第１の工程では、第１のガスを使用することにより、図５（ａ）に示すように、Ｃ４Ｆ６のラジカル及びプラズマ中のイオンによりホールＨ１のエッチングが促進されるとともに、マスク１００の開口に付着した副生成物Ｒによるネッキングを抑制することができる。
第１のガスがＣ４Ｆ６ガス及びＯ２ガスに加え、ＣＯガス、ＣＯ２ガス、Ｎ２ガスを含む場合、ＣＯガス、ＣＯ２ガスはシリコン酸化膜１１０に対するタングステンの下地層の選択比を上げるための希釈ガスとして使用される。Ｎ２ガスは、ポリマーの副生成物の量の制御に寄与し、ネッキングを抑制するために使用される。更にＡｒガスが含まれる場合、Ａｒガスは下地層の選択比を上げるための希釈ガスとして使用される。
一方、第１のガスでは、副生成物Ｒは、ホールＨ１の開口やマスク１００の上部に付き易い。そこで、本実施形態に係るエッチング方法では、第１の工程において第１のガスによりある程度エッチングを行った後、第２の工程において第２のガスによりエッチングを行う。第２の工程で使用される第２のガスでは、Ｃ３Ｆ８ガスが主にエッチングに寄与する。また、Ｏ２ガスが主にポリマーの副生成物Ｒの量の制御に寄与する。第２のガスがＣ３Ｆ８ガス及びＯ２ガスに加え、ＣＯガス、ＣＯ２ガス、Ｎ２ガス、Ｃ４Ｆ６ガスを含む場合、それぞれのガスが有する機能は、第１のガスに含まれるこれらのガスの機能と同じであるため、ここでは説明を省略する。
Ｃ３Ｆ８ガスは、Ｃ４Ｆ６ガスよりも高解離であり、同一温度においてＣ４Ｆ６ガスよりも吸着係数が低い。例えば、ＣＦ系ガスのラジカルのエッチング対象膜への付着性は、通常、ラジカル１分子中のＦの数に対するＣの数（即ち、Ｃ／Ｆ比）に依存し、Ｃ／Ｆ比が大きいほど、エッチング対象膜への付着性は高くなる。よって、第２の工程では、エッチング時の条件（例えば、温度や滞在時間）に応じて、Ｃ４Ｆ６ガスよりも高解離であり、同一温度においてＣ４Ｆ６ガスよりも吸着係数が低いＣ３Ｆ８ガスを選択する。
つまり、ＣＦ系ガスとしてＣ４Ｆ６及びＣ３Ｆ８を使用した場合、Ｃ４Ｆ６のラジカルは、通常のエッチング温度では、一部ＣＦｘに解離するが、主としてＣ４Ｆ６のラジカルとして存在する。一方、Ｃ３Ｆ８のラジカルは、通常のエッチング温度では概ね解離し、主としてＣ２Ｆ４のラジカルとして存在する。
そのため、プラズマエッチング初期の第１の工程では第１のガスとして付着性が高いＣ４Ｆ６を使用して下地層１２０に対する選択比を稼ぎ、第１の工程に続く第２の工程では第２のガスとして付着性が低いＣ３Ｆ８を使用する。
これにより、第２の工程では、図５（ｂ）に示すように、副生成物Ｒは、マスク１００の開口や上部に付き難く、ホールの底部又は底部付近の側部まで到達し易い。加えて、Ｃ３Ｆ８ガスはＣ４Ｆ６ガスよりもＦに対するＣの比率が低いガスであるため、Ｃ４Ｆ６ガスを用いた場合よりも副生成物Ｒの量が少ない。よって、副生成物Ｒをホールの底部からボトムアップで堆積し易い。この結果、図４Ｂ（ｃ）に示すように、ホールＨ１の底部において下地層１２０ａ３の上に副生成物Ｒを堆積させることができる。また、同時に、第２の工程では、下地層１２０ｂ３の上方のホールＨ２と下地層１２０ｃ３の上方のホールＨ３をより深くエッチングすることができる。その理由について説明する。
図４Ｂ（ｃ）に示すホールＨ２、Ｈ３では、シリコン酸化膜１１０がエッチングされている。このため、エッチング時に生成される副生成物Ｒ中にはエッチングされたシリコン酸化膜１１０中のＯ成分が含まれる。よって、Ｃ３Ｆ８ガスが解離してＣ成分がホールＨ２、Ｈ３内に入ってきても、ＣとＯとが反応してＣＯとなり、揮発していく。
一方、図４Ｂ（ｃ）に示すホールＨ１では、すでに下地層１２０ａ３のタングステンまでエッチングが完了しているため、第２の工程においてシリコン酸化膜１１０のエッチングは行われない。よって、ホールＨ１の底部では副生成物Ｒ中にＯ成分が含まれない。よって、Ｃ３Ｆ８ガスが解離してＣ成分がホールＨ１内に入ってきても、ホールＨ１の底部においてＣとＯとの反応は促進されず、ホールＨ１の底部のＣは消費されない。この結果、ホールＨ２、Ｈ３の底部ではＣが消費され、Ｃの量が少なくなるが、ホールＨ１の底部ではＣが消費されず、Ｃの量が多くなる。この結果、図４Ｂ（ｃ）に示すように、ホールＨ１の底部にはポリマーの副生成物Ｒが堆積するが、ホールＨ２、Ｈ３の底部には、副生成物Ｒが堆積せず、エッチングが促進される。
以上から、本実施形態に係るエッチング方法では、エッチング初期では第１の工程において第１のガスに含まれるＣ４Ｆ６ガスを用いて、Ｃ４Ｆ６のラジカルとイオンによってホールの底部のエッチングを促進させる。
その後、第２の工程において第２のガスに含まれるＣ３Ｆ８ガスを用いてエッチングを行う。これにより、下地層１２０が露出したホールに対しては、副生成物Ｒをホールの底部に堆積させることで、ホールの底部が削れて下地層１２０がダメージを受けることを低減できる。また、下地層１２０が露出していないホールに対しては、エッチングを続行することができる。
また、本実施形態に係るエッチング方法では、第２の工程の後に第３の工程を実行する。また、第２の工程と第３の工程とを所定回数行う。所定回数は、２回以上が好ましい。
第３の工程では、第３のガスに含まれるＣ４Ｆ６ガス及びＯ２ガスを用いてエッチングを行う。これにより、第３の工程では、図５（ｃ）に示すように、Ｃ４Ｆ６のラジカル及びプラズマ中のイオンによりホールＨ１の底部の副生成物Ｒを除去しつつ、マスク１００の開口に付着した副生成物Ｒによるネッキングを抑制することができる。また、図４Ｂ（ｄ）に示すように、ホールＨ２、Ｈ３のエッチングを促進させることができる。
ここで、第３の工程においてホールＨ１の底部の副生成物Ｒの全部が除去される前に再度第２の工程を行い、図４Ｂ（ｃ）及び（ｄ）に示すように、第２の工程と第３の工程を所定回数繰り返す。これにより、ホールＨ１の底部の副生成物Ｒの全部が除去され、下地層１２０がダメージを受けることを効果的に抑制できる。
以上から、本実施形態に係るエッチング方法によれば、図６に示すように、低層又は中間層の下地層においてダメージを抑制しつつ（図６のＣ）、高層又は中間層のシリコン酸化膜１１０に深さが異なるエッチングを行うことができる。
なお、第２の工程の処理時間は、第３の工程の処理時間よりも短いことが好ましい。第２の工程は、第３の工程よりも堆積性のエッチングが行われるため、ホールの底部だけでなく、ホールの側部やマスク１００の開口部にも副生成物Ｒが付着しやすい。よって、第２の工程の処理時間を第３の工程の処理時間よりも短くすることで、副生成物Ｒが付着し過ぎないようにし、エッチストップが発生することを回避できる。例えば、第３の工程の処理時間は、第２の工程の処理時間の約１０倍であってもよい。
［実験結果］
本実施形態に係るエッチング方法により第１の工程〜第３の工程の各プロセス条件で行ったエッチングの実験結果の一例について、図７を参照して説明する。図７は、一実施形態に係るエッチング方法の実験結果の一例を示す図である。
本実験では、本実施形態に係るエッチング方法により図７（ａ）に示す深いホールと図７（ｂ）に示す浅いホールとの２種類のエッチングを行った。深いホールの深さは、浅いホールの深さの１０倍〜２０倍であった。
実験の結果、浅いホールの底部を拡大した図７の左下図を参照すると、浅いホールの底部に５０ｎｍ以上のポリマーの副生成物Ｒが堆積され、下地層１２０の保護効果が確認された。
図７の右下図は、浅いホールの底部に堆積した副生成物Ｒをアッシングにより除去した後の状態を示す。これによれば、下地層１２０のタングステンの消耗量は１３ｎｍであった。第１の工程のプロセス条件下でエッチングを行うエッチング方法によるタングステンの消耗量は２６ｎｍであった。よって、本実施形態に係るエッチング方法により、タングステンの消耗量を低減でき、高さの異なる複数の下地層１２０のダメージを抑制しつつ、各下地層１２０上のシリコン酸化膜１１０に深さが異なるエッチングを行うことができることがわかった。
［エッチングのモード］
以上に説明した本実施形態に係るエッチング方法において、第１の工程〜第３の工程におけるエッチングのモードを堆積性にするか、それとも除去性にするかを決定するためのプロセス条件の一例について、図８を参照して説明する。エッチングのモードを堆積性にするか、それとも除去性にするかは、堆積物を生成するＣの量と堆積物を除去するＯの量が重要となる。図８は、本実施形態に係るエッチング方法で使用可能なガス種及びガス流量とエッチングのモードとの関係を示す図である。
図８の表では、７つの条件（Ｃｏｎｄｉｔｉｏｎ）において、Ｏの数に対するＣの数（即ち、Ｃ／Ｏ比）が算出されている。例えば、「Ｃ４」の条件では、Ｃ４Ｆ６ガス、Ｃ３Ｆ８ガス、ＣＯガス、Ｏ２ガスをそれぞれ３０ｓｃｃｍ、３０ｓｃｃｍ、４２５ｓｃｃｍ、２１ｓｃｃｍ供給する。この場合、Ｃの合計（Ｃ ａｍｏｕｎｔ）は、３０×４（Ｃ４Ｆ６ガス）＋３０×３（Ｃ３Ｆ８ガス）＋４２５（ＣＯガス）＝６３５となる。Ｏの合計は、４２５（ＣＯガス）＋２１×２（Ｏ２ガス）＝４６７となる。よって、「Ｃ４」の条件では、Ｃ／Ｏ比が１．３６（＝６３５／４６７）となる。
以上の計算を７つの条件（Ｃｏｎｄｉｔｉｏｎ）において行った結果、Ｃ／Ｏ比は図８の表に示した通りとなった。また、７つの条件で行うエッチングは、モードに示した通り「Ｅｔｃｈ」は除去性のエッチングであり、「Ｄｅｐｏ」は堆積性のエッチングである。以上から、Ｃ／Ｏ比が１．３未満の場合のガス種及びガス流量は、エッチングのモードが「Ｅｔｃｈ」、つまり、除去性のエッチングを行うガス種及びガス流量のプロセス条件の目安とすることができる。また、Ｃ／Ｏ比が１．３以上の場合のガス種及びガス流量は、エッチングのモードが「Ｄｅｐｏ」、つまり、堆積性のエッチングを行うガス種及びガス流量のプロセス条件の目安とすることができる。
よって、第３の工程では、第３のガスに含まれるＣ／Ｏ比は１．３未満にすることが好ましく、第２の工程では、第２のガスに含まれるＣ／Ｏ比は１．３以上であることが好ましい。これにより、第２の工程において堆積性のエッチングを行い、第３の工程において除去性のエッチングを行うことができる。また、第１の工程では、第１のガスに含まれるＣ／Ｏ比は１．３未満にすることが好ましい。
また、第２の工程において使用される第２のガスに含まれるＯ２ガスの相対的な流量は、第３の工程において使用される第３のガスに含まれるＯ２ガスの流量よりも少ないことが好ましい。これによっても、第２の工程においてより堆積性の強いエッチングを行い、第３の工程においてより除去性の強いエッチングを行うことができる。ただし、第２のガスに含まれるＯ２ガスの流量は、ネッキングを生じない程度に制御する必要がある。
［温度依存性］
最後にエッチングにおける温度依存性について、図９を参照して説明する。図９は、一実施形態に係るエッチング方法における基板温度とエッチングレートとの関係を示す図である。
図９の横軸は、基板温度を示す。図９の「Ｗ ＥＲ」は、下地層としてタングステン（Ｗ）を用いた場合の下地層のエッチングレートを示す。「Ｏｘ ＥＲ」は、シリコン酸化膜１１０のエッチングレートを示す。「Ｏｘ／Ｗ ｓｅｌ．」は、タングステン（Ｗ）の下地層に対するシリコン酸化膜１１０の選択比を示す。基板温度は、静電チャック１３の温度にほぼ等しい。
図９の「Ｗ ＥＲ」の線は、基板温度が高いほど下地層のエッチングレートが下がることを示す。ただし、基板温度が高温になる程、エッチングレートが低下する割合は小さくなる。一方、「Ｏｘ ＥＲ」の線は、基板温度が約１１０℃〜約１６０℃ではエッチングレートは一定であり、基板温度が約１６０℃よりも高くなるとエッチングレートが下がることを示す。「Ｏｘ／Ｗ ｓｅｌ．」の線は、基板温度が約１１０℃〜約１６０℃では選択比は上昇し、約１６０℃を超えると下がることを示す。
プラズマ中のイオンやラジカルは、高温になるほど吸着し難くなる。すなわち、基板温度が高くなる程、プラズマ中のイオンやラジカルがホールの上部に付着され難くなり、基板温度が低くなる程、イオンやラジカルがホールの上部に付着され易くなる。
したがって、Ｃ３Ｆ８ガスを一例とする第２のＣＦ含有ガスの吸着係数は、Ｃ４Ｆ６ガスを一例とする第１のＣＦ含有ガスの吸着係数よりも小さいことが好ましい。また、第２の工程及び第３の工程における基板温度は、約１１０℃〜約１６０℃の範囲であることが好ましい。これにより、Ｃ３Ｆ８ガス及びＣ４Ｆ６ガスの付着係数を低くすることができる。これにより、ポリマーの副生成物Ｒをホールの底部から堆積し易くし、かつ、Ｏｘ／Ｗ選択比を高めることができる。
以上に説明したように、本実施形態のエッチング方法及び基板処理装置１０によれば、異なる高さに位置する複数の下地層のダメージを抑制しつつ、各下地層上のシリコン酸化膜に異なる深さのエッチングを行うことができる。
今回開示された一実施形態に係るエッチング方法及び基板処理装置は、すべての点において例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形態で変形及び改良が可能である。上記複数の実施形態に記載された事項は、矛盾しない範囲で他の構成も取り得ることができ、また、矛盾しない範囲で組み合わせることができる。
本開示の基板処理装置は、Atomic Layer Deposition(ALD)装置、Capacitively Coupled Plasma(CCP)、Inductively Coupled Plasma(ICP)、Radial Line Slot Antenna(RLSA)、Electron Cyclotron Resonance Plasma(ECR)、Helicon Wave Plasma(HWP)のいずれのタイプの装置でも適用可能である。
１０ 基板処理装置
１１ 処理容器
１２ 載置台
１３ 静電チャック
１６ 基台
３０ 制御部
１００ マスク
１１０ シリコン酸化膜
１２０ 下地層
Ｗ 基板
Ｈ ホール

Claims (14)

  1. 第１の下地層と、前記第１の下地層より深い位置に形成された第２の下地層と、前記第１の下地層及び前記第２の下地層の上に形成されたシリコン酸化膜と、前記シリコン酸化膜の上に形成されたマスクであって前記第１の下地層の上方に形成された第１の開口および前記第２の下地層の上方に形成された第２の開口を有するマスクとを有する基板を用意する工程と、
    第１のガスを用いて前記第１の開口から前記シリコン酸化膜をエッチングし、前記第１の下地層を露出させる工程と、
    第２のガスを用いて前記第１の下地層の上に堆積物を堆積させつつ、前記第２の開口から前記第２の下地層の上方の前記シリコン酸化膜をエッチングする工程と、
    第３のガスを用いて前記第１の下地層の上に堆積した堆積物を除去しつつ、前記第２の開口から前記第２の下地層の上方の前記シリコン酸化膜をエッチングする工程と、
    を有し、
    前記第２のガスを用いてエッチングする工程と前記第３のガスを用いてエッチングする工程とを複数回繰り返すエッチング方法。
  2. 前記第３のガスは、第１のＣＦ含有ガスと、酸素ガスとを含み、
    前記第２のガスは、前記第１のＣＦ含有ガスと異なる第２のＣＦ含有ガスと、酸素ガスとを含む、
    請求項１に記載のエッチング方法。
  3. 前記第２のＣＦ含有ガスのＣ／Ｆ比は、前記第１のＣＦ含有ガスのＣ／Ｆ比よりも小さい、
    請求項２に記載のエッチング方法。
  4. 所定の温度範囲における前記第２のＣＦ含有ガスの吸着係数は、前記温度範囲における前記第１のＣＦ含有ガスの吸着係数よりも小さい、
    請求項２または３に記載のエッチング方法。
  5. 前記第１のＣＦ含有ガスはＣ４Ｆ６であり、前記第２のＣＦ含有ガスはＣ３Ｆ８である、
    請求項２〜４のいずれか一項に記載のエッチング方法。
  6. 前記第３のガスに含まれるＣ／Ｏ比は１．３未満であり、前記第２のガスに含まれるＣ／Ｏ比は１．３以上である、
    請求項２〜５のいずれか一項に記載のエッチング方法。
  7. 前記第２のガスに含まれる酸素ガスの流量は前記第３のガスに含まれる酸素ガスの流量よりも少ない、
    請求項２〜６のいずれか一項に記載のエッチング方法。
  8. 所定の温度範囲は、１１０℃〜１６０℃の範囲である、
    請求項４に記載のエッチング方法。
  9. 前記第１の下地層及び前記第２の下地層は、タングステンである、
    請求項１〜８のいずれか一項に記載のエッチング方法。
  10. 前記第１の下地層及び前記第２の下地層は、シリコンである、
    請求項１〜８のいずれか一項に記載のエッチング方法。
  11. 前記第２のガスを用いてエッチングする工程の処理時間は、前記第３のガスを用いてエッチングする工程の処理時間よりも短い、
    請求項１〜１０のいずれか一項に記載のエッチング方法。
  12. 前記第２のガスを用いてエッチングする工程と前記第３のガスを用いてエッチングする工程とを繰り返す工程とは、前記第２の下地層が露出する前に行われる、
    請求項１〜１１のいずれか一項に記載のエッチング方法。
  13. 前記第２の下地層より深い位置に形成された第３の下地層を有し、前記シリコン酸化膜は前記第３の下地層の上に形成され、
    前記第２のガスを用いてエッチングする工程と前記第３のガスを用いてエッチングする工程とを繰り返す工程とは、前記第２の下地層が露出した後であって前記第３の下地層が露出する前に行われる、
    請求項１２に記載のエッチング方法。
  14. ガスを供給するガス供給源と、
    高周波パワーを印加する高周波電源と、
    供給したガスから高周波パワーによりプラズマを生成するプラズマ生成部と、
    制御部と、を有し、
    前記制御部は、
    第１の下地層と、前記第１の下地層より深い位置に形成された第２の下地層と、前記第１の下地層及び前記第２の下地層の上に形成されたシリコン酸化膜と、前記シリコン酸化膜の上に形成されたマスクであって前記第１の下地層の上方に形成された第１の開口および前記第２の下地層の上方に形成された第２の開口を有するマスクとを有する基板を用意する工程と、
    第１のガスを用いて前記第１の開口から前記シリコン酸化膜をエッチングし、前記第１の下地層を露出させる工程と、
    第２のガスを用いて前記第１の下地層の上に堆積物を堆積させつつ、前記第２の開口から前記第２の下地層の上方の前記シリコン酸化膜をエッチングする工程と、
    第３のガスを用いて前記第１の下地層の上に堆積した堆積物を除去しつつ、前記第２の開口から前記第２の下地層の上方の前記シリコン酸化膜をエッチングする工程と、
    を制御し、
    前記第２のガスを用いてエッチングする工程と前記第３のガスを用いてエッチングする工程とを複数回繰り返すように制御する、基板処理装置。
JP2019148132A 2019-08-09 2019-08-09 エッチング方法及び基板処理装置 Active JP7193428B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019148132A JP7193428B2 (ja) 2019-08-09 2019-08-09 エッチング方法及び基板処理装置
US16/983,229 US11121000B2 (en) 2019-08-09 2020-08-03 Etching method and substrate processing apparatus
KR1020200097314A KR20210018119A (ko) 2019-08-09 2020-08-04 에칭 방법 및 기판 처리 장치
CN202010781745.1A CN112349585A (zh) 2019-08-09 2020-08-06 蚀刻方法及基板处理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019148132A JP7193428B2 (ja) 2019-08-09 2019-08-09 エッチング方法及び基板処理装置

Publications (3)

Publication Number Publication Date
JP2021028959A true JP2021028959A (ja) 2021-02-25
JP2021028959A5 JP2021028959A5 (ja) 2022-06-02
JP7193428B2 JP7193428B2 (ja) 2022-12-20

Family

ID=74357638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019148132A Active JP7193428B2 (ja) 2019-08-09 2019-08-09 エッチング方法及び基板処理装置

Country Status (4)

Country Link
US (1) US11121000B2 (ja)
JP (1) JP7193428B2 (ja)
KR (1) KR20210018119A (ja)
CN (1) CN112349585A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230253212A1 (en) * 2022-02-08 2023-08-10 American Air Liquide, Inc. Method of running an etch process in higher selectivity to mask and polymer regime by using a cyclic etch process

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04152521A (ja) * 1990-10-16 1992-05-26 Oki Electric Ind Co Ltd コンタクトエッチング方法
JP2001068462A (ja) * 1999-07-20 2001-03-16 Samsung Electronics Co Ltd 選択的ポリマー蒸着を用いたプラズマエッチング方法及びこれを用いたコンタクトホール形成方法
WO2013118660A1 (ja) * 2012-02-09 2013-08-15 東京エレクトロン株式会社 半導体製造装置の製造方法及び半導体製造装置
JP2016197680A (ja) * 2015-04-06 2016-11-24 東京エレクトロン株式会社 エッチング方法
JP2019046834A (ja) * 2017-08-29 2019-03-22 富士電機株式会社 半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7137913B2 (ja) 2017-06-23 2022-09-15 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04152521A (ja) * 1990-10-16 1992-05-26 Oki Electric Ind Co Ltd コンタクトエッチング方法
JP2001068462A (ja) * 1999-07-20 2001-03-16 Samsung Electronics Co Ltd 選択的ポリマー蒸着を用いたプラズマエッチング方法及びこれを用いたコンタクトホール形成方法
WO2013118660A1 (ja) * 2012-02-09 2013-08-15 東京エレクトロン株式会社 半導体製造装置の製造方法及び半導体製造装置
JP2016197680A (ja) * 2015-04-06 2016-11-24 東京エレクトロン株式会社 エッチング方法
JP2019046834A (ja) * 2017-08-29 2019-03-22 富士電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20210018119A (ko) 2021-02-17
CN112349585A (zh) 2021-02-09
JP7193428B2 (ja) 2022-12-20
US20210043461A1 (en) 2021-02-11
US11121000B2 (en) 2021-09-14

Similar Documents

Publication Publication Date Title
JP5085997B2 (ja) プラズマエッチング性能強化方法及び装置
US9287134B2 (en) Titanium oxide etch
US9418858B2 (en) Selective etch of silicon by way of metastable hydrogen termination
US20210134604A1 (en) Etching method
JP2024045236A (ja) プラズマ処理装置および基板処理装置
JP6438831B2 (ja) 有機膜をエッチングする方法
TWI692809B (zh) 蝕刻方法
TWI766866B (zh) 蝕刻方法
US9653321B2 (en) Plasma processing method
TW201742143A (zh) 蝕刻方法
CN111223775A (zh) 蚀刻方法和基板处理装置
JP6811202B2 (ja) エッチングする方法及びプラズマ処理装置
JP2021028959A (ja) エッチング方法及び基板処理装置
US7501350B2 (en) Plasma processing method
JP6820730B2 (ja) エッチング方法及びプラズマ処理装置
US11201063B2 (en) Substrate processing method and substrate processing apparatus
TW201517169A (zh) 預清洗半導體結構
WO2023008025A1 (ja) エッチング方法、半導体装置の製造方法、エッチングプログラムおよびプラズマ処理装置
CN110164764B (zh) 等离子体蚀刻方法和等离子体蚀刻装置
JP2023018631A (ja) エッチング方法、半導体装置の製造方法、プログラムおよびプラズマ処理装置
CN116457919A (zh) 用于半导体图案化应用的氧化锡及碳化锡材料
CN112585728A (zh) 处理方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220523

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220523

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221208

R150 Certificate of patent or registration of utility model

Ref document number: 7193428

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150