JP2016197680A - エッチング方法 - Google Patents

エッチング方法 Download PDF

Info

Publication number
JP2016197680A
JP2016197680A JP2015077586A JP2015077586A JP2016197680A JP 2016197680 A JP2016197680 A JP 2016197680A JP 2015077586 A JP2015077586 A JP 2015077586A JP 2015077586 A JP2015077586 A JP 2015077586A JP 2016197680 A JP2016197680 A JP 2016197680A
Authority
JP
Japan
Prior art keywords
gas
region
plasma
processing
generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015077586A
Other languages
English (en)
Other versions
JP2016197680A5 (ja
JP6339963B2 (ja
Inventor
優 長友
Yu Nagatomo
優 長友
竜宇 石田
Ryuu Ishita
竜宇 石田
大輔 田村
Daisuke Tamura
大輔 田村
幸介 小岩
Kosuke Koiwa
幸介 小岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2015077586A priority Critical patent/JP6339963B2/ja
Priority to KR1020160040957A priority patent/KR101903845B1/ko
Priority to US15/090,726 priority patent/US9786512B2/en
Priority to CN201610208193.9A priority patent/CN106057666B/zh
Publication of JP2016197680A publication Critical patent/JP2016197680A/ja
Publication of JP2016197680A5 publication Critical patent/JP2016197680A5/ja
Application granted granted Critical
Publication of JP6339963B2 publication Critical patent/JP6339963B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】 シリコン酸化膜及びシリコン窒化膜が交互に積層された第１領域、及び第１領域のシリコン酸化膜の膜厚よりも大きい膜厚を有するシリコン酸化膜を有する第２領域を同時にエッチングする方法を提供する。
【解決手段】
一実施形態の方法では、プラズマ処理装置の処理容器内でフルオロカーボンガス、ハイドロフルオロカーボンガス、及び酸素ガスを含む第１の処理ガスのプラズマが生成される。次いで、処理容器内で、フルオロカーボンガス、ハイドロフルオロカーボンガス、酸素ガス、及びハロゲン含有ガスを含む第２の処理ガスのプラズマが生成される。次いで、処理容器内で、酸素ガスを含む第３の処理ガスのプラズマが生成される。
【選択図】図１

Description

本発明の実施形態は、エッチング方法に関するものであり、特に、シリコン酸化膜及びシリコン窒化膜が交互に積層されることによって構成された多層膜を有する第１領域と、当該第１領域のシリコン酸化膜の膜厚よりも大きい膜厚を有するシリコン酸化膜を含む第２領域とを同時にエッチングする方法に関するものである。
半導体装置の一種として、３次元構造を有するＮＡＮＤ型フラッシュメモリデバイスが知られている。３次元構造を有するＮＡＮＤ型フラッシュメモリデバイスの製造においては、シリコン酸化膜とシリコン窒化膜とが交互に設けられることによって構成される多層膜のエッチングを行って、当該多層膜に深いホールを形成する工程が行われる。このようなエッチングについては、下記の特許文献１に記載されている。
具体的に、特許文献１には、多層膜上にマスクを有する被処理体を処理ガスのプラズマに晒すことによって、当該多層膜のエッチングを行う方法が記載されている。
ところで、エッチングの対象である被処理体には、シリコン酸化膜とシリコン窒化膜とが交互に設けられることによって構成される多層膜を有する第１領域と、第１領域のシリコン酸化膜の膜厚よりも大きい膜厚を有するシリコン酸化膜を含む第２領域とを有するものがある。このような被処理体にエッチングを行って、ホールのようなスペースを第１領域と第２領域の双方に同時に形成することが求められている。このようなエッチングでは、マスクが第１領域及び第２領域上に設けられ、当該マスクの開口から露出されている部分において、第１領域及び第２領域がエッチングされる。
米国特許出願公開第２０１３／００５９４５０号明細書
上述した第１領域及び第２領域のエッチングでは、フルオロカーボンガス及びハイドロフルオロカーボンガスを含む処理ガスを用いることが考えられる。しかしながら、このような処理ガスを用いたエッチングでは、形成されるスペースの幅が、当該スペースの深さ方向の一部分において広くなることがある。即ち、エッチングによって形成されるスペースを画成する側壁面の垂直性が低くなることがある。また、マスクの開口が、フルオロカーボンといった物質によって縮小され、場合によって、ホールの開口が塞がれてしまうことがある。
したがって、シリコン酸化膜及びシリコン窒化膜が交互に積層されることによって構成された多層膜を有する第１領域と、当該第１領域のシリコン酸化膜の膜厚よりも大きい膜厚を有するシリコン酸化膜を含む第２領域とを同時にエッチングする技術において、エッチングによって形成される側壁面の垂直性を向上させ、且つ、マスクの開口の縮小を抑制することが求められている。
一態様においては、被処理体の第１領域及び第２領域を同時にエッチングする方法が提供される。第１領域は、シリコン酸化膜及びシリコン窒化膜が交互に積層されることによって構成された多層膜を有する。第２領域は、第１領域のシリコン酸化膜の膜厚よりも大きい膜厚を有するシリコン酸化膜を含む。被処理体は、第１領域及び第２領域上に開口を提供するマスクを有する。この方法は、（ａ）被処理体が準備されたプラズマ処理装置の処理容器内で、フルオロカーボンガス、ハイドロフルオロカーボンガス、及び酸素ガスを含む第１の処理ガスのプラズマを生成する工程（以下、「第１工程」という）と、（ｂ）プラズマ処理装置の処理容器内で、フルオロカーボンガス、ハイドロフルオロカーボンガス、酸素ガス、及びハロゲン含有ガスを含む第２の処理ガスのプラズマを生成する工程であり、該ハロゲン含有ガスは、ハロゲン元素とシリコンとの反応生成物を形成して被処理体の表面に堆積物を形成するガスである、該工程（以下、「第２工程」という）と、（ｃ）プラズマ処理装置の処理容器内で、酸素ガスを含む第３の処理ガスのプラズマを生成する工程（以下、「第３工程」という）と、を含む。この方法では、第１工程、第２工程、及び第３工程を各々が含む複数回のシーケンスが実行される。
上記一態様に係る方法では、第１工程において、第１領域及び第２領域が同時にエッチングされる。また、第２工程においては、被処理体中のシリコンとハロゲン元素との反応生成物が形成されて、当該反応生成物がエッチングによって形成された側壁面に堆積物を形成する。この堆積物によって、第１領域及び第２領域に形成される側壁面が横方向にエッチングされることが抑制される。したがって、この方法によれば、エッチングによって形成される側壁面の垂直性が向上される。また、第１工程及び第２工程では、フルオロカーボンといった物質がマスクの表面に付着する。マスクの表面に付着した物質の量は、第１工程及び第２工程において用いられる処理ガスに含まれる酸素ガスに由来する活性種によって減少される。また、マスクの表面に付着した物質の量は、第３工程において生成される酸素ガスのプラズマによっても、減少される。したがって、マスクの開口の縮小が抑制される。
一実施形態では、シーケンスの実行の回数の増加につれて、第１の処理ガス中の酸素ガスの流量及び第２の処理ガス中の酸素ガスの流量が段階的に増加されてもよい。シーケンスの実行の回数の増加につれて、第１領域及び第２領域に形成されるスペースの深さは深くなる。スペースの深さが深くなると、エッチングに寄与するフルオロカーボンは、スペースの深部に侵入するよりも、マスクの開口付近の壁面に付着し易くなる。この実施形態によれば、シーケンスの実行回数の増加につれて、第１の処理ガス中の酸素ガスの流量及び第２の処理ガス中の酸素ガスの流量が増加されるので、スペースが深くなったときにマスクの開口付近の壁面に堆積する物質を効果的に除去することが可能となる。なお、第１の処理ガス中の酸素ガスの流量及び第２の処理ガス中の酸素ガスの流量は、複数回のシーケンスが実行される全期間中で段階的に２回以上、上昇され得る。
一実施形態では、シーケンスの実行の回数の増加につれて被処理体の温度が上昇されてもよい。被処理体の温度が低い場合には、スペース内に進むフルオロカーボンの量よりも、マスクの開口付近の壁面に付着するフルオロカーボンの量が多くなる。一方、被処理体の温度が高い場合には、マスクの開口付近の壁面に付着するフルオロカーボンの量が少なくなり、スペース内に進むフルオロカーボンの量が多くなる。この実施形態では、シーケンスの実行の回数の増加につれて、即ち、スペースの深さが深くなるにつれて、被処理体の温度が上昇されるので、マスクの開口付近の壁面へのフルオロカーボンの付着を抑制して、深いスペースの深部までフルオロカーボンを供給することができる。これにより、深いスペースのエッチングがより効率的に行われる。なお、被処理体の温度は、複数回のシーケンスが実行される全期間中で段階的に２回以上、上昇され得る。
一実施形態では、第２の処理ガスは、第１の処理ガスとハロゲン含有ガスとを含んでいてもよい。即ち、第１の処理ガスを第１工程及び第２工程にわたって、処理容器内に供給し、第２工程においては、第１の処理ガスにハロゲン含有ガスを添加してもよい。
一実施形態では、複数回のシーケンスの各々において、処理容器内の圧力、及びプラズマの生成のための電力が一定であってもよい。この実施形態によれば、各シーケンスの第１〜第３工程における処理容器内の圧力及びプラズマの生成のための電力が一定であるので、プラズマの安定に要する時間を短縮させることが可能である。
一実施形態では、第１工程の時間長は第２工程の時間長よりも長くなっていてもよい。この実施形態によれば、各シーケンス中で主にエッチングを進行させる第１工程の時間長が堆積物の形成を行う第２工程の時間長に対して長いので、各シーケンスのエッチングレートが高くなる。
以上説明したように、シリコン酸化膜及びシリコン窒化膜が交互に積層されることによって構成された多層膜を有する第１領域と、当該第１領域のシリコン酸化膜の膜厚よりも大きい膜厚を有するシリコン酸化膜を含む第２領域とを同時にエッチングする技術において、エッチングによって形成される壁面の垂直性を向上させ、且つ、マスクの開口の縮小を抑制することが可能となる。
一実施形態に係るエッチング方法を示す流れ図である。 図１に示すエッチング方法が適用される被処理体を例示する断面図である。 図１に示す方法の実施に用いることが可能なプラズマ処理装置の一例を概略的に示す図である。 一実施形態の天板を示す拡大断面図である。 図１に示す方法の実行中の途中段階の被処理体の状態の一例を示す断面図である。 図１に示す方法の実行後の被処理体の状態の一例を示す断面図である。 第１の処理ガス中の酸素ガスの流量、第２の処理ガス中の酸素ガスの流量、及び被処理体（ウエハ）の温度と、シーケンスの実行の回数との関係を示す図である。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一実施形態に係るエッチング方法を示す流れ図である。図１に示す方法ＭＴは、第１領域及び第２領域の双方をエッチングして、ホールといったスペースを形成する方法である。この方法ＭＴは、例えば、３次元構造を有するＮＡＮＤフラッシュメモリの製造に用いることができるものである。
図２は、図１に示すエッチング方法が適用される被処理体を例示する断面図である。図２に示す被処理体（以下、「ウエハＷ」という）は、下地層ＵＬ、第１領域Ｒ１、第２領域Ｒ２、及び、マスクＭＳＫを有する。下地層ＵＬは、例えば、基板上に設けられた多結晶シリコン製の層であり得る。第１領域Ｒ１及び第２領域Ｒ２は、下地層ＵＬ上に設けられている。
第１領域Ｒ１は、多層膜から構成されている。多層膜は、シリコン酸化膜ＩＬ１及びシリコン窒化膜ＩＬ２が交互に設けられることによって構成されている。シリコン酸化膜ＩＬ１の厚さは、例えば、５ｎｍ〜５０ｎｍであり、シリコン窒化膜ＩＬ２の厚さは、例えば、１０ｎｍ〜７５ｎｍである。一実施形態では、シリコン酸化膜ＩＬ１及びシリコン窒化膜ＩＬ２は、合計２４層以上積層されていてもよい。
第２領域Ｒ２は、第１領域Ｒ１のシリコン酸化膜ＩＬ１の膜厚よりも大きい膜厚を有するシリコン酸化膜を含む領域である。一実施形態では、第２領域は、部分領域Ｒ２１及び部分領域Ｒ２２を含んでいる。第１領域Ｒ１の複数のシリコン窒化膜ＩＬ２のうち幾つかは、多層膜の積層方向に直交する方向において、部分領域Ｒ２１の中まで延びている。図２に示すように、第１領域Ｒ１から部分領域Ｒ２１内まで延びた複数のシリコン窒化膜ＩＬ２は、階段状を呈するように部分領域Ｒ２１内において終端している。この部分領域Ｒ２１のシリコン窒化膜ＩＬ２以外の部分は、シリコン酸化膜ＩＬ１から構成されている。また、部分領域Ｒ２２は、単層のシリコン酸化膜ＩＬ１から構成されている。このように構成される第２領域Ｒ２の厚さは、第１領域Ｒ１の厚さと略同様である。
第１領域Ｒ１及び第２領域Ｒ２上には、マスクＭＳＫが設けられている。マスクＭＳＫには、第１領域Ｒ１及び第２領域Ｒ２にホールといったスペースを形成するための開口が形成されている。マスクＭＳＫは、例えば、アモルファスカーボン製であり得る。或いは、マスクＭＳＫは、有機ポリマーから構成されていてもよい。
再び図１を参照する。方法ＭＴでは、まず、図２に示したようなウエハＷがプラズマ処理装置の処理容器内に準備される。図３は、図１に示す方法の実施に用いることが可能なプラズマ処理装置の一例を概略的に示す図である。
図３に示すプラズマ処理装置１０は、容量結合型プラズマエッチング装置であり、略円筒状の処理容器１２を備えている。処理容器１２の内壁面は、陽極酸化処理されたアルミニウム上にイットリアといったセラミックスの被覆が設けられることにより構成されている。この処理容器１２は接地されている。処理容器１２の側壁には、ウエハＷの搬入及び搬出のための通路１２ｇが設けられている。この通路１２ｇはゲートバルブ５４により開閉可能となっている。
処理容器１２内には、載置台ＰＤが設けられている。処理容器１２の底部からは支持部１４が延びている。支持部１４は、略円筒形状を有しており、絶縁材料から構成されている。この支持部１４は、載置台ＰＤを支持している。
載置台ＰＤは、下部電極１６及び静電チャック１８を有している。下部電極１６は、一実施形態では、第１部材１６ａ及び第２部材１６ｂを含んでいる。第１部材１６ａ及び第２部材１６ｂは共に、略円盤形状を有しており、アルミニウムといった導体から構成されている。第２部材１６ｂは、第１部材１６ａ上に設けられており、第１部材１６ａに電気的に接続されている。
第１部材１６ａには、第１の高周波電源６２が整合器６６を介して接続されている。第１の高周波電源６２は、プラズマ生成用の高周波（Ｈｉｇｈ Ｆｒｅｑｕｅｎｃｙ Ｗａｖｅ）を発生する電源であり、２７〜１００ＭＨｚの周波数、一例においては４０ＭＨｚの高周波を発生する。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側（下部電極１６側）の入力インピーダンスを整合させるための回路である。なお、第１の高周波電源６２は、整合器６６を介して、上部電極３０に接続されていてもよい。
第１部材１６ａには、第２の高周波電源６４が整合器６８を介して接続されている。第２の高周波電源６４は、ウエハＷにイオンを引き込むための高周波、即ち高周波バイアスを発生する電源であり、４００ｋＨｚ〜１３．５６ＭＨｚの範囲内の周波数、一例においては３ＭＨｚの高周波バイアスを発生する。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側（下部電極１６側）の入力インピーダンスを整合させるための回路である。
第２部材１６ｂの内部には、冷媒流路２４が形成されている。冷媒流路２４には、処理容器１２の外部に設けられたチラーユニットから配管２６ａを介して冷媒が供給され、冷媒流路２４に供給された冷媒は配管２６ｂを介してチラーユニットに戻される。このように循環される冷媒の温度を制御することにより、静電チャック１８上に載置されたウエハＷの温度が制御される。
静電チャック１８は、第２部材１６ｂ上に設けられている。静電チャック１８は、膜状の電極を一対の絶縁層又は絶縁シート間に配置した構造を有している。静電チャック１８の電極には、直流電源２２がスイッチを介して電気的に接続されている。この静電チャック１８は、直流電源２２からの直流電圧により生じたクーロン力等の静電力により、ウエハＷを吸着し、当該ウエハＷを保持する。この静電チャック１８内には、ヒータといった加熱素子が設けられていてもよい。
静電チャック１８の周囲、且つ、第２部材１６ｂ上には、フォーカスリングＦＲが設けられている。フォーカスリングＦＲは、エッチングの均一性を向上させるために配置されるものであり、例えば、石英から構成され得る。
また、下部電極１６及び静電チャック１８には、ガス供給ライン２８が設けられている。ガス供給ライン２８は、伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスを、静電チャック１８の上面とウエハＷの裏面との間に供給するよう構成されている。
また、プラズマ処理装置１０は、上部電極３０を更に備えている。上部電極３０は、載置台ＰＤの上方において、当該載置台ＰＤと対向配置されている。下部電極１６と上部電極３０とは、互いに略平行に設けられている。これら上部電極３０と下部電極１６との間には、ウエハＷにプラズマ処理を行うための処理空間Ｓが画成されている。
上部電極３０は、処理容器１２の上端開口を閉じるように処理容器１２上に配置されている。この上部電極３０は、天板３４及び支持体３６を含み得る。天板３４は、処理空間Ｓに面しており、複数のガス吐出孔３４ａを提供している。この天板３４に詳細については、後述する。
支持体３６は、天板３４を着脱自在に支持するものであり、例えばアルミニウムといった導体から構成され得る。この支持体３６は、水冷構造を有し得る。支持体３６の内部には、ガス拡散室３６ａが設けられている。このガス拡散室３６ａからは、ガス吐出孔３４ａに連通する複数のガス通流孔３６ｂが下方に延びている。また、支持体３６には、ガス拡散室３６ａに処理ガスを導くガス導入口３６ｃが形成されており、このガス導入口３６ｃにはガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４２及び流量制御器群４４を介して、ガスソース群４０が接続されている。ガスソース群４０は、複数のガスソースを含んでいる。複数のガスソースは、一以上のフルオロカーボンガスのソース、ハイドロフルオロカーボンガスのソース、ハロゲン含有ガスのソース、酸素（Ｏ２）ガスのソース、及び希ガスのソースを含んでいる。一以上のフルオロカーボンガスとしては、例えば、Ｃ４Ｆ６ガス、Ｃ４Ｆ８ガス、ＣＦ４ガスといった一以上のフルオロカーボンガスが用いられ得る。ハイドロフルオロカーボンガスとしては、例えば、ＣＨ２Ｆ２ガスが用いられ得る。また、ハロゲン含有ガスとしては、ＨＢｒガス、ＢＣｌ３ガス、ＳｉＣｌ４ガス、ＨＩガスといったガスが用いられ得る。また、希ガスとしては、Ｈｅガス、Ｎｅガス、Ａｒガス、Ｋｒガスといった任意の希ガスが用いられ得る。
バルブ群４２は複数のバルブを有している。また、流量制御器群４４は、マスフローコントローラ（ＭＦＣ）といった複数の流量制御器を有している。ガスソース群４０の複数のガスソースはそれぞれ、流量制御器群４４の対応の流量制御器及びバルブ群４２の対応のバルブを介して、ガス供給管３８に接続されている。プラズマ処理装置１０では、複数のガスソースのうち選択されたガスソースからのガスが、ガス供給管３８からガス拡散室３６ａに至り、ガス通流孔３６ｂ及びガス吐出孔３４ａを介して処理空間Ｓに吐出される。
図３に示すように、載置台ＰＤの周囲には鉛直方向に延びる筒状部材７０が設けられている。筒状部材７０は、石英といった絶縁体から構成されており、載置台ＰＤの外周面に沿って設けられている。また、筒状部材７０及び支持部１４の周囲には、筒状部材７２及び筒状部材７４が設けられている。筒状部材７２は、筒状部材７４の上方に設けられている。これらの筒状部材７２及び筒状部材７４は共に、アルミニウムといった導体から構成されている。また、筒状部材７２及び筒状部材７４の表面には、イットリアといったセラミックスの被覆が設けられている。
また、処理容器１２の側壁には支持部材７６の上端が支持されている。支持部材７６はアルミニウムといった導体から構成されており、当該支持部材７６の表面にはイットリアといったセラミックスの被覆が設けられている。この支持部材７６は、処理容器１２の側壁内面に沿って下方に延びている。支持部材７６は、その下端において、バッフル部材７８の外側端部を支持している。また、バッフル部材７８の内側端部は、筒状部材７２と筒状部材７４との間に挟持されている。
バッフル部材７８は、処理容器１２の側壁と載置台ＰＤとの間の排気路に介在している。このバッフル部材７８には、複数の貫通孔が形成されている。バッフル部材７８は、アルミニウムといった導体から構成されている。また、バッフル部材７８の表面には、イットリアといったセラミックスの被覆が設けられている。一実施形態では、バッフル部材７８は、その内側端部から外側端部に向かうにつれて上方に傾斜している。かかるバッフル部材８によれば、プラズマが生成される処理空間Ｓの体積が縮小される。
バッフル部材７８の下方、且つ、処理容器１２の底部には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、圧力調整弁、及び、ターボ分子ポンプといった減圧ポンプを有している。
また、プラズマ処理装置１０は、制御部Ｃｎｔを更に備え得る。この制御部Ｃｎｔは、プロセッサ、記憶部、入力装置、表示装置等を備えるコンピュータ装置であることができ、プラズマ処理装置１０の各部を制御し得る。この制御部Ｃｎｔでは、入力装置を用いて、オペレータがプラズマ処理装置１０を管理するためにコマンドの入力操作等を行うことができ、また、表示装置により、プラズマ処理装置１０の稼働状況を可視化して表示することができる。さらに、制御部Ｃｎｔの記憶部には、プラズマ処理装置１０で実行される各種処理をプロセッサにより制御するための制御プログラムや、処理条件に応じてプラズマ処理装置１０の各部に処理を実行させるためのプログラム、即ち、処理レシピが格納される。一実施形態では、制御部Ｃｎｔは、方法ＭＴの実施のために作成された処理レシピに従い、プラズマ処理装置１０の各部を制御する。
このプラズマ処理装置１０では、ガスソース群４０の複数のガスソースのうち選択されたガスソースからの処理ガスが処理空間Ｓに供給され、また、排気装置５０によって処理空間Ｓの圧力が所定の圧力に設定される。また、第１の高周波電源６２からの高周波が下部電極１６に供給され、第２の高周波電源６４からの高周波バイアスが下部電極１６に供給される。これにより、処理空間Ｓにおいて処理ガスが励起される。そして、イオン等の活性種によってウエハＷに対するエッチングが行われる。
以下、天板３４について詳細に説明する。図４は、一実施形態の天板の拡大断面図である。図４に示すように、天板３４は、ベース部３４ｂを有している。ベース部３４ｂは、導体から構成されている。一例では、ベース部３４ｂは、アルミニウムから構成されている。また、ベース部３４ｂは、第１被覆部３４ｄを有している。第１被覆部３４ｄは、少なくとも処理空間Ｓ側においてベース部３４ｂの表面に設けられている。この第１被覆部３４ｄは、例えば、ベース部３４ｂの陽極酸化処理によって形成される。また、天板３４は、第２被覆部３４ｃを更に有している。第２被覆部３４ｃは、イットリア（Ｙ２Ｏ３）、ＳｉＣ、ＹＦといったセラミックスから構成されており、例えば、セラミックスの溶射によって形成されている。この第２被覆部３４ｃの厚さは、例えば、２００ｎｍ以下である。
プラズマ処理装置１０では、天板３４を含む上部電極３０、支持部材７６、バッフル部材７８、及び筒状部材７２は、処理容器１２に電気的に接続されている。即ち、上部電極３０、支持部材７６、バッフル部材７８、及び筒状部材７２の電位は、処理容器１２と同電位になっており、接地されている。したがって、石英といった絶縁体から構成された板状の天板を有するプラズマ処理装置でのイオンの挙動とは異なり、処理空間Ｓ内で発生したイオンは、ウエハＷのみならず、天板３４にも引きつけられる。これにより、プラズマ処理装置１０では、エッチングの際に、天板３４に付着した物質を除去することが可能となっている。
以下、再び図１を参照して、方法ＭＴの説明を続ける。以下の説明では、図１と共に、図５及び図６も参照する。図５は、図１に示す方法の実行中の途中段階の被処理体の状態の一例を示す断面図である。また、図６は、図１に示す方法の実行後の被処理体の状態の一例を示す断面図である。また、以下の説明では、プラズマ処理装置１０を用いる場合を例にとって、方法ＭＴを説明する。
方法ＭＴでは、上述したように、まず、プラズマ処理装置１０の処理容器１２内にウエハＷが搬入される。ウエハＷは、載置台ＰＤ上に載置されて、静電チャック１８によって保持される。そして、方法ＭＴでは、複数回のシーケンスＳＱが実行される。複数回のシーケンスＳＱは、工程ＳＴ１、工程ＳＴ２、及び工程ＳＴ３を含んでいる。
工程ＳＴ１では、処理容器１２内において第１の処理ガスのプラズマが生成される。第１の処理ガスは、フルオロカーボンガス、ハイドロフルオロカーボンガス、及び酸素ガスを含む。一例では、第１の処理ガスは、Ｃ４Ｆ６ガス、Ｃ４Ｆ８ガス、ＣＦ４ガス、ＣＨ２Ｆ２ガス、及び、Ｏ２ガスを含み得る。なお、第１の処理ガスは、他のフルオロカーボンガス及び他のハイドロフルオロカーボンガスを含んでいてもよい。また、工程ＳＴ１では、第１の高周波電源６２からの高周波及び第２の高周波電源６４からの高周波バイアスが下部電極１６に供給される。これにより、第１の処理ガスが励起され、生成されたイオン等の活性種により、マスクＭＳＫから露出されている部分において第１領域Ｒ１及び第２領域Ｒ２がエッチングされる。
続く工程ＳＴ２では、処理容器１２内において第２の処理ガスのプラズマが生成される。第２の処理ガスは、フルオロカーボンガス、ハイドロフルオロカーボンガス、酸素ガス、及び、ハロゲン含有ガスを含む。一例では、第２の処理ガスは、Ｃ４Ｆ６ガス、Ｃ４Ｆ８ガス、ＣＦ４ガス、ＣＨ２Ｆ２ガス、Ｏ２ガス、及び、ＨＢｒガスを含み得る。なお、第２の処理ガスは、他のフルオロカーボンガス及び他のハイドロフルオロカーボンガスを含んでいてもよい。また、第２の処理ガスは、ＢＣｌ３ガス、ＳｉＣｌ４ガス、ＨＩガスといった他のハロゲン含有ガスを含んでいてもよい。また、工程ＳＴ２では、第１の高周波電源６２からの高周波及び第２の高周波電源６４からの高周波バイアスが下部電極１６に供給される。これにより、第２の処理ガスが励起され、生成されたイオン等の活性種により、マスクＭＳＫから露出されている部分において、第１領域Ｒ１及び第２領域Ｒ２がエッチングされる。
続く工程ＳＴ３では、処理容器１２内において第３の処理ガスのプラズマが生成される。第３の処理ガスは、酸素ガスを含む。また、第３の処理ガスは、希ガスを更に含んでいてもよい。一例では、第３の処理ガスは、Ｏ２ガス、及び、Ａｒガスを含み得る。また、工程ＳＴ３では、第１の高周波電源６２からの高周波及び第２の高周波電源６４からの高周波バイアスが下部電極１６に供給される。これにより、第３の処理ガスが励起され、酸素の活性種が生成される。上述した工程ＳＴ１及び工程ＳＴ２ではフルオロカーボンといった物質がマスクＭＳＫの表面に付着するが、工程ＳＴ３によって生成された酸素の活性種によって、過剰なフルオロカーボンが除去される。
方法ＭＴの上述した工程ＳＴ１及び工程ＳＴ２ではフルオロカーボンといった物質が特にマスクＭＳＫの表面に付着するが、工程ＳＴ１及び工程ＳＴ２で用いられる処理ガスには酸素ガスが含まれているので、マスクＭＳＫの表面に付着した物質の量は、酸素の活性種によって減少される。また、マスクＭＳＫの表面に付着した物質の量は、工程ＳＴ３において生成される酸素ガスのプラズマによっても、減少される。
また、工程ＳＴ２において用いられる第２の処理ガスは、ハロゲン含有ガスを含んでいる。したがって、工程ＳＴ２では、第１領域Ｒ１及び第２領域Ｒ２に含まれているシリコンとハロゲン元素とが反応し、これにより発生する反応生成物が、エッチングによって形成される壁面に付着する。
このような工程ＳＴ１、工程ＳＴ２、及び工程ＳＴ３を含むシーケンスＳＱが実行されると、図５に示すように、マスクＭＳＫの開口から露出されている部分において、第１領域Ｒ１及び第２領域Ｒ２がエッチングされる。また、ウエハＷの表面には堆積物ＤＰが形成される。堆積物ＤＰは、マスクＭＳＫの表面ＭＳ上においては、主にフルオロカーボンといった物質から構成され、エッチングによって第１領域Ｒ１及び第２領域Ｒ２に形成された側壁面ＳＷ上においては、主に工程ＳＴ２において生成される反応生成物から構成される。エッチングによって第１領域Ｒ１及び第２領域Ｒ２に形成された側壁面ＳＷに付着した堆積物は、当該側壁面ＳＷが横方向（膜厚方向に垂直な方向）にエッチングされることを抑制する。したがって、側壁面ＳＷの垂直性が向上される。また、マスクＭＳＫの表面に付着した堆積物、即ち、フルオロカーボンといった物質によって構成される堆積物は、マスクＭＳＫの削れを低減する。このように、マスクＭＳＫの表面ＭＳに付着した堆積物ＤＰはマスクＭＳＫを保護するが、当該堆積物の量が過剰になると、マスクＭＳＫの開口が縮小しエッチングが阻害される。しかしながら、方法ＭＴでは、工程ＳＴ１及び工程ＳＴ２において生成される酸素の活性種により、当該堆積物の量が適度に減少される。また、工程ＳＴ３において生成される酸素の活性種によっても、マスクＭＳＫの表面に付着した過剰な堆積物が除去される。したがって、方法ＭＴによれば、マスクＭＳＫの開口の縮小が抑制される。
方法ＭＴでは、シーケンスＳＱの実行後、工程ＳＴＪにおいて停止条件が満たされるか否かが判定される。停止条件は、シーケンスＳＱの実行回数が所定回数に達しているときに、満たされるものと判定される。工程ＳＴＪにおいて停止条件が満たされないと判定される場合には、シーケンスＳＱが工程ＳＴ１から再び実行される。一方、工程ＳＴＪにおいて停止条件が満たされると判定される場合には、方法ＭＴは終了する。このように、方法ＭＴでは、複数回のシーケンスＳＱが実行されることにより、図６に示すように、スペースが下地層ＵＬの表面に達するまで第１領域Ｒ１及び第２領域Ｒ２がエッチングされる。
以下、図７を参照する。図７は、第１の処理ガス中の酸素ガスの流量、第２の処理ガス中の酸素ガスの流量、及び被処理体（ウエハ）の温度と、シーケンスの実行の回数との関係を示す図である。図７に示すように、方法ＭＴの一実施形態では、シーケンスＳＱの実行の回数の増加につれて、工程ＳＴ１で用いられる第１の処理ガス中の酸素ガスの流量、及び工程ＳＴ２で用いられる第２の処理ガス中の酸素ガスの流量が、段階的に増加されてもよい。図７では、第１の処理ガス中の酸素ガスの流量、及び第２の処理ガス中の酸素ガスの流量は、方法ＭＴの実施の全期間中でシーケンスＳＱの実行の回数の増加に伴い、３段階で増加されている。しかしながら、第１の処理ガス中の酸素ガスの流量、及び第２の処理ガス中の酸素ガスの流量は、方法ＭＴの実施の全期間中でシーケンスＳＱの実行の回数の増加に伴い２段階以上の任意の段階で増加され得る。
方法ＭＴでは、シーケンスＳＱの実行の回数の増加につれて、第１領域Ｒ１及び第２領域Ｒ２に形成されるスペースの深さは深くなる。スペースの深さが深くなると、エッチングに寄与するフルオロカーボンは、スペースの深部に侵入するよりも、マスクＭＳＫの開口付近の壁面に付着し易くなる。この実施形態によれば、シーケンスＳＱの実行の回数の増加につれて、第１の処理ガス中の酸素ガスの流量及び第２の処理ガス中の酸素ガスの流量が増加されるので、スペースが深くなったときにマスクＭＳＫの開口付近の壁面に堆積する物質を効果的に除去することが可能となる。
また、方法ＭＴの一実施形態では、図７に示すように、シーケンスＳＱの実行の回数の増加につれてウエハＷの温度が上昇されてもよい。図７では、ウエハＷの温度は、方法ＭＴの実施の全期間中でシーケンスＳＱの実行の回数の増加に伴い、３段階で増加されている。しかしながら、ウエハＷの温度は、方法ＭＴの実施の全期間中でシーケンスＳＱの実行の回数の増加に伴い、２段階以上の任意の段階で増加されてもよい。
ウエハＷの温度が低い場合には、第１領域Ｒ１及び第２領域Ｒ２に形成されたスペース内に進むフルオロカーボンの量よりも、マスクＭＳＫの開口付近の壁面に付着するフルオロカーボンの量が多くなる。一方、ウエハＷの温度が高い場合には、マスクＭＳＫの開口付近の壁面に付着するフルオロカーボンの量が少なくなり、第１領域Ｒ１及び第２領域Ｒ２に形成されたスペース内に進むフルオロカーボンの量が多くなる。この実施形態では、シーケンスＳＱの実行の回数の増加につれて、即ち、第１領域Ｒ１及び第２領域Ｒ２に形成されたスペースの深さが深くなるにつれて、ウエハＷの温度が上昇されるので、マスクＭＳＫの開口付近の壁面へのフルオロカーボンの付着を抑制して、深いスペースの深部までフルオロカーボンを供給することが可能となる。これにより、深いスペースのエッチングがより効率的に行われる。
また、方法ＭＴの一実施形態では、工程ＳＴ２において用いられる第２の処理ガスは、工程ＳＴ１において用いられる第１の処理ガスに、上述のハロゲン含有ガスを添加したガスであり得る。即ち、複数回のシーケンスの各々では、工程ＳＴ１と工程ＳＴ２にわたって、第１の処理ガスに含まれる複数種のガスの流量を変化させずに、当該第１の処理ガスを処理容器１２内に供給し、工程ＳＴ２では当該第１の処理ガスに微量のハロゲン含有ガスを添加してもよい。この実施形態によれば、工程ＳＴ１及び工程ＳＴ２にわたって供給されるガスの種別が大きく変化しないので、安定したプラズマの生成が可能となる。
また、方法ＭＴの一実施形態では、複数回のシーケンスＳＱの各々において、処理容器１２内の圧力が一定に保たれ、第１の高周波電源６２から下部電極１６に供給される高周波の電力及び第２の高周波電源６４から下部電極１６に供給される高周波バイアスの電力も一定に保たれてもよい。即ち、シーケンスＳＱの各々では、工程ＳＴ１、工程ＳＴ２、及び工程ＳＴ３にわたって、処理容器１２内の圧力が一定に保たれ、第１の高周波電源６２から下部電極１６に供給される高周波の電力及び第２の高周波電源６４から下部電極１６に供給される高周波バイアスの電力も一定に保たれてもよい。この実施形態によれば、シーケンスＳＱの各々の実行期間中において圧力、高周波の電力、及び高周波バイアスの電力が一定に保たれるので、工程ＳＴ１〜工程ＳＴ３の各工程間の遷移時におけるプラズマの安定に要する時間を短縮することができる。ひいては、方法ＭＴの全期間の時間長を短縮することが可能となる。
また、方法ＭＴの一実施形態では、工程ＳＴ１の実行時間長は、工程ＳＴ２の時間長よりも長くなっていてもよい。この実施形態によれば、各シーケンスＳＱの実行期間中で主にエッチングを進行させる工程ＳＴ１の時間長が、堆積物ＤＰの形成を行う工程ＳＴ２の時間長に対して長くなるので、各シーケンスＳＱのエッチングレートが高くなる。その結果、方法ＭＴの全期間の時間長を短縮することが可能となる。
また、方法ＭＴでは、上に説明したように、プラズマ処理装置１０を用いることができる。方法ＭＴの実行中には、処理空間Ｓに接する面、例えば、天板３４の表面にフルオロカーボン等が堆積する。プラズマ処理装置１０では、天板３４は接地電位に接続されているので、処理空間Ｓにおいて発生したイオンはウエハＷのみならず天板３４にも引きつけられる。したがって、方法ＭＴにおいてプラズマ処理装置１０を用いることにより、天板３４に付着した物質を除去することが可能となる。また、天板３４の表面は、セラミック製の第２被覆部３４ｃによってプラズマから保護されている。したがって、天板３４の経時劣化が抑制される。
以上、種々の実施形態について説明してきたが、上述した実施形態に限定されることなく種々の変形態様を構成可能である。例えば、方法ＭＴは、プラズマ処理装置１０ではなく、誘導結合型のプラズマ処理装置、又は、マイクロ波といった表面波を用いるプラズマ処理装置といった任意のプラズマ処理装置を用いて実施されてもよい。
１０…プラズマ処理装置、１２…処理容器、ＰＤ…載置台、１６…下部電極、１８…静電チャック、３０…上部電極、３４…天板、３４ｂ…ベース部、３４ｃ…第２被覆部、３４ｄ…第１被覆部、４０…ガスソース群、５０…排気装置、６２…第１の高周波電源、６４…第２の高周波電源、７８…バッフル部材、Ｃｎｔ…制御部、Ｗ…ウエハ、Ｒ１…第１領域、Ｒ２…第２領域、ＩＬ１…シリコン酸化膜、ＩＬ２…シリコン窒化膜、ＭＳＫ…マスク、ＤＰ…堆積物。

Claims (6)

  1. 被処理体の第１領域及び第２領域を同時にエッチングする方法であって、該第１領域は、シリコン酸化膜及びシリコン窒化膜が交互に積層されることによって構成された多層膜を有し、該第２領域は、第１領域のシリコン酸化膜の膜厚よりも大きい膜厚を有するシリコン酸化膜を含み、該被処理体は、該第１領域及び該第２領域上に開口を提供するマスクを有し、該方法は、
    前記被処理体が準備されたプラズマ処理装置の処理容器内で、フルオロカーボンガス、ハイドロフルオロカーボンガス、及び酸素ガスを含む第１の処理ガスのプラズマを生成する工程と、
    前記プラズマ処理装置の処理容器内で、フルオロカーボンガス、ハイドロフルオロカーボンガス、酸素ガス、及びハロゲン含有ガスを含む第２の処理ガスのプラズマを生成する工程であり、前記ハロゲン含有ガスは、ハロゲン元素とシリコンとの反応生成物を形成して被処理体の表面に堆積物を形成するガスである、該工程と、
    前記プラズマ処理装置の処理容器内で、酸素ガスを含む第３の処理ガスのプラズマを生成する工程と、
    を含み、
    第１の処理ガスのプラズマを生成する前記工程、第２の処理ガスのプラズマを生成する前記工程、及び第３の処理ガスのプラズマを生成する前記工程を含む複数回のシーケンスが実行される、方法。
  2. 前記シーケンスの実行の回数の増加につれて、前記第１の処理ガス中の前記酸素ガスの流量及び前記第２の処理ガス中の前記酸素ガスの流量が段階的に増加される、請求項１に記載の方法。
  3. 前記シーケンスの実行の回数の増加につれて、前記被処理体の温度が段階的に上昇される、請求項１又は２に記載の方法。
  4. 前記第２の処理ガスは、前記第１の処理ガスと前記ハロゲン含有ガスとを含む、請求項１〜３の何れか一項に記載の方法。
  5. 第１の処理ガスのプラズマを生成する前記工程の実行時間長は、第２の処理ガスのプラズマを生成する前記工程の実行時間長よりも長い、請求項１〜４の何れか一項に記載の方法。
  6. 前記複数回のシーケンスの各々において、前記処理容器内の圧力、及びプラズマの生成のための電力が一定である、請求項１〜５の何れか一項に記載の方法。
JP2015077586A 2015-04-06 2015-04-06 エッチング方法 Active JP6339963B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015077586A JP6339963B2 (ja) 2015-04-06 2015-04-06 エッチング方法
KR1020160040957A KR101903845B1 (ko) 2015-04-06 2016-04-04 에칭 방법
US15/090,726 US9786512B2 (en) 2015-04-06 2016-04-05 Etching method
CN201610208193.9A CN106057666B (zh) 2015-04-06 2016-04-06 蚀刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015077586A JP6339963B2 (ja) 2015-04-06 2015-04-06 エッチング方法

Publications (3)

Publication Number Publication Date
JP2016197680A true JP2016197680A (ja) 2016-11-24
JP2016197680A5 JP2016197680A5 (ja) 2018-02-22
JP6339963B2 JP6339963B2 (ja) 2018-06-06

Family

ID=57016239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015077586A Active JP6339963B2 (ja) 2015-04-06 2015-04-06 エッチング方法

Country Status (4)

Country Link
US (1) US9786512B2 (ja)
JP (1) JP6339963B2 (ja)
KR (1) KR101903845B1 (ja)
CN (1) CN106057666B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019235398A1 (ja) * 2018-06-04 2019-12-12 東京エレクトロン株式会社 エッチング処理方法およびエッチング処理装置
JP2020115538A (ja) * 2018-06-04 2020-07-30 東京エレクトロン株式会社 エッチング処理方法およびエッチング処理装置
JP2020141033A (ja) * 2019-02-27 2020-09-03 東京エレクトロン株式会社 堆積処理方法及びプラズマ処理装置
JP2020174062A (ja) * 2019-04-08 2020-10-22 東京エレクトロン株式会社 エッチング方法、及び、プラズマ処理装置
JP2021028959A (ja) * 2019-08-09 2021-02-25 東京エレクトロン株式会社 エッチング方法及び基板処理装置
JP2021082701A (ja) * 2019-11-19 2021-05-27 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
JPWO2022259399A1 (ja) * 2021-06-09 2022-12-15

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6498022B2 (ja) * 2015-04-22 2019-04-10 東京エレクトロン株式会社 エッチング処理方法
JP6763750B2 (ja) * 2016-11-07 2020-09-30 東京エレクトロン株式会社 被処理体を処理する方法
CN111201588A (zh) * 2017-10-27 2020-05-26 东京毅力科创株式会社 蚀刻方法
KR102420817B1 (ko) * 2017-11-20 2022-07-13 엘지디스플레이 주식회사 디스플레이 장치
JP6928548B2 (ja) * 2017-12-27 2021-09-01 東京エレクトロン株式会社 エッチング方法
TW202335032A (zh) * 2021-11-03 2023-09-01 美商蘭姆研究公司 高深寬比電漿蝕刻中的含金屬表面之改質

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160077A (ja) * 1991-12-05 1993-06-25 Sharp Corp プラズマエッチング方法
US20100297849A1 (en) * 2009-05-22 2010-11-25 Masatoshi Miyake Plasma etching method for etching an object
US20120184078A1 (en) * 2011-01-17 2012-07-19 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor memory device
WO2014069559A1 (ja) * 2012-11-01 2014-05-08 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US20150056817A1 (en) * 2013-08-26 2015-02-26 Tokyo Electron Limited Semiconductor device manufacturing method
US20150061068A1 (en) * 2013-08-27 2015-03-05 Kabushiki Kaisha Toshiba Non-volatile memory device, method for fabricating pattern on wafer and method for manufacturing non-volatile memory device using same
JP2015046564A (ja) * 2013-07-31 2015-03-12 東京エレクトロン株式会社 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6440870B1 (en) 2000-07-12 2002-08-27 Applied Materials, Inc. Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures
JP4891018B2 (ja) 2001-08-07 2012-03-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US8937292B2 (en) * 2011-08-15 2015-01-20 Unity Semiconductor Corporation Vertical cross point arrays for ultra high density memory applications
US7303964B2 (en) * 2005-04-25 2007-12-04 Spansion Llc Self-aligned STI SONOS
JP4919871B2 (ja) * 2007-02-09 2012-04-18 東京エレクトロン株式会社 エッチング方法、半導体装置の製造方法および記憶媒体
JP2011003722A (ja) 2009-06-18 2011-01-06 Toshiba Corp 半導体装置の製造方法
JP5264834B2 (ja) * 2010-06-29 2013-08-14 東京エレクトロン株式会社 エッチング方法及び装置、半導体装置の製造方法
JP2012077983A (ja) 2010-09-30 2012-04-19 Daikin Industries Ltd 冷凍回路
US8598040B2 (en) 2011-09-06 2013-12-03 Lam Research Corporation ETCH process for 3D flash structures

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160077A (ja) * 1991-12-05 1993-06-25 Sharp Corp プラズマエッチング方法
US20100297849A1 (en) * 2009-05-22 2010-11-25 Masatoshi Miyake Plasma etching method for etching an object
JP2010272758A (ja) * 2009-05-22 2010-12-02 Hitachi High-Technologies Corp 被エッチング材のプラズマエッチング方法
US20120184078A1 (en) * 2011-01-17 2012-07-19 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor memory device
JP2012151187A (ja) * 2011-01-17 2012-08-09 Toshiba Corp 半導体記憶装置の製造方法
WO2014069559A1 (ja) * 2012-11-01 2014-05-08 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US20150243521A1 (en) * 2012-11-01 2015-08-27 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
JP2015046564A (ja) * 2013-07-31 2015-03-12 東京エレクトロン株式会社 半導体装置の製造方法
US20150228500A1 (en) * 2013-07-31 2015-08-13 Tokyo Electron Limited Semiconductor device manufacturing method
JP2015043386A (ja) * 2013-08-26 2015-03-05 東京エレクトロン株式会社 半導体装置の製造方法
US20150056817A1 (en) * 2013-08-26 2015-02-26 Tokyo Electron Limited Semiconductor device manufacturing method
US20150061068A1 (en) * 2013-08-27 2015-03-05 Kabushiki Kaisha Toshiba Non-volatile memory device, method for fabricating pattern on wafer and method for manufacturing non-volatile memory device using same
JP2015046425A (ja) * 2013-08-27 2015-03-12 株式会社東芝 パターン形成方法、および、それを用いた不揮発性記憶装置の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019235398A1 (ja) * 2018-06-04 2019-12-12 東京エレクトロン株式会社 エッチング処理方法およびエッチング処理装置
JP2020115538A (ja) * 2018-06-04 2020-07-30 東京エレクトロン株式会社 エッチング処理方法およびエッチング処理装置
US11270889B2 (en) 2018-06-04 2022-03-08 Tokyo Electron Limited Etching method and etching apparatus
JP2020141033A (ja) * 2019-02-27 2020-09-03 東京エレクトロン株式会社 堆積処理方法及びプラズマ処理装置
JP2020174062A (ja) * 2019-04-08 2020-10-22 東京エレクトロン株式会社 エッチング方法、及び、プラズマ処理装置
JP7277225B2 (ja) 2019-04-08 2023-05-18 東京エレクトロン株式会社 エッチング方法、及び、プラズマ処理装置
JP2021028959A (ja) * 2019-08-09 2021-02-25 東京エレクトロン株式会社 エッチング方法及び基板処理装置
JP7193428B2 (ja) 2019-08-09 2022-12-20 東京エレクトロン株式会社 エッチング方法及び基板処理装置
JP2021082701A (ja) * 2019-11-19 2021-05-27 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
JP7336365B2 (ja) 2019-11-19 2023-08-31 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
JPWO2022259399A1 (ja) * 2021-06-09 2022-12-15
JP7307861B2 (ja) 2021-06-09 2023-07-12 株式会社日立ハイテク 半導体製造方法及び半導体製造装置

Also Published As

Publication number Publication date
US20160293440A1 (en) 2016-10-06
CN106057666B (zh) 2019-04-09
KR101903845B1 (ko) 2018-10-02
KR20160119709A (ko) 2016-10-14
CN106057666A (zh) 2016-10-26
US9786512B2 (en) 2017-10-10
JP6339963B2 (ja) 2018-06-06

Similar Documents

Publication Publication Date Title
JP6339963B2 (ja) エッチング方法
KR102460164B1 (ko) 에칭 방법
JP6541439B2 (ja) エッチング方法
KR102426264B1 (ko) 에칭 방법
JP6396699B2 (ja) エッチング方法
JP6211947B2 (ja) 半導体装置の製造方法
JP6339961B2 (ja) エッチング方法
JP6230930B2 (ja) 半導体装置の製造方法
JP2019046994A (ja) エッチング方法
JP6438831B2 (ja) 有機膜をエッチングする方法
KR102460168B1 (ko) 플라즈마 처리 장치
JP2017011127A (ja) エッチング方法
KR102513051B1 (ko) 에칭 방법
JP6504989B2 (ja) エッチング方法
KR102496968B1 (ko) 에칭 방법
JP6504827B2 (ja) エッチング方法
KR102362446B1 (ko) 에칭 방법
JP2019117876A (ja) エッチング方法
JP6670672B2 (ja) エッチング方法
KR20210035073A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180110

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180110

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180110

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180511

R150 Certificate of patent or registration of utility model

Ref document number: 6339963

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250