KR20160119709A - 에칭 방법 - Google Patents

에칭 방법 Download PDF

Info

Publication number
KR20160119709A
KR20160119709A KR1020160040957A KR20160040957A KR20160119709A KR 20160119709 A KR20160119709 A KR 20160119709A KR 1020160040957 A KR1020160040957 A KR 1020160040957A KR 20160040957 A KR20160040957 A KR 20160040957A KR 20160119709 A KR20160119709 A KR 20160119709A
Authority
KR
South Korea
Prior art keywords
gas
plasma
region
process gas
etching
Prior art date
Application number
KR1020160040957A
Other languages
English (en)
Other versions
KR101903845B1 (ko
Inventor
유 나가토모
류우 이시타
다이스케 다무라
고우스케 고이와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160119709A publication Critical patent/KR20160119709A/ko
Application granted granted Critical
Publication of KR101903845B1 publication Critical patent/KR101903845B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H01L27/11551—
    • H01L27/11578—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)

Abstract

[과제] 실리콘 산화막 및 실리콘 질화막이 교대로 적층된 제1 영역, 및 제1 영역의 실리콘 산화막의 막두께보다 큰 막두께를 갖는 실리콘 산화막을 갖는 제2 영역을 동시에 에칭하는 방법을 제공한다.
[해결수단] 일실시형태의 방법에서는, 플라즈마 처리 장치의 처리 용기 내에서 플루오로카본 가스, 하이드로플루오로카본 가스 및 산소 가스를 포함하는 제1 처리 가스의 플라즈마가 생성된다. 이어서, 처리 용기 내에서, 플루오로카본 가스, 하이드로플루오로카본 가스, 산소 가스 및 할로겐 함유 가스를 포함하는 제2 처리 가스의 플라즈마가 생성된다. 이어서, 처리 용기 내에서, 산소 가스를 포함하는 제3 처리 가스의 플라즈마가 생성된다.

Description

에칭 방법{ETCHING METHOD}
본 발명의 실시형태는 에칭 방법에 관한 것으로, 특히 실리콘 산화막 및 실리콘 질화막이 교대로 적층됨으로써 구성된 다층막을 갖는 제1 영역과, 그 제1 영역의 실리콘 산화막의 막두께보다 큰 막두께를 갖는 실리콘 산화막을 포함하는 제2 영역을 동시에 에칭하는 방법에 관한 것이다.
반도체 장치의 일종으로서, 3차원 구조를 갖는 NAND형 플래시메모리 디바이스가 알려져 있다. 3차원 구조를 갖는 NAND형 플래시메모리 디바이스의 제조에 있어서는, 실리콘 산화막과 실리콘 질화막이 교대로 형성됨으로써 구성되는 다층막의 에칭을 행하여, 그 다층막에 깊은 홀을 형성하는 공정이 행해진다. 이러한 에칭에 관해서는, 하기의 특허문헌 1에 기재되어 있다.
구체적으로, 특허문헌 1에는, 다층막 상에 마스크를 갖는 피처리체를 처리 가스의 플라즈마에 노출시킴으로써, 그 다층막의 에칭을 행하는 방법이 기재되어 있다.
그런데, 에칭의 대상인 피처리체에는, 실리콘 산화막과 실리콘 질화막이 교대로 형성됨으로써 구성되는 다층막을 갖는 제1 영역과, 제1 영역의 실리콘 산화막의 막두께보다 큰 막두께를 갖는 실리콘 산화막을 포함하는 제2 영역을 갖는 것이 있다. 이러한 피처리체에 에칭을 행하여, 홀과 같은 스페이스를 제1 영역과 제2 영역의 쌍방에 동시에 형성하는 것이 요구되고 있다. 이러한 에칭에서는, 마스크가 제1 영역 및 제2 영역 상에 형성되고, 그 마스크의 개구로부터 노출되어 있는 부분에 있어서, 제1 영역 및 제2 영역이 에칭된다.
특허문헌 1 : 미국 특허 출원 공개 제2013/0059450호 명세서
전술한 제1 영역 및 제2 영역의 에칭에서는, 플루오로카본 가스 및 하이드로플루오로카본 가스를 포함하는 처리 가스를 이용하는 것이 고려된다. 그러나, 이러한 처리 가스를 이용한 에칭에서는, 형성되는 스페이스의 폭이, 그 스페이스의 깊이 방향의 일부분에 있어서 넓어지는 경우가 있다. 즉, 에칭에 의해 형성되는 스페이스를 구획하는 측벽면의 수직성이 낮아지는 경우가 있다. 또한, 마스크의 개구가 플루오로카본과 같은 물질에 의해 축소되고, 경우에 따라서 홀의 개구가 막혀 버리는 경우가 있다.
따라서, 실리콘 산화막 및 실리콘 질화막이 교대로 적층됨으로써 구성된 다층막을 갖는 제1 영역과, 그 제1 영역의 실리콘 산화막의 막두께보다 큰 막두께를 갖는 실리콘 산화막을 포함하는 제2 영역을 동시에 에칭하는 기술에 있어서, 에칭에 의해 형성되는 측벽면의 수직성을 향상시키고, 또한, 마스크의 개구의 축소를 억제하는 것이 요구되고 있다.
일양태에 있어서는, 피처리체의 제1 영역 및 제2 영역을 동시에 에칭하는 방법이 제공된다. 제1 영역은, 실리콘 산화막 및 실리콘 질화막이 교대로 적층됨으로써 구성된 다층막을 갖는다. 제2 영역은, 제1 영역의 실리콘 산화막의 막두께보다 큰 막두께를 갖는 실리콘 산화막을 포함한다. 피처리체는, 제1 영역 및 제2 영역 상에 개구를 제공하는 마스크를 갖는다. 이 방법은, (a) 피처리체가 준비된 플라즈마 처리 장치의 처리 용기 내에서, 플루오로카본 가스, 하이드로플루오로카본 가스 및 산소 가스를 포함하는 제1 처리 가스의 플라즈마를 생성하는 공정(이하, 「제1 공정」이라고 함)과, (b) 플라즈마 처리 장치의 처리 용기 내에서, 플루오로카본 가스, 하이드로플루오로카본 가스, 산소 가스 및 할로겐 함유 가스를 포함하는 제2 처리 가스의 플라즈마를 생성하는 공정이며, 그 할로겐 함유 가스는, 할로겐 원소와 실리콘의 반응 생성물을 형성하여 피처리체의 표면에 퇴적물을 형성하는 가스인 그 공정(이하, 「제2 공정」이라고 함)과, (c) 플라즈마 처리 장치의 처리 용기 내에서, 산소 가스를 포함하는 제3 처리 가스의 플라즈마를 생성하는 공정(이하, 「제3 공정」이라고 함)을 포함한다. 이 방법에서는, 제1 공정, 제2 공정 및 제3 공정을 각각이 포함하는 복수회의 시퀀스가 실행된다.
상기 일양태에 따른 방법에서는, 제1 공정에 있어서, 제1 영역 및 제2 영역이 동시에 에칭된다. 또한, 제2 공정에 있어서는, 피처리체 중의 실리콘과 할로겐 원소의 반응 생성물이 형성되어, 그 반응 생성물이 에칭에 의해 형성된 측벽면에 퇴적물을 형성한다. 이 퇴적물에 의해, 제1 영역 및 제2 영역에 형성되는 측벽면이 가로 방향으로 에칭되는 것이 억제된다. 따라서, 이 방법에 의하면, 에칭에 의해 형성되는 측벽면의 수직성이 향상된다. 또한, 제1 공정 및 제2 공정에서는, 플루오로카본과 같은 물질이 마스크의 표면에 부착된다. 마스크의 표면에 부착된 물질의 양은, 제1 공정 및 제2 공정에 있어서 이용되는 처리 가스에 포함되는 산소 가스에서 유래하는 활성종에 의해 감소된다. 또한, 마스크의 표면에 부착된 물질의 양은, 제3 공정에 있어서 생성되는 산소 가스의 플라즈마에 의해서도 감소된다. 따라서, 마스크의 개구의 축소가 억제된다.
일실시형태에서는, 시퀀스의 실행 횟수의 증가에 따라서, 제1 처리 가스 중의 산소 가스의 유량 및 제2 처리 가스 중의 산소 가스의 유량이 단계적으로 증가되어도 좋다. 시퀀스의 실행 횟수의 증가에 따라서, 제1 영역 및 제2 영역에 형성되는 스페이스의 깊이는 깊어진다. 스페이스의 깊이가 깊어지면, 에칭에 기여하는 플루오로카본은, 스페이스의 심부에 침입하기보다, 마스크의 개구 부근의 벽면에 부착되기 쉬워진다. 이 실시형태에 의하면, 시퀀스의 실행 횟수의 증가에 따라서, 제1 처리 가스 중의 산소 가스의 유량 및 제2 처리 가스 중의 산소 가스의 유량이 증가되기 때문에, 스페이스가 깊어졌을 때에 마스크의 개구 부근의 벽면에 퇴적하는 물질을 효과적으로 제거하는 것이 가능해진다. 또한, 제1 처리 가스 중의 산소 가스의 유량 및 제2 처리 가스 중의 산소 가스의 유량은, 복수회의 시퀀스가 실행되는 전기간 중에서 단계적으로 2회 이상 상승될 수 있다.
일실시형태에서는, 시퀀스의 실행 횟수의 증가에 따라서 피처리체의 온도가 상승되어도 좋다. 피처리체의 온도가 낮은 경우에는, 스페이스 내로 진행하는 플루오로카본의 양보다, 마스크의 개구 부근의 벽면에 부착되는 플루오로카본의 양이 많아진다. 한편, 피처리체의 온도가 높은 경우에는, 마스크의 개구 부근의 벽면에 부착되는 플루오로카본의 양이 적어지고, 스페이스 내로 진행하는 플루오로카본의 양이 많아진다. 이 실시형태에서는, 시퀀스의 실행 횟수의 증가에 따라서, 즉, 스페이스의 깊이가 깊어짐에 따라서, 피처리체의 온도가 상승되기 때문에, 마스크의 개구 부근의 벽면에 대한 플루오로카본의 부착을 억제하고, 깊은 스페이스의 심부까지 플루오로카본을 공급할 수 있다. 이에 따라, 깊은 스페이스의 에칭이 보다 효율적으로 행해진다. 또한, 피처리체의 온도는, 복수회의 시퀀스가 실행되는 전기간 중에 단계적으로 2회 이상 상승될 수 있다.
일실시형태에서는, 제2 처리 가스는, 제1 처리 가스와 할로겐 함유 가스를 포함하고 있어도 좋다. 즉, 제1 처리 가스를 제1 공정 및 제2 공정에 걸쳐 처리 용기 내에 공급하고, 제2 공정에 있어서는, 제1 처리 가스에 할로겐 함유 가스를 첨가해도 좋다.
일실시형태에서는, 복수회의 시퀀스 각각에 있어서, 처리 용기 내의 압력 및 플라즈마의 생성을 위한 전력이 일정해도 좋다. 이 실시형태에 의하면, 각 시퀀스의 제1∼제3 공정에서의 처리 용기 내의 압력 및 플라즈마의 생성을 위한 전력이 일정하기 때문에, 플라즈마의 안정에 요하는 시간을 단축시키는 것이 가능하다.
일실시형태에서는, 제1 공정의 시간 길이는 제2 공정의 시간 길이보다 길게 되어 있어도 좋다. 이 실시형태에 의하면, 각 시퀀스 중에서 주로 에칭을 진행시키는 제1 공정의 시간 길이가 퇴적물의 형성을 행하는 제2 공정의 시간 길이에 비해 길기 때문에, 각 시퀀스의 에칭률이 높아진다.
이상 설명한 바와 같이, 실리콘 산화막 및 실리콘 질화막이 교대로 적층됨으로써 구성된 다층막을 갖는 제1 영역과, 그 제1 영역의 실리콘 산화막의 막두께보다 큰 막두께를 갖는 실리콘 산화막을 포함하는 제2 영역을 동시에 에칭하는 기술에 있어서, 에칭에 의해 형성되는 벽면의 수직성을 향상시키고, 또한, 마스크의 개구의 축소를 억제하는 것이 가능해진다.
도 1은 일실시형태에 따른 에칭 방법을 나타내는 흐름도이다.
도 2는 도 1에 나타내는 에칭 방법이 적용되는 피처리체를 예시하는 단면도이다.
도 3은 도 1에 나타내는 방법의 실시에 이용하는 것이 가능한 플라즈마 처리 장치의 일례를 개략적으로 나타내는 도면이다.
도 4는 일실시형태의 상부판을 나타내는 확대 단면도이다.
도 5는 도 1에 나타내는 방법의 실행중의 도중 단계의 피처리체의 상태의 일례를 나타내는 단면도이다.
도 6은 도 1에 나타내는 방법의 실행후의 피처리체의 상태의 일례를 나타내는 단면도이다.
도 7은 제1 처리 가스 중의 산소 가스의 유량, 제2 처리 가스 중의 산소 가스의 유량, 및 피처리체(웨이퍼)의 온도와, 시퀀스의 실행 횟수의 관계를 나타내는 도면이다.
이하, 도면을 참조하여 여러가지 실시형태에 관해 상세히 설명한다. 또한, 각 도면에 있어서 동일 또는 상당하는 부분에 대해서는 동일한 부호를 붙이기로 한다.
도 1은, 일실시형태에 따른 에칭 방법을 나타내는 흐름도이다. 도 1에 나타내는 방법(MT)은, 제1 영역 및 제2 영역의 쌍방을 에칭하여, 홀과 같은 스페이스를 형성하는 방법이다. 이 방법(MT)은, 예컨대 3차원 구조를 갖는 NAND 플래시메모리의 제조에 이용할 수 있는 것이다.
도 2는, 도 1에 나타내는 에칭 방법이 적용되는 피처리체를 예시하는 단면도이다. 도 2에 나타내는 피처리체(이하, 「웨이퍼(W)」라고 함)는, 하지층(UL), 제1 영역(R1), 제2 영역(R2) 및 마스크(MSK)를 갖는다. 하지층(UL)은, 예컨대 기판 상에 형성된 다결정 실리콘제의 층일 수 있다. 제1 영역(R1) 및 제2 영역(R2)은 하지층(UL) 상에 형성되어 있다.
제1 영역(R1)은 다층막으로 구성되어 있다. 다층막은, 실리콘 산화막(IL1) 및 실리콘 질화막(IL2)이 교대로 형성됨으로써 구성되어 있다. 실리콘 산화막(IL1)의 두께는, 예컨대 5 nm∼50 nm이며, 실리콘 질화막(IL2)의 두께는, 예컨대 10 nm∼75 nm이다. 일실시형태에서는, 실리콘 산화막(IL1) 및 실리콘 질화막(IL2)은 합계 24층 이상 적층되어 있어도 좋다.
제2 영역(R2)은, 제1 영역(R1)의 실리콘 산화막(IL1)의 막두께보다 큰 막두께를 갖는 실리콘 산화막을 포함하는 영역이다. 일실시형태에서는, 제2 영역은, 부분 영역(R21) 및 부분 영역(R22)을 포함하고 있다. 제1 영역(R1)의 복수의 실리콘 질화막(IL2) 중 몇개는, 다층막의 적층 방향에 직교하는 방향에 있어서, 부분 영역(R21) 내까지 연장되어 있다. 도 2에 나타낸 바와 같이, 제1 영역(R1)으로부터 부분 영역(R21) 내까지 연장된 복수의 실리콘 질화막(IL2)은, 계단형을 나타내도록 부분 영역(R21) 내에 있어서 종단되어 있다. 이 부분 영역(R21)의 실리콘 질화막(IL2) 이외의 부분은, 실리콘 산화막(IL1)으로 구성되어 있다. 또한, 부분 영역(R22)은, 단층의 실리콘 산화막(IL1)으로 구성되어 있다. 이와 같이 구성되는 제2 영역(R2)의 두께는, 제1 영역(R1)의 두께와 대략 동일하다.
제1 영역(R1) 및 제2 영역(R2) 상에는 마스크(MSK)가 형성되어 있다. 마스크(MSK)에는, 제1 영역(R1) 및 제2 영역(R2)에 홀과 같은 스페이스를 형성하기 위한 개구가 형성되어 있다. 마스크(MSK)는 예컨대 비정질 카본제일 수 있다. 또는, 마스크(MSK)는 유기 폴리머로 구성되어 있어도 좋다.
다시 도 1을 참조한다. 방법(MT)에서는, 우선 도 2에 나타낸 바와 같은 웨이퍼(W)가 플라즈마 처리 장치의 처리 용기 내에 준비된다. 도 3은, 도 1에 나타내는 방법의 실시에 이용하는 것이 가능한 플라즈마 처리 장치의 일례를 개략적으로 나타내는 도면이다.
도 3에 나타내는 플라즈마 처리 장치(10)는, 용량 결합형 플라즈마 에칭 장치이며, 대략 원통형의 처리 용기(12)를 구비하고 있다. 처리 용기(12)의 내벽면은, 양극 산화 처리된 알루미늄 상에 산화이트륨과 같은 세라믹스의 피복이 형성됨으로써 구성되어 있다. 이 처리 용기(12)는 접지되어 있다. 처리 용기(12)의 측벽에는, 웨이퍼(W)의 반입 및 반출을 위한 통로(12g)가 형성되어 있다. 이 통로(12g)는 게이트 밸브(54)에 의해 개폐 가능하게 되어 있다.
처리 용기(12) 내에는 재치대(PD)가 설치되어 있다. 처리 용기(12)의 바닥부로부터는 지지부(14)가 연장되어 있다. 지지부(14)는 대략 원통형상을 갖고 있고, 절연 재료로 구성되어 있다. 이 지지부(14)는 재치대(PD)를 지지하고 있다.
재치대(PD)는 하부 전극(16) 및 정전척(18)을 갖고 있다. 하부 전극(16)은, 일실시형태에서는 제1 부재(16a) 및 제2 부재(16b)를 포함하고 있다. 제1 부재(16a) 및 제2 부재(16b)는 모두 대략 원반형상을 갖고 있고, 알루미늄과 같은 도체로 구성되어 있다. 제2 부재(16b)는, 제1 부재(16a) 상에 설치되어 있고, 제1 부재(16a)에 전기적으로 접속되어 있다.
제1 부재(16a)에는, 제1 고주파 전원(62)이 정합기(66)를 통해 접속되어 있다. 제1 고주파 전원(62)은, 플라즈마 생성용의 고주파(High Frequency Wave)를 발생하는 전원이며, 27∼100 MHz의 주파수, 일례에 있어서는 40 MHz의 고주파를 발생한다. 정합기(66)는, 제1 고주파 전원(62)의 출력 임피던스와 부하측(하부 전극(16)측)의 입력 임피던스를 정합시키기 위한 회로이다. 또한, 제1 고주파 전원(62)은, 정합기(66)를 통해 상부 전극(30)에 접속되어 있어도 좋다.
제1 부재(16a)에는, 제2 고주파 전원(64)이 정합기(68)를 통해 접속되어 있다. 제2 고주파 전원(64)은, 웨이퍼(W)에 이온을 인입하기 위한 고주파, 즉 고주파 바이어스를 발생하는 전원이며, 400 kHz∼13.56 MHz의 범위 내의 주파수, 일례에 있어서는 3 MHz의 고주파 바이어스를 발생한다. 정합기(68)는, 제2 고주파 전원(64)의 출력 임피던스와 부하측(하부 전극(16)측)의 입력 임피던스를 정합시키기 위한 회로이다.
제2 부재(16b)의 내부에는 냉매 유로(24)가 형성되어 있다. 냉매 유로(24)에는, 처리 용기(12)의 외부에 설치된 칠러 유닛으로부터 배관(26a)을 통해 냉매가 공급되고, 냉매 유로(24)에 공급된 냉매는 배관(26b)을 통해 칠러 유닛에 복귀된다. 이와 같이 순환되는 냉매의 온도를 제어함으로써, 정전척(18) 상에 재치된 웨이퍼(W)의 온도가 제어된다.
정전척(18)은 제2 부재(16b) 상에 설치되어 있다. 정전척(18)은, 막형태의 전극을 한쌍의 절연층 또는 절연 시트 사이에 배치한 구조를 갖고 있다. 정전척(18)의 전극에는, 직류 전원(22)이 스위치를 통해 전기적으로 접속되어 있다. 이 정전척(18)은, 직류 전원(22)으로부터의 직류 전압에 의해 생긴 쿨롱력 등의 정전력에 의해 웨이퍼(W)를 흡착하고, 그 웨이퍼(W)를 유지한다. 이 정전척(18) 내에는, 히터와 같은 가열 소자가 설치되어 있어도 좋다.
정전척(18)의 주위, 또한 제2 부재(16b) 상에는 포커스링(FR)이 설치되어 있다. 포커스링(FR)은 에칭의 균일성을 향상시키기 위해 배치되는 것이며, 예컨대 석영으로 구성될 수 있다.
또한, 하부 전극(16) 및 정전척(18)에는 가스 공급 라인(28)이 형성되어 있다. 가스 공급 라인(28)은, 전열 가스 공급 기구로부터의 전열 가스, 예컨대 He 가스를, 정전척(18)의 상면과 웨이퍼(W)의 이면 사이에 공급하도록 구성되어 있다.
또한, 플라즈마 처리 장치(10)는 상부 전극(30)을 더 구비하고 있다. 상부 전극(30)은, 재치대(PD)의 상측에 있어서 그 재치대(PD)와 대향 배치되어 있다. 하부 전극(16)과 상부 전극(30)은 서로 대략 평행하게 설치되어 있다. 이들 상부 전극(30)과 하부 전극(16) 사이에는, 웨이퍼(W)에 플라즈마 처리를 행하기 위한 처리 공간(S)이 구획되어 있다.
상부 전극(30)은, 처리 용기(12)의 상단 개구를 폐쇄하도록 처리 용기(12) 상에 배치되어 있다. 이 상부 전극(30)은, 상부판(34) 및 지지체(36)를 포함할 수 있다. 상부판(34)은, 처리 공간(S)에 면해 있고, 복수의 가스 토출 구멍(34a)을 제공하고 있다. 이 상부판(34)의 상세한 것은 후술한다.
지지체(36)는, 상부판(34)을 착탈 가능하게 지지하는 것이며, 예컨대 알루미늄과 같은 도체로 구성될 수 있다. 이 지지체(36)는 수냉 구조를 가질 수 있다. 지지체(36)의 내부에는 가스 확산실(36a)이 형성되어 있다. 이 가스 확산실(36a)로부터는, 가스 토출 구멍(34a)에 연통되는 복수의 가스 통류 구멍(36b)이 하측으로 연장되어 있다. 또한, 지지체(36)에는, 가스 확산실(36a)로 처리 가스를 유도하는 가스 도입구(36c)가 형성되어 있고, 이 가스 도입구(36c)에는 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는, 밸브군(42) 및 유량 제어기군(44)을 통해 가스 소스군(40)이 접속되어 있다. 가스 소스군(40)은 복수의 가스 소스를 포함하고 있다. 복수의 가스 소스는, 1 이상의 플루오로카본 가스의 소스, 하이드로플루오로카본 가스의 소스, 할로겐 함유 가스의 소스, 산소(O2) 가스의 소스 및 희가스의 소스를 포함하고 있다. 1 이상의 플루오로카본 가스로는, 예컨대 C4F6 가스, C4F8 가스, CF4 가스와 같은 1 이상의 플루오로카본 가스가 이용될 수 있다. 하이드로플루오로카본 가스로는, 예컨대 CH2F2 가스가 이용될 수 있다. 또한, 할로겐 함유 가스로는, HBr 가스, BCl3 가스, SiCl4 가스, HI 가스와 같은 가스가 이용될 수 있다. 또한, 희가스로는, He 가스, Ne 가스, Ar 가스, Kr 가스와 같은 임의의 희가스가 이용될 수 있다.
밸브군(42)은 복수의 밸브를 갖고 있다. 또한, 유량 제어기군(44)은, 매스플로우 컨트롤러(MFC)와 같은 복수의 유량 제어기를 갖고 있다. 가스 소스군(40)의 복수의 가스 소스는 각각, 유량 제어기군(44)에 대응하는 유량 제어기 및 밸브군(42)에 대응하는 밸브를 통해 가스 공급관(38)에 접속되어 있다. 플라즈마 처리 장치(10)에서는, 복수의 가스 소스 중 선택된 가스 소스로부터의 가스가, 가스 공급관(38)으로부터 가스 확산실(36a)에 이르러, 가스 통류 구멍(36b) 및 가스 토출 구멍(34a)을 통해 처리 공간(S)에 토출된다.
도 3에 나타낸 바와 같이, 재치대(PD)의 주위에는 수직 방향으로 연장되는 통형 부재(70)가 설치되어 있다. 통형 부재(70)는, 석영과 같은 절연체로 구성되어 있고, 재치대(PD)의 외주면을 따라서 설치되어 있다. 또한, 통형 부재(70) 및 지지부(14)의 주위에는, 통형 부재(72) 및 통형 부재(74)가 설치되어 있다. 통형 부재(72)는 통형 부재(74)의 상측에 설치되어 있다. 이들 통형 부재(72) 및 통형 부재(74)는 모두, 알루미늄과 같은 도체로 구성되어 있다. 또한, 통형 부재(72) 및 통형 부재(74)의 표면에는, 산화이트륨과 같은 세라믹스의 피복이 형성되어 있다.
또한, 처리 용기(12)의 측벽에는 지지 부재(76)의 상단이 지지되어 있다. 지지 부재(76)는 알루미늄과 같은 도체로 구성되어 있고, 그 지지 부재(76)의 표면에는 산화이트륨과 같은 세라믹스의 피복이 형성되어 있다. 이 지지 부재(76)는, 처리 용기(12)의 측벽 내면을 따라서 하측으로 연장되어 있다. 지지 부재(76)는, 그 하단에 있어서, 배플 부재(78)의 외측 단부를 지지하고 있다. 또한, 배플 부재(78)의 내측 단부는, 통형 부재(72)와 통형 부재(74) 사이에 끼워져 지지되어 있다.
배플 부재(78)는, 처리 용기(12)의 측벽과 재치대(PD) 사이의 배기로에 개재되어 있다. 이 배플 부재(78)에는 복수의 관통 구멍이 형성되어 있다. 배플 부재(78)는 알루미늄과 같은 도체로 구성되어 있다. 또한, 배플 부재(78)의 표면에는 산화이트륨과 같은 세라믹스의 피복이 형성되어 있다. 일실시형태에서는, 배플 부재(78)는, 그 내측 단부로부터 외측 단부로 향함에 따라서 상측으로 경사져 있다. 이러한 배플 부재(78)에 의하면, 플라즈마가 생성되는 처리 공간(S)의 체적이 축소된다.
배플 부재(78)의 하측, 또한 처리 용기(12)의 바닥부에는 배기구(12e)가 형성되어 있다. 배기구(12e)에는, 배기관(52)을 통해 배기 장치(50)가 접속되어 있다. 배기 장치(50)는, 압력 조정 밸브 및 터보 분자 펌프와 같은 감압 펌프를 갖고 있다.
또한, 플라즈마 처리 장치(10)는 제어부(Cnt)를 더 구비할 수 있다. 이 제어부(Cnt)는, 프로세서, 기억부, 입력 장치, 표시 장치 등을 구비하는 컴퓨터 장치일 수 있고, 플라즈마 처리 장치(10)의 각 부를 제어할 수 있다. 이 제어부(Cnt)에서는, 입력 장치를 이용하여, 오퍼레이터가 플라즈마 처리 장치(10)를 관리하기 위해 커맨드의 입력 조작 등을 행할 수 있고, 또한, 표시 장치에 의해, 플라즈마 처리 장치(10)의 가동 상황을 가시화하여 표시할 수 있다. 또한, 제어부(Cnt)의 기억부에는, 플라즈마 처리 장치(10)에서 실행되는 각종 처리를 프로세서에 의해 제어하기 위한 제어 프로그램이나, 처리 조건에 따라서 플라즈마 처리 장치(10)의 각 부에 처리를 실행시키기 위한 프로그램, 즉, 처리 레시피가 저장된다. 일실시형태에서는, 제어부(Cnt)는, 방법(MT)의 실시를 위해 작성된 처리 레시피에 따라서, 플라즈마 처리 장치(10)의 각 부를 제어한다.
이 플라즈마 처리 장치(10)에서는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터의 처리 가스가 처리 공간(S)에 공급되고, 또한, 배기 장치(50)에 의해 처리 공간(S)의 압력이 소정의 압력으로 설정된다. 또한, 제1 고주파 전원(62)으로부터의 고주파가 하부 전극(16)에 공급되고, 제2 고주파 전원(64)으로부터의 고주파 바이어스가 하부 전극(16)에 공급된다. 이에 따라, 처리 공간(S)에 있어서 처리 가스가 여기된다. 그리고, 이온 등의 활성종에 의해 웨이퍼(W)에 대한 에칭이 행해진다.
이하, 상부판(34)에 관해 상세히 설명한다. 도 4는, 일실시형태의 상부판의 확대 단면도이다. 도 4에 나타낸 바와 같이, 상부판(34)은 베이스부(34b)를 갖고 있다. 베이스부(34b)는 도체로 구성되어 있다. 일례에서는, 베이스부(34b)는 알루미늄으로 구성되어 있다. 또한, 베이스부(34b)는 제1 피복부(34d)를 갖고 있다. 제1 피복부(34d)는, 적어도 처리 공간(S) 측에 있어서 베이스부(34b)의 표면에 형성되어 있다. 이 제1 피복부(34d)는, 예컨대 베이스부(34b)의 양극(陽極) 산화 처리에 의해 형성된다. 또한, 상부판(34)은 제2 피복부(34c)를 더 갖고 있다. 제2 피복부(34c)는, 산화이트륨(Y2O3), SiC, YF와 같은 세라믹스로 구성되어 있고, 예컨대 세라믹스의 용사에 의해 형성되어 있다. 이 제2 피복부(34c)의 두께는, 예컨대 200 nm 이하이다.
플라즈마 처리 장치(10)에서는, 상부판(34)을 포함하는 상부 전극(30), 지지 부재(76), 배플 부재(78) 및 통형 부재(72)는, 처리 용기(12)에 전기적으로 접속되어 있다. 즉, 상부 전극(30), 지지 부재(76), 배플 부재(78) 및 통형 부재(72)의 전위는, 처리 용기(12)와 동일 전위로 되어 있고, 접지되어 있다. 따라서, 석영과 같은 절연체로 구성된 판형의 상부판을 갖는 플라즈마 처리 장치에서의 이온의 거동과는 달리, 처리 공간(S) 내에서 발생한 이온은, 웨이퍼(W)뿐만 아니라, 상부판(34)에도 끌어 당겨진다. 이에 따라, 플라즈마 처리 장치(10)에서는, 에칭시에, 상부판(34)에 부착된 물질을 제거하는 것이 가능하게 되어 있다.
이하, 다시 도 1을 참조하여 방법(MT)의 설명을 계속한다. 이하의 설명에서는, 도 1과 함께 도 5 및 도 6도 참조한다. 도 5는, 도 1에 나타내는 방법의 실행중의 도중 단계의 피처리체의 상태의 일례를 나타내는 단면도이다. 또한, 도 6은, 도 1에 나타내는 방법의 실행후의 피처리체의 상태의 일례를 나타내는 단면도이다. 또한, 이하의 설명에서는, 플라즈마 처리 장치(10)를 이용하는 경우를 예로 들어, 방법(MT)을 설명한다.
방법(MT)에서는, 전술한 바와 같이, 우선 플라즈마 처리 장치(10)의 처리 용기(12) 내에 웨이퍼(W)가 반입된다. 웨이퍼(W)는, 재치대(PD) 상에 재치되고 정전척(18)에 의해 유지된다. 그리고, 방법(MT)에서는, 복수회의 시퀀스(SQ)가 실행된다. 복수회의 시퀀스(SQ)는, 공정(ST1), 공정(ST2) 및 공정(ST3)을 포함하고 있다.
공정(ST1)에서는, 처리 용기(12) 내에 있어서 제1 처리 가스의 플라즈마가 생성된다. 제1 처리 가스는, 플루오로카본 가스, 하이드로플루오로카본 가스 및 산소 가스를 포함한다. 일례에서는, 제1 처리 가스는, C4F6 가스, C4F8 가스, CF4 가스, CH2F2 가스 및 O2 가스를 포함할 수 있다. 또한, 제1 처리 가스는, 다른 플루오로카본 가스 및 다른 하이드로플루오로카본 가스를 포함하고 있어도 좋다. 또한, 공정(ST1)에서는, 제1 고주파 전원(62)으로부터의 고주파 및 제2 고주파 전원(64)으로부터의 고주파 바이어스가 하부 전극(16)에 공급된다. 이에 따라, 제1 처리 가스가 여기되고, 생성된 이온 등의 활성종에 의해, 마스크(MSK)로부터 노출되어 있는 부분에 있어서 제1 영역(R1) 및 제2 영역(R2)이 에칭된다.
계속되는 공정(ST2)에서는, 처리 용기(12) 내에 있어서 제2 처리 가스의 플라즈마가 생성된다. 제2 처리 가스는, 플루오로카본 가스, 하이드로플루오로카본 가스, 산소 가스 및 할로겐 함유 가스를 포함한다. 일례에서는, 제2 처리 가스는, C4F6 가스, C4F8 가스, CF4 가스, CH2F2 가스, O2 가스 및 HBr 가스를 포함할 수 있다. 또한, 제2 처리 가스는, 다른 플루오로카본 가스 및 다른 하이드로플루오로카본 가스를 포함하고 있어도 좋다. 또한, 제2 처리 가스는, BCl3 가스, SiCl4 가스, HI 가스와 같은 다른 할로겐 함유 가스를 포함하고 있어도 좋다. 또한, 공정(ST2)에서는, 제1 고주파 전원(62)으로부터의 고주파 및 제2 고주파 전원(64)으로부터의 고주파 바이어스가 하부 전극(16)에 공급된다. 이에 따라, 제2 처리 가스가 여기되고, 생성된 이온 등의 활성종에 의해, 마스크(MSK)로부터 노출되어 있는 부분에 있어서, 제1 영역(R1) 및 제2 영역(R2)이 에칭된다.
계속되는 공정(ST3)에서는, 처리 용기(12) 내에 있어서 제3 처리 가스의 플라즈마가 생성된다. 제3 처리 가스는 산소 가스를 포함한다. 또한, 제3 처리 가스는 희가스를 더 포함하고 있어도 좋다. 일례에서는, 제3 처리 가스는, O2 가스 및 Ar 가스를 포함할 수 있다. 또한, 공정(ST3)에서는, 제1 고주파 전원(62)으로부터의 고주파 및 제2 고주파 전원(64)으로부터의 고주파 바이어스가 하부 전극(16)에 공급된다. 이에 따라, 제3 처리 가스가 여기되고, 산소의 활성종이 생성된다. 전술한 공정(ST1) 및 공정(ST2)에서는 플루오로카본과 같은 물질이 마스크(MSK)의 표면에 부착되지만, 공정(ST3)에 의해 생성된 산소의 활성종에 의해, 과잉의 플루오로카본이 제거된다.
방법(MT)의 전술한 공정(ST1) 및 공정(ST2)에서는 플루오로카본과 같은 물질이 특히 마스크(MSK)의 표면에 부착되지만, 공정(ST1) 및 공정(ST2)에서 이용되는 처리 가스에는 산소 가스가 포함되어 있기 때문에, 마스크(MSK)의 표면에 부착된 물질의 양은 산소의 활성종에 의해 감소된다. 또한, 마스크(MSK)의 표면에 부착된 물질의 양은, 공정(ST3)에 있어서 생성되는 산소 가스의 플라즈마에 의해서도 감소된다.
또한, 공정(ST2)에 있어서 이용되는 제2 처리 가스는 할로겐 함유 가스를 포함하고 있다. 따라서, 공정(ST2)에서는, 제1 영역(R1) 및 제2 영역(R2)에 포함되어 있는 실리콘과 할로겐 원소가 반응하고, 이에 따라 발생하는 반응 생성물이, 에칭에 의해 형성되는 벽면에 부착된다.
이러한 공정(ST1), 공정(ST2) 및 공정(ST3)을 포함하는 시퀀스(SQ)가 실행되면, 도 5에 나타낸 바와 같이, 마스크(MSK)의 개구로부터 노출되어 있는 부분에 있어서, 제1 영역(R1) 및 제2 영역(R2)이 에칭된다. 또한, 웨이퍼(W)의 표면에는 퇴적물(DP)이 형성된다. 퇴적물(DP)은, 마스크(MSK)의 표면(MS) 상에 있어서는, 주로 플루오로카본과 같은 물질로 구성되고, 에칭에 의해 제1 영역(R1) 및 제2 영역(R2)에 형성된 측벽면(SW) 상에 있어서는, 주로 공정(ST2)에 있어서 생성되는 반응 생성물로 구성된다. 에칭에 의해 제1 영역(R1) 및 제2 영역(R2)에 형성된 측벽면(SW)에 부착된 퇴적물은, 그 측벽면(SW)이 가로 방향(막두께 방향에 수직인 방향)으로 에칭되는 것을 억제한다. 따라서, 측벽면(SW)의 수직성이 향상된다. 또한, 마스크(MSK)의 표면에 부착된 퇴적물, 즉, 플루오로카본과 같은 물질에 의해 구성되는 퇴적물은, 마스크(MSK)의 마모를 저감한다. 이와 같이, 마스크(MSK)의 표면(MS)에 부착된 퇴적물(DP)은 마스크(MSK)를 보호하지만, 그 퇴적물의 양이 과잉되면, 마스크(MSK)의 개구가 축소되어 에칭이 저해된다. 그러나, 방법(MT)에서는, 공정(ST1) 및 공정(ST2)에 있어서 생성되는 산소의 활성종에 의해, 그 퇴적물의 양이 적당히 감소된다. 또한, 공정(ST3)에 있어서 생성되는 산소의 활성종에 의해서도, 마스크(MSK)의 표면에 부착된 과잉의 퇴적물이 제거된다. 따라서, 방법(MT)에 의하면, 마스크(MSK)의 개구의 축소가 억제된다.
방법(MT)에서는, 시퀀스(SQ)의 실행후, 공정 STJ에 있어서 정지 조건이 만족되는지의 여부가 판정된다. 정지 조건은, 시퀀스(SQ)의 실행 횟수가 소정 횟수에 도달했을 때에 만족되는 것으로 판정된다. 공정 STJ에 있어서 정지 조건이 만족되지 않는다고 판정되는 경우에는, 시퀀스(SQ)가 공정(ST1)부터 다시 실행된다. 한편, 공정 STJ에 있어서 정지 조건이 만족된다고 판정되는 경우에는, 방법(MT)은 종료된다. 이와 같이, 방법(MT)에서는 복수회의 시퀀스(SQ)가 실행됨으로써, 도 6에 나타낸 바와 같이, 스페이스가 하지층(UL)의 표면에 도달할 때까지 제1 영역(R1) 및 제2 영역(R2)이 에칭된다.
이하, 도 7을 참조한다. 도 7은, 제1 처리 가스 중의 산소 가스의 유량, 제2 처리 가스 중의 산소 가스의 유량 및 피처리체(웨이퍼)의 온도와, 시퀀스의 실행 횟수의 관계를 나타내는 도면이다. 도 7에 나타낸 바와 같이, 방법(MT)의 일실시형태에서는, 시퀀스(SQ)의 실행 횟수의 증가에 따라서, 공정(ST1)에서 이용되는 제1 처리 가스 중의 산소 가스의 유량 및 공정(ST2)에서 이용되는 제2 처리 가스 중의 산소 가스의 유량이, 단계적으로 증가되어도 좋다. 도 7에서는, 제1 처리 가스 중의 산소 가스의 유량 및 제2 처리 가스 중의 산소 가스의 유량은, 방법(MT)의 실시의 전체 기간 중에 시퀀스(SQ)의 실행 횟수의 증가에 따라 3단계로 증가되고 있다. 그러나, 제1 처리 가스 중의 산소 가스의 유량 및 제2 처리 가스 중의 산소 가스의 유량은, 방법(MT)의 실시의 전체 기간 중에 시퀀스(SQ)의 실행 횟수의 증가에 따라 2단계 이상의 임의의 단계로 증가될 수 있다.
방법(MT)에서는, 시퀀스(SQ)의 실행 횟수의 증가에 따라서, 제1 영역(R1) 및 제2 영역(R2)에 형성되는 스페이스의 깊이는 깊어진다. 스페이스의 깊이가 깊어지면, 에칭에 기여하는 플루오로카본은, 스페이스의 심부에 침입하기보다, 마스크(MSK)의 개구 부근의 벽면에 부착되기 쉬워진다. 이 실시형태에 의하면, 시퀀스(SQ)의 실행 횟수의 증가에 따라서, 제1 처리 가스 중의 산소 가스의 유량 및 제2 처리 가스 중의 산소 가스의 유량이 증가되기 때문에, 스페이스가 깊어졌을 때에 마스크(MSK)의 개구 부근의 벽면에 퇴적되는 물질을 효과적으로 제거하는 것이 가능해진다.
또한, 방법(MT)의 일실시형태에서는, 도 7에 나타낸 바와 같이, 시퀀스(SQ)의 실행 횟수의 증가에 따라서 웨이퍼(W)의 온도가 상승되어도 좋다. 도 7에서는, 웨이퍼(W)의 온도는, 방법(MT)의 실시의 전체 기간 중에 시퀀스(SQ)의 실행 횟수의 증가에 따라 3단계로 증가되고 있다. 그러나, 웨이퍼(W)의 온도는, 방법(MT)의 실시의 전체 기간 중에 시퀀스(SQ)의 실행 횟수의 증가에 따라 2단계 이상의 임의의 단계로 증가되어도 좋다.
웨이퍼(W)의 온도가 낮은 경우에는, 제1 영역(R1) 및 제2 영역(R2)에 형성된 스페이스 내로 진행하는 플루오로카본의 양보다, 마스크(MSK)의 개구 부근의 벽면에 부착되는 플루오로카본의 양이 많아진다. 한편, 웨이퍼(W)의 온도가 높은 경우에는, 마스크(MSK)의 개구 부근의 벽면에 부착되는 플루오로카본의 양이 적어지고, 제1 영역(R1) 및 제2 영역(R2)에 형성된 스페이스 내로 진행하는 플루오로카본의 양이 많아진다. 이 실시형태에서는, 시퀀스(SQ)의 실행 횟수의 증가에 따라서, 즉, 제1 영역(R1) 및 제2 영역(R2)에 형성된 스페이스의 깊이가 깊어짐에 따라서, 웨이퍼(W)의 온도가 상승되기 때문에, 마스크(MSK)의 개구 부근의 벽면에 대한 플루오로카본의 부착을 억제하여, 깊은 스페이스의 심부까지 플루오로카본을 공급하는 것이 가능해진다. 이에 따라, 깊은 스페이스의 에칭이 보다 효율적으로 행해진다.
또한, 방법(MT)의 일실시형태에서는, 공정(ST2)에 있어서 이용되는 제2 처리 가스는, 공정(ST1)에 있어서 이용되는 제1 처리 가스에, 전술한 할로겐 함유 가스를 첨가한 가스일 수 있다. 즉, 복수회의 시퀀스 각각에서는, 공정(ST1)과 공정(ST2)에 걸쳐, 제1 처리 가스에 포함되는 복수종의 가스의 유량을 변화시키지 않고, 그 제1 처리 가스를 처리 용기(12) 내에 공급하고, 공정(ST2)에서는 그 제1 처리 가스에 미량의 할로겐 함유 가스를 첨가해도 좋다. 이 실시형태에 의하면, 공정(ST1) 및 공정(ST2)에 걸쳐 공급되는 가스의 종별이 크게 변화하지 않기 때문에, 안정된 플라즈마의 생성이 가능해진다.
또한, 방법(MT)의 일실시형태에서는, 복수회의 시퀀스(SQ) 각각에 있어서, 처리 용기(12) 내의 압력이 일정하게 유지되고, 제1 고주파 전원(62)으로부터 하부 전극(16)에 공급되는 고주파의 전력 및 제2 고주파 전원(64)으로부터 하부 전극(16)에 공급되는 고주파 바이어스의 전력도 일정하게 유지되어도 좋다. 즉, 시퀀스(SQ) 각각에서는, 공정(ST1), 공정(ST2) 및 공정(ST3)에 걸쳐, 처리 용기(12) 내의 압력이 일정하게 유지되고, 제1 고주파 전원(62)으로부터 하부 전극(16)에 공급되는 고주파의 전력 및 제2 고주파 전원(64)으로부터 하부 전극(16)에 공급되는 고주파 바이어스의 전력도 일정하게 유지되어도 좋다. 이 실시형태에 의하면, 시퀀스(SQ) 각각의 실행 기간중에 있어서 압력, 고주파의 전력 및 고주파 바이어스의 전력이 일정하게 유지되기 때문에, 공정(ST1)∼공정(ST3)의 각 공정 사이의 천이시에 있어서의 플라즈마의 안정에 요하는 시간을 단축할 수 있다. 나아가서는, 방법(MT)의 전체 기간의 시간 길이를 단축하는 것이 가능해진다.
또한, 방법(MT)의 일실시형태에서는, 공정(ST1)의 실행 시간 길이는, 공정(ST2)의 시간 길이보다 길게 되어 있어도 좋다. 이 실시형태에 의하면, 각 시퀀스(SQ)의 실행 기간중에서 주로 에칭을 진행시키는 공정(ST1)의 시간 길이가, 퇴적물(DP)의 형성을 행하는 공정(ST2)의 시간 길이에 비해 길어지기 때문에, 각 시퀀스(SQ)의 에칭률이 높아진다. 그 결과, 방법(MT)의 전체 기간의 시간 길이를 단축하는 것이 가능해진다.
또한, 방법(MT)에서는, 위에서 설명한 바와 같이, 플라즈마 처리 장치(10)를 이용할 수 있다. 방법(MT)의 실행중에는, 처리 공간(S)에 접하는 면, 예컨대 상부판(34)의 표면에 플루오로카본 등이 퇴적된다. 플라즈마 처리 장치(10)에서는, 상부판(34)은 접지 전위에 접속되어 있기 때문에, 처리 공간(S)에 있어서 발생한 이온은 웨이퍼(W)뿐만 아니라 상부판(34)에도 끌어 당겨진다. 따라서, 방법(MT)에 있어서 플라즈마 처리 장치(10)를 이용함으로써, 상부판(34)에 부착된 물질을 제거하는 것이 가능해진다. 또한, 상부판(34)의 표면은, 세라믹제의 제2 피복부(34c)에 의해 플라즈마로부터 보호되고 있다. 따라서, 상부판(34)의 시간 경과 열화가 억제된다.
이상, 여러가지 실시형태에 관해 설명했지만, 전술한 실시형태에 한정되지 않고 여러가지 변형 양태를 구성할 수 있다. 예컨대, 방법(MT)은, 플라즈마 처리 장치(10)가 아니라, 유도 결합형의 플라즈마 처리 장치 또는 마이크로파와 같은 표면파를 이용하는 플라즈마 처리 장치와 같은 임의의 플라즈마 처리 장치를 이용하여 실시되어도 좋다.
10 : 플라즈마 처리 장치 12 : 처리 용기
PD : 재치대 16 : 하부 전극
18 : 정전척 30 : 상부 전극
34 : 상부판 34b : 베이스부
34c : 제2 피복부 34d : 제1 피복부
40 : 가스 소스군 50 : 배기 장치
62 : 제1 고주파 전원 64 : 제2 고주파 전원
78 : 배플 부재 Cnt : 제어부
W : 웨이퍼 R1 : 제1 영역
R2 : 제2 영역 IL1 : 실리콘 산화막
IL2 : 실리콘 질화막 MSK : 마스크
DP : 퇴적물

Claims (6)

  1. 피처리체의 제1 영역 및 제2 영역을 동시에 에칭하는 방법으로서, 상기 제1 영역은, 실리콘 산화막 및 실리콘 질화막이 교대로 적층됨으로써 구성된 다층막을 가지며, 상기 제2 영역은, 제1 영역의 실리콘 산화막의 막두께보다 큰 막두께를 갖는 실리콘 산화막을 포함하고, 상기 피처리체는, 상기 제1 영역 및 상기 제2 영역 상에 개구를 제공하는 마스크를 가지며, 상기 방법은,
    상기 피처리체가 준비된 플라즈마 처리 장치의 처리 용기 내에서, 플루오로카본 가스, 하이드로플루오로카본 가스 및 산소 가스를 포함하는 제1 처리 가스의 플라즈마를 생성하는 공정과,
    상기 플라즈마 처리 장치의 처리 용기 내에서, 플루오로카본 가스, 하이드로플루오로카본 가스, 산소 가스 및 할로겐 함유 가스를 포함하는 제2 처리 가스의 플라즈마를 생성하는 공정으로서, 상기 할로겐 함유 가스는, 할로겐 원소와 실리콘의 반응 생성물을 형성하여 피처리체의 표면에 퇴적물을 형성하는 가스인 상기 제2 처리 가스의 플라즈마를 생성하는 공정과,
    상기 플라즈마 처리 장치의 처리 용기 내에서, 산소 가스를 포함하는 제3 처리 가스의 플라즈마를 생성하는 공정
    을 포함하고,
    제1 처리 가스의 플라즈마를 생성하는 상기 공정, 제2 처리 가스의 플라즈마를 생성하는 상기 공정 및 제3 처리 가스의 플라즈마를 생성하는 상기 공정을 포함하는 복수회의 시퀀스가 실행되는 것인 피처리체를 동시에 에칭하는 방법.
  2. 제1항에 있어서, 상기 시퀀스의 실행 횟수의 증가에 따라서, 상기 제1 처리 가스 중의 상기 산소 가스의 유량 및 상기 제2 처리 가스 중의 상기 산소 가스의 유량이 단계적으로 증가되는 것인 피처리체를 동시에 에칭하는 방법.
  3. 제1항 또는 제2항에 있어서, 상기 시퀀스의 실행 횟수의 증가에 따라서, 상기 피처리체의 온도가 단계적으로 상승되는 것인 피처리체를 동시에 에칭하는 방법.
  4. 제1항 또는 제2항에 있어서, 상기 제2 처리 가스는, 상기 제1 처리 가스와 상기 할로겐 함유 가스를 포함하는 것인 피처리체를 동시에 에칭하는 방법.
  5. 제1항 또는 제2항에 있어서, 제1 처리 가스의 플라즈마를 생성하는 상기 공정의 실행 시간 길이는, 제2 처리 가스의 플라즈마를 생성하는 상기 공정의 실행 시간 길이보다 긴 것인 피처리체를 동시에 에칭하는 방법.
  6. 제1항 또는 제2항에 있어서, 상기 복수회의 시퀀스 각각에 있어서, 상기 처리 용기 내의 압력, 및 플라즈마의 생성을 위한 전력이 일정한 것인 피처리체를 동시에 에칭하는 방법.
KR1020160040957A 2015-04-06 2016-04-04 에칭 방법 KR101903845B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-077586 2015-04-06
JP2015077586A JP6339963B2 (ja) 2015-04-06 2015-04-06 エッチング方法

Publications (2)

Publication Number Publication Date
KR20160119709A true KR20160119709A (ko) 2016-10-14
KR101903845B1 KR101903845B1 (ko) 2018-10-02

Family

ID=57016239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160040957A KR101903845B1 (ko) 2015-04-06 2016-04-04 에칭 방법

Country Status (4)

Country Link
US (1) US9786512B2 (ko)
JP (1) JP6339963B2 (ko)
KR (1) KR101903845B1 (ko)
CN (1) CN106057666B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6498022B2 (ja) * 2015-04-22 2019-04-10 東京エレクトロン株式会社 エッチング処理方法
JP6763750B2 (ja) * 2016-11-07 2020-09-30 東京エレクトロン株式会社 被処理体を処理する方法
CN111201588A (zh) * 2017-10-27 2020-05-26 东京毅力科创株式会社 蚀刻方法
KR102420817B1 (ko) * 2017-11-20 2022-07-13 엘지디스플레이 주식회사 디스플레이 장치
JP6928548B2 (ja) * 2017-12-27 2021-09-01 東京エレクトロン株式会社 エッチング方法
JP7325224B2 (ja) 2018-06-04 2023-08-14 東京エレクトロン株式会社 エッチング処理方法およびエッチング処理装置
CN111066129B (zh) 2018-06-04 2024-04-05 东京毅力科创株式会社 蚀刻处理方法和蚀刻处理装置
JP2020141033A (ja) * 2019-02-27 2020-09-03 東京エレクトロン株式会社 堆積処理方法及びプラズマ処理装置
JP7277225B2 (ja) * 2019-04-08 2023-05-18 東京エレクトロン株式会社 エッチング方法、及び、プラズマ処理装置
JP7193428B2 (ja) * 2019-08-09 2022-12-20 東京エレクトロン株式会社 エッチング方法及び基板処理装置
JP7336365B2 (ja) * 2019-11-19 2023-08-31 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
WO2022259399A1 (ja) * 2021-06-09 2022-12-15 株式会社日立ハイテク 半導体製造方法及び半導体製造装置
TW202335032A (zh) * 2021-11-03 2023-09-01 美商蘭姆研究公司 高深寬比電漿蝕刻中的含金屬表面之改質

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130059450A (ko) 2010-09-30 2013-06-05 다이킨 고교 가부시키가이샤 냉동 회로

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2758754B2 (ja) * 1991-12-05 1998-05-28 シャープ株式会社 プラズマエッチング方法
US6440870B1 (en) 2000-07-12 2002-08-27 Applied Materials, Inc. Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures
JP4891018B2 (ja) 2001-08-07 2012-03-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US8937292B2 (en) * 2011-08-15 2015-01-20 Unity Semiconductor Corporation Vertical cross point arrays for ultra high density memory applications
US7303964B2 (en) * 2005-04-25 2007-12-04 Spansion Llc Self-aligned STI SONOS
JP4919871B2 (ja) * 2007-02-09 2012-04-18 東京エレクトロン株式会社 エッチング方法、半導体装置の製造方法および記憶媒体
JP2010272758A (ja) * 2009-05-22 2010-12-02 Hitachi High-Technologies Corp 被エッチング材のプラズマエッチング方法
JP2011003722A (ja) 2009-06-18 2011-01-06 Toshiba Corp 半導体装置の製造方法
JP5264834B2 (ja) * 2010-06-29 2013-08-14 東京エレクトロン株式会社 エッチング方法及び装置、半導体装置の製造方法
JP2012151187A (ja) * 2011-01-17 2012-08-09 Toshiba Corp 半導体記憶装置の製造方法
US8598040B2 (en) 2011-09-06 2013-12-03 Lam Research Corporation ETCH process for 3D flash structures
KR102149718B1 (ko) * 2012-11-01 2020-08-31 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 플라즈마 처리 장치
JP6211947B2 (ja) * 2013-07-31 2017-10-11 東京エレクトロン株式会社 半導体装置の製造方法
JP6140575B2 (ja) * 2013-08-26 2017-05-31 東京エレクトロン株式会社 半導体装置の製造方法
JP2015046425A (ja) * 2013-08-27 2015-03-12 株式会社東芝 パターン形成方法、および、それを用いた不揮発性記憶装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130059450A (ko) 2010-09-30 2013-06-05 다이킨 고교 가부시키가이샤 냉동 회로

Also Published As

Publication number Publication date
US20160293440A1 (en) 2016-10-06
CN106057666B (zh) 2019-04-09
KR101903845B1 (ko) 2018-10-02
JP2016197680A (ja) 2016-11-24
CN106057666A (zh) 2016-10-26
US9786512B2 (en) 2017-10-10
JP6339963B2 (ja) 2018-06-06

Similar Documents

Publication Publication Date Title
KR101903845B1 (ko) 에칭 방법
KR102426264B1 (ko) 에칭 방법
US9735021B2 (en) Etching method
KR101937727B1 (ko) 에칭 방법
KR101847866B1 (ko) 다층막을 에칭하는 방법
US9337056B2 (en) Semiconductor device manufacturing method
KR102460168B1 (ko) 플라즈마 처리 장치
KR101799149B1 (ko) 절연막을 에칭하는 방법
JP6504989B2 (ja) エッチング方法
KR102496968B1 (ko) 에칭 방법
KR102348077B1 (ko) 플라즈마 처리 방법
KR102362446B1 (ko) 에칭 방법
JP2019117876A (ja) エッチング方法
KR20190005146A (ko) 에칭 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant