JP4891018B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法 Download PDFInfo
- Publication number
- JP4891018B2 JP4891018B2 JP2006258631A JP2006258631A JP4891018B2 JP 4891018 B2 JP4891018 B2 JP 4891018B2 JP 2006258631 A JP2006258631 A JP 2006258631A JP 2006258631 A JP2006258631 A JP 2006258631A JP 4891018 B2 JP4891018 B2 JP 4891018B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- wiring
- gas
- mixed gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
(1)本発明の半導体集積回路装置の製造方法は、以下の工程を含んでいる。
(a)半導体基板の主面上に銅を主成分として含む導電層を形成する工程、
(b)前記導電層の上部に炭化窒化シリコンからなる第1絶縁膜を形成する工程、
(c)CHF3またはCF4のいずれかを含むガスとN2とからなる混合ガスを用いて前記第1絶縁膜の一部をドライエッチングすることにより、その底部に前記導電層の表面が露出する開口を形成する工程。
(2)本発明の半導体集積回路装置の製造方法は、以下の工程を含んでいる。
(a)半導体基板の主面上に銅を主成分として含む導電層を形成する工程、
(b)前記導電層の上部に炭化窒化シリコンからなる第1絶縁膜を形成する工程、
(c)CHF3およびCF4の少なくとも一方とN2とからなる混合ガスを用いて前記第1絶縁膜の一部をドライエッチングすることにより、その底部に前記導電層の表面が露出する開口を形成する工程。
(3)本発明の半導体集積回路装置の製造方法は、以下の工程を含んでいる。
(a)半導体基板の主面上に銅を主成分として含む導電層を形成する工程、
(b)前記導電層の上部に炭化窒化シリコンからなる第1絶縁膜を形成する工程、
(c)SF6、HCl、HBr、Cl2、ClF3、CHF3およびCF4からなる群より選択された少なくとも一種の第1エッチングガスと、N2、NH3およびN2H4からなる群より選択された少なくとも一種の第2エッチングガスとの混合ガスを用いて前記第1絶縁膜の一部をドライエッチングすることにより、その底部に前記導電層の表面が露出する開口を形成する工程。
(4)本発明の半導体集積回路装置の製造方法は、以下の工程を含んでいる。
(a)半導体基板の主面上に銅を主成分として含む導電層を形成する工程、
(b)前記導電層の上部に炭化窒化シリコンからなる第1絶縁膜を形成する工程、
(c)CHF3、CF4およびN2からなる混合ガスを用いて前記第1絶縁膜の一部をドライエッチングすることにより、その底部に前記導電層の表面が露出する開口を形成する工程。
本発明の実施の形態であるCMOS−LSIの製造方法を図1〜図15を用いて工程順に説明する。
(a)配線溝の側壁を異方的にエッチングできること、すなわち配線溝の側壁が垂直にエッチングされること、および、
(b)配線溝の底部に露出するCu配線の表面に堆積物や反応物が生じ難いことが挙げられる。
本実施の形態では、層間絶縁膜材料としてシロキサン(SiO)系の低誘電率(Low−k)絶縁膜を使用し、拡散バリア層およびエッチングストッパ層として窒化シリコン膜を使用する場合について説明する。なお、ここでは、層間絶縁膜材料として比誘電率が3.5のSiOF膜を使用するが、その他の無機または有機シロキサン系材料(有機ガラス系絶縁膜)、例えばHSQ(hydrogen silsesquioxane)、MSQ(methyl silsesquioxane)、ポーラスHSQ、ポーラスMSQなどを使用することもできる。
(a)配線溝の側壁を異方的にエッチングできること、すなわち配線溝の側壁が垂直にエッチングされること、および
(b)配線溝の底部に露出するCu配線の表面に堆積物や反応物が生じ難いことである。
本実施の形態によるCMOS−LSIの製造方法を図23〜図33を用いて工程順に説明する。
2 素子分離溝
3 酸化シリコン膜
4 p型ウエル
5 n型ウエル
6 ゲート酸化膜
7 ゲート電極
8 n-型半導体領域
9 p-型半導体領域
10 サイドウォールスペーサ
11 n+型半導体領域(ソース、ドレイン)
12 p+型半導体領域(ソース、ドレイン)
13 シリサイド層
14 酸化シリコン膜
15 窒化シリコン膜
16 酸化シリコン膜
17 コンタクトホール
18 メタルプラグ
19 有機絶縁膜
20 配線溝
21 Cu配線
22 炭化シリコン膜
23 有機絶縁膜
24 酸化シリコン膜
25 有機絶縁膜
26 酸化シリコン膜
27 炭化シリコン膜
28、29 フォトレジスト膜
30 配線溝
31 Cu配線
32 窒化シリコン膜
33 SiOF膜
34 窒化シリコン膜
35 SiOF膜
36 窒化シリコン膜
37、38 フォトレジスト膜
40 配線溝
41 Cu配線
42、43、44 炭化窒化シリコン膜
45 SiOF膜
46 窒化シリコン膜
47 SiOF膜
48 窒化シリコン膜
49 配線溝
50 Cu配線
100 ドライエッチング装置
101 高周波電源
102 アンテナ
103 アンテナアース
104 処理室
105 ソレノイドコイル
106 ステージ
107 高周波電源
108 ガス流量コントローラ
109 ガス導入口
110 排気ポンプ
111 調整バルブ
Qn nチャネル型MISFET
Qp pチャネル型MISFET
Claims (7)
- 以下の工程を含む半導体集積回路装置の製造方法:
(a)半導体基板の主面上に銅を主成分として含む導電層を形成する工程、
(b)前記導電層の上部に炭化窒化シリコンからなる第1絶縁膜を形成する工程、
(c)CHF3またはCF4のいずれかを含むガスとN2とからなる混合ガスを用いて前記第1絶縁膜の一部をドライエッチングすることにより、その底部に前記導電層の表面が露出する開口を形成する工程。 - 前記混合ガスは、CHF3またはCF4とN2の流量比がCHF3またはCF4:N2=1:0.1〜200の範囲であることを特徴とする請求項1記載の半導体集積回路装置の製造方法。
- 前記混合ガスは、CHF3またはCF4とN2の流量比がCHF3またはCF4:N2=1:0.2〜20の範囲であることを特徴とする請求項1記載の半導体集積回路装置の製造方法。
- 前記混合ガスは、CHF3またはCF4とN2の流量比がCHF3またはCF4:N2=1:0.5〜10の範囲であることを特徴とする請求項1記載の半導体集積回路装置の製造方法。
- 以下の工程を含む半導体集積回路装置の製造方法:
(a)半導体基板の主面上に銅を主成分として含む導電層を形成する工程、
(b)前記導電層の上部に炭化窒化シリコンからなる第1絶縁膜を形成する工程、
(c)CHF3およびCF4の少なくとも一方とN2とからなる混合ガスを用いて前記第1絶縁膜の一部をドライエッチングすることにより、その底部に前記導電層の表面が露出する開口を形成する工程。 - 以下の工程を含む半導体集積回路装置の製造方法:
(a)半導体基板の主面上に銅を主成分として含む導電層を形成する工程、
(b)前記導電層の上部に炭化窒化シリコンからなる第1絶縁膜を形成する工程、
(c)SF6、HCl、HBr、Cl2、ClF3、CHF3およびCF4からなる群より選択された少なくとも一種の第1エッチングガスと、N2、NH3およびN2H4からなる群より選択された少なくとも一種の第2エッチングガスとの混合ガスを用いて前記第1絶縁膜の一部をドライエッチングすることにより、その底部に前記導電層の表面が露出する開口を形成する工程。 - 以下の工程を含む半導体集積回路装置の製造方法:
(a)半導体基板の主面上に銅を主成分として含む導電層を形成する工程、
(b)前記導電層の上部に炭化窒化シリコンからなる第1絶縁膜を形成する工程、
(c)CHF3、CF4およびN2からなる混合ガスを用いて前記第1絶縁膜の一部をドライエッチングすることにより、その底部に前記導電層の表面が露出する開口を形成する工程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006258631A JP4891018B2 (ja) | 2001-08-07 | 2006-09-25 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001239712 | 2001-08-07 | ||
JP2001239712 | 2001-08-07 | ||
JP2006258631A JP4891018B2 (ja) | 2001-08-07 | 2006-09-25 | 半導体集積回路装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002100235A Division JP3914452B2 (ja) | 2001-08-07 | 2002-04-02 | 半導体集積回路装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006352168A JP2006352168A (ja) | 2006-12-28 |
JP4891018B2 true JP4891018B2 (ja) | 2012-03-07 |
Family
ID=37647592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006258631A Expired - Fee Related JP4891018B2 (ja) | 2001-08-07 | 2006-09-25 | 半導体集積回路装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4891018B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6339963B2 (ja) | 2015-04-06 | 2018-06-06 | 東京エレクトロン株式会社 | エッチング方法 |
JP7493378B2 (ja) * | 2019-07-05 | 2024-05-31 | 東京エレクトロン株式会社 | エッチング処理方法及び基板処理装置 |
US11688650B2 (en) * | 2019-07-05 | 2023-06-27 | Tokyo Electron Limited | Etching method and substrate processing apparatus |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100265771B1 (ko) * | 1998-07-09 | 2000-10-02 | 윤종용 | 감광성 폴리머를 사용하는 듀얼 다마신 공정에 의한 금속 배선형성방법 |
JP4173307B2 (ja) * | 1999-06-24 | 2008-10-29 | 株式会社ルネサステクノロジ | 半導体集積回路の製造方法 |
US6342733B1 (en) * | 1999-07-27 | 2002-01-29 | International Business Machines Corporation | Reduced electromigration and stressed induced migration of Cu wires by surface coating |
-
2006
- 2006-09-25 JP JP2006258631A patent/JP4891018B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006352168A (ja) | 2006-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3914452B2 (ja) | 半導体集積回路装置の製造方法 | |
US9653327B2 (en) | Methods of removing a material layer from a substrate using water vapor treatment | |
US7132369B2 (en) | Method of forming a low-K dual damascene interconnect structure | |
US7419916B2 (en) | Manufacturing method of semiconductor device | |
US9305831B2 (en) | Integrated metal spacer and air gap interconnect | |
CN102237272B (zh) | 半导体装置和半导体装置制造方法 | |
JP6469705B2 (ja) | エッチング後のインターフェースを安定化し、次の処理ステップ前のキュータイム問題を最小化する方法 | |
US20080026579A1 (en) | Copper damascene process | |
JP2003332426A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2003142579A (ja) | 半導体装置の製造方法および半導体装置 | |
US6355572B1 (en) | Method of dry etching organic SOG film | |
US7129171B2 (en) | Selective oxygen-free etching process for barrier materials | |
JP2002009058A (ja) | エッチング方法 | |
JP2006179948A (ja) | 半導体装置の製造方法および半導体装置 | |
JP4891018B2 (ja) | 半導体集積回路装置の製造方法 | |
US6489238B1 (en) | Method to reduce photoresist contamination from silicon carbide films | |
US7745335B2 (en) | Semiconductor device manufactured by reducing hillock formation in metal interconnects | |
US6638848B1 (en) | Method of etching insulating film and method of forming interconnection layer | |
US6511920B2 (en) | Optical marker layer for etch endpoint determination | |
JP2005340460A (ja) | 半導体装置の形成方法 | |
JP2005303191A (ja) | 半導体装置の製造方法 | |
JP2003332340A (ja) | 半導体装置の製造方法 | |
US20040155348A1 (en) | Barrier structure for copper metallization and method for the manufacture thereof | |
JP2008085297A (ja) | 半導体装置の製造方法 | |
JP4643975B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111129 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4891018 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |