JP6549765B2 - 処理方法 - Google Patents

処理方法 Download PDF

Info

Publication number
JP6549765B2
JP6549765B2 JP2018134178A JP2018134178A JP6549765B2 JP 6549765 B2 JP6549765 B2 JP 6549765B2 JP 2018134178 A JP2018134178 A JP 2018134178A JP 2018134178 A JP2018134178 A JP 2018134178A JP 6549765 B2 JP6549765 B2 JP 6549765B2
Authority
JP
Japan
Prior art keywords
film
etching
processing method
silicon
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018134178A
Other languages
English (en)
Other versions
JP2018166223A (ja
Inventor
柿本 明修
明修 柿本
欣延 早川
欣延 早川
覚 水永
覚 水永
康弘 濱田
康弘 濱田
岡田 充弘
充弘 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2018166223A publication Critical patent/JP2018166223A/ja
Application granted granted Critical
Publication of JP6549765B2 publication Critical patent/JP6549765B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、基板処理システム及び基板処理方法に関する。
高いアスペクト比を有するコンタクトホールのプラズマエッチングでは、ホールの底部が深くなるに従い、プラズマ中のイオンがホールの底部に到達し難くなり、コンタクトホールの底部だけでなく側部がエッチングされる。その結果、ホールの上側の直径(以下、「CD値(Critical Dimension)」という。)よりもホールの下側のCD値が大きくなるボーイング形状が発生する。そこで、ホールのエッチングが完了した後、形成されたパターンの側壁等に所望の膜を成膜することで、パターンの形状を修復する技術が提案されている(例えば、特許文献1を参照)。
特開2014−17438号公報
しかしながら、エッチングが完了してから成膜する方法では、ホールの底部が深くなるに従い、ホールの底部まで到達するプラズマ中のイオンが減ることでエッチングレートが低下する。その結果、アスペクト比が低くなり、所望の半導体デバイス特性が得られなくなる可能性がある。
上記課題に対して、一側面では、本発明は、ボーイング形状を抑制しながら良好なエッチング処理を行うことを目的とする。
一の態様によれば、チャンバ内でシリコン含有膜をプラズマエッチングして凹部を形成する第1のエッチング工程と、前記チャンバ内で前記凹部にin−situで前記凹部の側壁を保護する保護膜を形成する成膜工程と、前記チャンバ内で前記凹部をさらにプラズマエッチングする第2のエッチング工程と、を含む処理方法が提供される。
一の態様によれば、ボーイング形状を抑制しながら良好なエッチング処理を行うことができる。
一実施形態にかかる基板処理システムの構成例を示す図。 一実施形態にかかるPC1及びPC2の縦断面を示す図。 ボーイング形状を説明するための図。 一実施形態にかかる基板処理方法を示す図。 一実施形態にかかる成膜されたカーボン膜の一例を示す図。 一実施形態にかかる基板処理方法の効果の一例を示す図。 一実施形態の変形例1にかかる基板処理方法を示す図。 一実施形態の変形例1にかかる基板処理方法の効果の一例を示す図。 一実施形態の変形例2にかかる基板処理方法の効果の一例を示す図。
以下、本発明を実施するための形態について図面を参照して説明する。なお、本明細書及び図面において、実質的に同一の構成については、同一の符号を付することにより重複した説明を省く。
[基板処理システムの構成例]
まず、本発明の一実施形態にかかる基板処理システム1の構成例について、図1を参照しながら説明する。図1は、一実施形態にかかる基板処理システム1の構成例を示す。基板処理システム1は、in−situで基板を処理するプロセスチャンバPC(以下、単に「PC」という。)1と、ex−situで基板を処理するプロセスチャンバPC2とを有する。PC1とPC2とは、別体の異なるチャンバである。
PC1とPC2とは、トランスファーチャンバTC(以下、「TC」という。)及び搬送機構2を介して連結されている。PC1とTC、及びTCと搬送機構2とは、ゲートバルブGを介して開閉可能に接続されている。PC1及びTCの内部は減圧状態であるため、各ゲートバルブGの開閉により基板を搬入及び搬出することで、PC1の内部は大気から遮断され、所定の真空度に保持される。
TCには、基板を把持して搬入及び搬出する搬送装置52が設けられている。搬送装置52は、回転及び伸縮可能な回転・伸縮部53と、回転・伸縮部53の先端に基板を保持する2つのブレード54a、54bとを有している。ブレード54a、54bは、互いに反対方向を向くように回転・伸縮部53に取り付けられている。
搬送機構2は、TCとPC2との間で基板を搬送する。搬送機構2は、例えば、トレイ等に基板を載せてレール等を使用して走行可能な機構であってもよい。
PC1は、プラズマを生成し、プラズマの作用により基板上の膜をエッチングするエッチング装置として機能する。PC1は、プラズマの作用により基板上の膜をアッシングするアッシング装置としても機能することができる。
PC2は、プラズマを使用せずに基板を成膜する成膜装置である。本実施形態では、PC2は、熱により基板にカーボン膜を成膜する熱CVD(Chemical Vapor Deposition)装置として機能する。ただし、PC2は、熱CVD装置に限らず、PC1においてエッチングされた基板上のパターンの内壁(少なくとも側壁)に均一に膜を形成できればどのような装置であってもよい。
基板処理システム1は、基板のエッチング処理、成膜処理、アッシング処理及び基板の搬送処理を制御する制御部40を有する。記憶部42には、エッチング処理、成膜処理、アッシング処理、搬送処理等の処理を実行するための制御プログラムや各種処理条件が設定された処理レシピが格納されている。記憶部42は、ハードディスクであってもよく、CDROM、DVD、フラッシュメモリ等の可搬性の記憶媒体であっても良い。また、他の装置から、例えば専用回線を介して処理レシピを適宜伝送させる構成であっても良い。
制御部40は、例えば、ユーザーインターフェース41を介してユーザからの指示に応じて記憶部42に記憶された処理レシピに従いエッチング処理、成膜処理、アッシング処理、搬送処理等の処理を実行する。
[PC1/PC2の構成例]
(PC1:エッチング装置)
図2を参照しながら、一実施形態にかかるPC1及びPC2の構成例について簡単に説明する。図2は、一実施形態にかかる基板処理システム1(PC1及びPC2を含む)の縦断面を示す。ただし、図2は、PC1及びPC2の一構成例であり、これらの構成に限るものではない。例えば、PC1は、容量結合型プラズマ(CCP:Capacitively Coupled Plasma)装置の構成例であるが、かかる装置だけでなく、その他の基板処理装置に適用可能である。その他の基板処理装置としては、誘導結合型プラズマ(ICP:Inductively Coupled Plasma)、ラジアルラインスロットアンテナを用いたCVD(Chemical Vapor Deposition)装置、ヘリコン波励起型プラズマ(HWP:Helicon Wave Plasma)装置、電子サイクロトロン共鳴プラズマ(ECR:Electron Cyclotron Resonance Plasma)装置等が挙げられる。
PC1及びTCは減圧下で基板の処理及び搬送を行い、搬送機構2及びPC2は大気圧下で基板の処理及び搬送を行う。PC1は、表面を陽極酸化処理されたアルミニウム等の処理容器を有し、内部には基板Wを支持する載置台12が設けられている。載置台12には、高周波電源14が接続され、高周波電源14から所定周波数(例えば60MHz)のプラズマ生成用の高周波電力が供給される。
PC1の天井面には、シャワーヘッド16が設けられている。シャワーヘッド16は、下部に形成された複数のガス孔18からシャワー状にガスを供給する。本実施形態では、フッ化炭素を含むガスを供給し、生成したプラズマにより基板上のシリコン含有膜をエッチングする。
エッチングガスは、フッ化炭素(CF)ガスの単一ガスでもよいし、フッ化炭素系ガスを含む混合ガスでもよい。エッチングガスは、フッ化炭素を含むガスとしてヘキサフルオロ1,3ブタジエンCガスを含有してもよい。
PC1において基板W上のシリコン含有膜をエッチング後、基板WはTCの搬送装置52及び搬送機構2を用いてPC2に搬送される。
(PC2:熱CVD装置)
PC2は、有天井の円筒状の外壁22と、外壁22の内側に設けられた内壁24とを有している。外壁22及び内壁24は、例えば石英から形成されている。内壁24の内側の処理室30には、複数の基板Wが収容されている。PC2は、複数の基板に対して一括して成膜処理を施す。外壁22と内壁24とは、環状空間26を隔て、互いに離れており、各々の下端部においてベース材28に接合されている。
本実施形態では、成膜ガスとして炭素(C)を含むガスが供給される。供給された炭素を含むガスは、処理室30の下方から上方へと流れて、環状空間26に吸引され、外部に排気される。
成膜ガスは、炭素を含むガスの単一ガスでもよいし、炭素を含むガスを含む混合ガスでもよい。成膜ガスは、炭素を含むガスとしてエチレン(C)ガスやその他の炭素(C)ガスを含有してもよい。成膜ガスは、熱分解温度降下ガスとして塩素(Cl)ガスを含有してもよい。また、成膜ガスは、窒素(N)ガス等の不活性ガスを含有してもよい。PC2は、上記成膜ガスを熱により分解して基板上のシリコン含有膜上にカーボン含有膜を成膜する。PC2は、枚葉式成膜装置であってもよい。
以上、PC1及びPC2の構成例について説明した。本実施形態にかかる基板処理システム1によれば、まず、基板WはPC1に搬送され、PC1にてエッチング処理される。次に、基板WはPC2に搬送され、PC2にてカーボン膜の成膜が施される。次いで、基板はPC1に搬送され、PC1にて再びエッチング処理される。最後に、PC1にてカーボン膜が除去される。
[ボーイング形状]
次に、図3を参照しながら、エッチングパターンに形成されるボーイング形状について説明する。図3(a)に示すように、シリコン基板125上には、シリコン酸化膜(SiO)126、シリコン窒化膜(SiN)127及びポリシリコンマスク128が形成されている。
本実施形態では、エッチング対象膜であるシリコン含有膜としてシリコン酸化膜(SiO)を例に挙げる。しかしながら、シリコン含有膜は、これに限らず、シリコン含有酸化膜(SiO)であってもよく、シリコン窒化膜(SiN)であってもよく、シリコン含有酸化膜とシリコン窒化膜との積層膜であってもよい。マスク材料は、アモルファスカーボンマスクあるいは金属含有マスクであってもよい。
ポリシリコンマスク128には、ホール状又はライン状の所望のパターンが形成されている。シリコン酸化膜126をホール等の所望のパターンにエッチングする場合、エッチングされたホール等の底部が深くなるに従い、プラズマのラジカルがホールの底部に到達する量が減少し、コンタクトホールの底部だけでなく側部がエッチングされる。その結果、図3(b)に示すように、ホールの上部のトップCD値(以下、「T」又は「Top CD」とも表記する。)よりもホールの下方のCD値(以下、ボーイングCD値、「B」又は「Bowing CD」とも表記する。)が大きくなるボーイング形状が発生する。エッチングパターンがボーイング形状になると、図3(a)に示したエッチングパターンが垂直形状の場合と比べて良好なデバイス特性を得ることが困難になる。
そこで、本実施形態にかかる基板処理システム1では、ボーイング形状を抑制しながら良好なエッチング処理を行うことが可能な基板処理方法を実現する。以下、本実施形態にかかる基板処理システム1にて実行される基板処理方法について、図4を参照しながら説明する。
[基板処理方法]
図4は、本実施形態にかかる基板処理方法を示す。図4の[a]は、シリコン基板125上のシリコン酸化膜126のエッチング前の状態を示す。シリコン基板125上に、シリコン酸化膜126、シリコン窒化膜127及びポリシリコンマスク128が形成されている。なお、ポリシリコンマスク128は、アモルファスシリコンマスク、金属含有マスクであってもよい。また、シリコン窒化膜127はなくてもよい。
(ハーフエッチング)
本実施形態にかかる基板処理方法では、まず、シリコン基板125がPC1に搬入される。PC1は、シリコン窒化膜127及びシリコン酸化膜126をエッチングする。その際、図4の[b]に示すように、PC1は、シリコン酸化膜126を途中までエッチングする(第1のエッチング工程)。このとき「途中までエッチングする」とは、シリコン酸化膜126を概ね半分エッチングする場合に限らず、ボーイング形状が発生する前まで(ボーイングが発生しない間)、シリコン酸化膜126をエッチングすることができる。
エッチングのプロセス条件の一例としては、圧力が2.66Pa、高周波電力HFの周波数が60MHz、パワーが1200W、ガス種がC/C/Ar/Oの混合ガスが挙げられる。
(カーボン膜形成)
次に、基板125はPC1から搬出され、PC2に搬入される。図4の[c]に示すように、PC2は、エッチングされたシリコン酸化膜126上にカーボン膜130を成膜する。これにより、シリコン酸化膜126に形成されたパターンの内壁に均一にカーボン膜130が成膜される(成膜工程)。なお、シリコン酸化膜126上に成膜される膜は、カーボン膜130に限らず、カーボン含有膜であってもよい。
カーボン膜の成膜のプロセス条件の一例としては、圧力が997Pa、温度が400℃、ガス種がC/Clの混合ガスが挙げられる。
図5は、PC2として本実施形態にかかる熱CVD装置を用いて成膜されたカーボン膜の一例を示す。図5のグラフの[A]では成膜時間が50分のときにカーボン膜130の厚さが4.7nmになり、図5のグラフの[B]では成膜時間が90分のときにカーボン膜130の厚さが10.3nmになっている。図5のシリコン酸化膜126上に成膜されるカーボン膜130の[A]及び[B]に示すいずれの場合にも、シリコン酸化膜126のエッチングパターンの側壁及び底壁に均一な厚さのカーボン膜130が形成されていることがわかる。
また、図5のグラフの成膜時間とカーボン膜の厚さとの関係によれば、本実施形態にかかるカーボン膜130は、約1〜2nmの厚さを有していればよいため、成膜時間は約30分となる。
なお、図4の[c]の成膜工程をPC1にてin−situで行うことも考えられる。しかし、約1〜2nmの厚さのカーボン膜130を形成する場合、カーボン膜130が均一に成膜されることが重要になる。
これに対して、PC1にてプラズマによりカーボン膜130を成膜すると、エッチングパターンの底部側にイオンが進入し難い等の理由により、エッチングパターンの上部側よりも底部側でカーボン膜が薄くなり、シリコン酸化膜126に均一なカーボン膜130を成膜することは難しい。よって、図4の[c]の成膜工程は、ノンプラズマ(プラズマを使用しない)の環境でカーボン膜130を成膜することが好ましい。
(フルエッチング)
図4に戻り、成膜後、基板125がPC2から搬出され、PC1に搬入される。図4の[d]に示すように、PC1は、シリコン酸化膜126を更にエッチングする(第2のエッチング工程)。フルエッチングでは、カーボン膜130がシリコン酸化膜126の側壁を保護膜し、エッチングパターンにボーイング形状が生じることを抑制する。
図4の[d]のエッチングのプロセス条件は、図4の[b]のエッチングのプロセス条件と同じであってもよい。図4の[d]のエッチングのプロセス条件は、フッ化炭素を含むガスをPC1内に供給する条件であれば、図4の[b]のエッチングのプロセス条件と異なってもよい。
第2のエッチング工程では、PC1は、シリコン酸化膜126を貫通して下地層が露出するまでエッチングを行い、シリコン酸化膜126のエッチングを完了してもよい。PC1及びPC2は、第2のエッチング工程[d]と成膜工程[c]とを一組としてこれらの工程を複数回繰り返すことにより、シリコン酸化膜126のエッチングを完了してもよい。
(アッシング)
次に、図4の[e]に示すように、PC1は、第2のエッチング工程後にアッシング処理を行い、カーボン膜130を除去する(第2のアッシング工程)。アッシングには、酸素ガスから生成される酸素プラズマが用いられてもよい。
以上、本実施形態にかかる基板処理システム1を用いた基板処理方法について説明した。次に、本実施形態にかかる基板処理方法の効果の一例について、図6を参照して説明する。
[効果の例]
図6には、一実施形態にかかる基板処理方法を実行したときの効果の一例を示す。図6の[b]は、ハーフエッチング後(図4の[b])のパターンを示し、図6の[f]は、カーボン膜を成膜していない場合のフルエッチング後のパターンを示し、図6の[e]は、1nmの厚さのカーボン膜を成膜した場合のフルエッチング後(図4の[d])のパターンを示す。図6の[h]は、1nmの厚さのカーボン膜を成膜し、さらにモノシラン(SiH)によるトリートメントを行った後にフルエッチングした後のパターンを示す。なお、図6は、シリコン窒化膜127が積層されていない場合の例を示す。
これによれば、図6の[b]のハーフエッチング後のパターンでは、トップCD値(Top CD)が43.8nm、ボーイングCD値(Bowing CD)が46.9nmであった。
一方、図6の[f]のカーボン膜を成膜していない場合のフルエッチング後のパターンでは、トップCD値が49.7nm、ボーイングCD値が56.2nmであった。他方、図6の[e]の1nmの厚さのカーボン膜を成膜した場合のフルエッチング後のパターンでは、トップCD値が48.9nm、ボーイングCD値が52.8nmであった。
更に、図6の[h]の1nmの厚さのカーボン膜を成膜し、モノシラン(SiH)によるトリートメントを行った場合のフルエッチング後のパターンでは、トップCD値が48.7nm、ボーイングCD値が51.4nmであった。
以上の結果から、カーボン膜を成膜した場合のボーイングCD値は、カーボン膜を成膜していない場合のボーイングCD値よりも改善されることがわかった。つまり、エッチングの途中でカーボン膜を成膜することでカーボン膜が保護膜となってエッチング時に形成されるボーイング形状を抑制できることがわかった。
更に、カーボン膜の成膜後にSiHによるトリートメントを行った場合のボーイングCD値は、カーボン膜を成膜していない場合のボーイングCD値、及び1nmの厚さのカーボン膜を成膜したときのボーイングCD値よりも更に改善されることがわかった。これによれば、カーボン膜上に形成されたシリコン含有膜がカーボン膜とともに保護膜となってボーイング形状を抑制したと考えられる。
なお、カーボン膜の成膜後のトリートメントは、モノシラン(SiH)の単一ガスでもよいし、モノシラン及び希釈ガス(NガスやHガス等)を含む混合ガスであってもよい。
以上に説明したように、本実施形態にかかる基板処理方法によれば、エッチング工程の途中にカーボン膜の成膜工程を挿入することで、その後のエッチング工程においてカーボン膜130がシリコン酸化膜126を保護し、ボーイング形状を抑制することができる。その結果、垂直なエッチング形状が形成され、良好なデバイス特性を得ることができる。
[変形例1]
次に、本実施形態の変形例1にかかる基板処理方法について、図7及び図8を参照しながら説明する。図7は、本実施形態の変形例1にかかる基板処理方法を示す。図8には、一実施形態の変形例1にかかる基板処理方法を実行したときの効果の一例を示す。
図7の変形例1にかかる基板処理方法が、図4の本実施形態にかかる基板処理方法と異なる点は、図4の[b]に示すハーフエッチング工程と、図4の[c]に示す成膜工程との間に、図4の[g]に示すアッシング工程がある点である。
図7の[b]に示すように、シリコン酸化膜126をハーフエッチングした後のポリシリコンマスク128には、エッチングにより生成されたポリマーの反応生成物131が付着している。よって、図4の[g]に示すアッシング工程にて、付着した反応生成物131を除去した後、図7の[c]に示すカーボン膜の成膜工程が実行されることが好ましい。[g]及び[e]に示すアッシングには、酸素ガスから生成される酸素プラズマが用いられてもよい。
これによれば、成膜前にポリシリコンマスク128に付着した反応生成物131を除去することで、図4の[c]においてカーボン膜をより均一に成膜することができる。
[効果の例]
本実施形態の変形例1にかかる基板処理方法の効果及びカーボン膜の厚さによる効果の一例について図8を参照して説明する。なお、図8は、シリコン窒化膜127が積層されている場合の例を示す。
図8の最左図の「ケース1」は、図7の[b]のハーフエッチング(200秒)後に図7の[g]に示すアッシング(第1のアッシング工程)が行われた後のパターンを示す。
「ケース2」は、ハーフエッチングを行うことなくフルエッチング(350秒)した後にアッシングが行われた後のパターンを示す。
「ケース3」は、ハーフエッチング(200秒)→アッシング→1nmのカーボン膜成膜→フルエッチング(150秒)→アッシング後のパターンを示す。
「ケース4」は、ハーフエッチング(200秒)→アッシング→2nmのカーボン膜成膜→フルエッチング(150秒)→アッシング後のパターンを示す。
これによれば、トップCD値(Top CD)は、ケース2では55.6nm、ケース3では52.9nm、ケース4では54.2nmであった。これに対して、ボーイングCD値(Bowing CD)は、ケース2では65.6nm、ケース3では58.2nm、ケース4では57.5nmであった。
これにより、1nm以上の厚さのカーボン膜130を成膜した場合には、カーボン膜を成膜しない場合と比較してボーイング形状を抑制することができることがわかった。
また、カーボン膜130は、2nmの厚さに成膜した場合、1nmの厚さに成膜した場合よりもボーイング形状をより確実に抑制することができることがわかった。
以上に説明したように、本実施形態の変形例1にかかる基板処理方法によれば、ハーフエッチング後にアッシングを行うことで、ポリシリコンマスク128に付着した反応生成物131を除去できる。これにより、アッシング後の成膜工程において、エッチングパターンの内壁により均一なカーボン膜を成膜することができる。この結果、その後のエッチング工程においてより効果的にボーイング形状を抑制することができる。
[変形例2]
次に、本実施形態の変形例2にかかる基板処理方法について、図9を参照しながら説明する。図9は、本実施形態の変形例2にかかる基板処理方法を実行したときの効果の一例を示す。上記実施形態及びその変形例1にかかる基板処理方法は、保護膜としてカーボン膜を成膜したが、変形例2にかかる基板処理方法は、カーボン膜の代わりにシリコン膜を成膜する。
具体的には、図7の[b]に示すハーフエッチング工程、図7の[g]に示すアッシング工程が順に実行された後、図7の[c]に示すカーボン膜の成膜工程の代わりにシリコン膜の成膜工程が実行される。この工程により図7の[c]に示すカーボン膜130に代えてシリコン膜の保護膜が形成される。その後、図7の[d]に示すフルエッチング工程が実行される。
変形例2にかかる基板処理方法を実行した結果を図9に示す。図9の表の最終行の一行前には、保護膜を形成しない場合のハーフエッチング後及びフルエッチング後のボーイングCD値と、保護膜を形成した場合のフルエッチング後のボーイングCD値が明記されている。保護膜を形成した場合として、「2nm」、「3nm」の厚さのカーボン膜を形成した場合及び「3nm」の厚さのシリコン膜を形成した場合の結果が示されている。また、図9の表の最終行には、保護膜を形成しない場合のフルエッチング後のボーイングCD値と、保護膜を形成した場合のフルエッチング後のボーイングCD値との差分が明記されている。
なお、シリコン膜の成膜のプロセス条件の一例としては、圧力が133Pa(1Torr)、温度が380℃、ガス種がSi/Nの混合ガスが挙げられる。
これによれば、ハーフエッチング後にカーボン膜又はシリコン膜を保護膜として形成し、その後にフルエッチングした場合には、保護膜を形成せずにフルエッチングした場合と比較してボーイングを抑制できることがわかる。
また、図9の結果では、ハーフエッチング後に「3nm」の厚さのカーボン膜を保護膜として形成した場合、ボーイング形状はほとんど発生しなかった。また、図9の結果では、「2nm」の厚さのカーボン膜を保護膜として形成した場合と、「3nm」の厚さのシリコン膜を保護膜として形成した場合とのボーイングの抑制効果が同等であった。
以上から、カーボン膜及びシリコン膜のいずれもボーイングを抑制できることがわかる。ただし、スループットを考慮すると、カーボン膜を保護膜として形成するとシリコン膜を保護膜として形成するよりも効果的にボーイングを抑制できることがわかる。
なお、変形例2にかかる基板処理方法では、カーボン膜の代わりにシリコン膜を一層、保護膜として成膜したが、これに限らない。例えば、保護膜としてカーボン膜とシリコン膜との積層膜を2層以上成膜してもよい。この場合、カーボン膜を先に成膜し、シリコン膜を後に成膜してもよいし、シリコン膜を先に成膜し、カーボン膜を後に成膜してもよい。また、カーボン膜とシリコン膜との積層膜の成膜処理は、図1に示すPC2の同一チャンバ内においてガス種等のプロセス条件を変えて連続して行うことができる。
なお、変形例2においても、PC2は、シリコン膜又はシリコン膜とカーボン膜との混合膜を成膜する成膜工程後であってフルエッチング前にモノシラン(SiH)の単一ガス又はモノシランを含む混合ガスによるトリートメントを行ってもよい。
以上、基板処理システム及び基板処理方法を上記実施形態により説明したが、本発明にかかる基板処理システム及び基板処理方法は上記実施形態に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能である。
また、本発明にかかる基板処理システムにより処理される基板は、ウェハ、フラットパネルディスプレイ(Flat Panel Display)用の大型基板、EL素子又は太陽電池用の基板であってもよい。
1:基板処理システム
2:搬送機構
12:載置台
14:高周波電源
16:シャワーヘッド
22:外壁
24:内壁
30:処理室
40:制御部
42:記憶部
52:搬送装置
125:シリコン基板
126:シリコン酸化膜
127:シリコン窒化膜
128:ポリシリコンマスク
130:カーボン膜
131:反応生成物
PC1,PC2:プロセスチャンバ
TC:トランスファーチャンバ
T:トップCD(Top CD)
B:ボーイングCD(Bowing CD)

Claims (10)

  1. チャンバ内でシリコン含有膜をプラズマエッチングして凹部を形成する第1のエッチング工程と、
    前記チャンバ内で前記凹部にin−situで前記凹部の側壁を保護し、前記凹部の上部側よりも前記凹部の底部側で薄い保護膜をプラズマを生成して形成する成膜工程と、
    前記チャンバ内で前記凹部をさらにプラズマエッチングする第2のエッチング工程と、
    を含む処理方法。
  2. チャンバ内でシリコン含有膜をプラズマエッチングして凹部を形成する第1のエッチング工程と、
    前記チャンバ内で前記凹部にin−situで前記凹部の側壁を保護する保護膜を、プラズマを用いずに形成する成膜工程と、
    前記チャンバ内で前記凹部をさらにプラズマエッチングする第2のエッチング工程と、
    を含む処理方法。
  3. 前記保護膜は、カーボン含有膜又はシリコン含有膜である、
    請求項1又は2に記載の処理方法。
  4. 前記保護膜は、1nm〜2nmである、
    請求項1〜3のいずれか一項に記載の処理方法。
  5. 前記保護膜は均一な厚さを有する、
    請求項2に記載の処理方法。
  6. 前記保護膜としてのカーボン含有膜をアッシングする、
    請求項3〜5のいずれか一項に記載の処理方法。
  7. 前記成膜工程は、前記凹部にカーボン含有膜を形成し、その後前記凹部にシリコン含有膜を形成する、
    請求項1〜のいずれか一項に記載の処理方法。
  8. 第1のチャンバ内でシリコン含有膜をプラズマエッチングして凹部を形成する第1のエッチング工程と、
    前記第1のチャンバとは別の第2のチャンバ内で前記凹部に前記凹部の側壁を保護する保護膜を、プラズマを用いずに形成する成膜工程と、
    前記第1のチャンバ内で前記凹部をさらにプラズマエッチングする第2のエッチング工程と、
    を含む処理方法。
  9. 前記成膜工程は、前記第2のチャンバ内で前記凹部にカーボン含有膜を形成し、その後前記凹部にシリコン含有膜を形成することを含み、ガス種を変更して連続して行われる、
    請求項に記載の処理方法。
  10. 前記第2のエッチング工程と前記成膜工程とを一組として複数回繰り返す、
    請求項8又は9に記載の処理方法。
JP2018134178A 2014-06-16 2018-07-17 処理方法 Active JP6549765B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014123164 2014-06-16
JP2014123164 2014-06-16

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014203619A Division JP6373150B2 (ja) 2014-06-16 2014-10-02 基板処理システム及び基板処理方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019120256A Division JP7142611B2 (ja) 2014-06-16 2019-06-27 処理装置

Publications (2)

Publication Number Publication Date
JP2018166223A JP2018166223A (ja) 2018-10-25
JP6549765B2 true JP6549765B2 (ja) 2019-07-24

Family

ID=63923004

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2018134178A Active JP6549765B2 (ja) 2014-06-16 2018-07-17 処理方法
JP2019120256A Active JP7142611B2 (ja) 2014-06-16 2019-06-27 処理装置
JP2021143535A Active JP7208318B2 (ja) 2014-06-16 2021-09-02 処理装置
JP2023000555A Pending JP2023026624A (ja) 2014-06-16 2023-01-05 基板処理システム

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2019120256A Active JP7142611B2 (ja) 2014-06-16 2019-06-27 処理装置
JP2021143535A Active JP7208318B2 (ja) 2014-06-16 2021-09-02 処理装置
JP2023000555A Pending JP2023026624A (ja) 2014-06-16 2023-01-05 基板処理システム

Country Status (1)

Country Link
JP (4) JP6549765B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111293041A (zh) * 2018-12-06 2020-06-16 东京毅力科创株式会社 蚀刻处理方法和基板处理装置
FI129628B (en) * 2019-09-25 2022-05-31 Beneq Oy Method and apparatus for processing a substrate surface
JP7478059B2 (ja) 2020-08-05 2024-05-02 株式会社アルバック シリコンのドライエッチング方法
JP7375069B2 (ja) 2022-03-07 2023-11-07 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法及びプログラム

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6488778B1 (en) * 2000-03-16 2002-12-03 International Business Machines Corporation Apparatus and method for controlling wafer environment between thermal clean and thermal processing
JP2002313776A (ja) 2001-04-19 2002-10-25 Toshiba Corp ドライエッチング方法及びドライエッチング装置
JP2003133293A (ja) 2001-10-30 2003-05-09 Mitsubishi Electric Corp 半導体装置の製造方法
US6916746B1 (en) * 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
JP3976703B2 (ja) * 2003-04-30 2007-09-19 エルピーダメモリ株式会社 半導体装置の製造方法
WO2006055984A2 (en) * 2004-11-22 2006-05-26 Applied Materials, Inc. Substrate processing apparatus using a batch processing chamber
JP2007180493A (ja) * 2005-11-30 2007-07-12 Elpida Memory Inc 半導体装置の製造方法
SG140538A1 (en) * 2006-08-22 2008-03-28 Lam Res Corp Method for plasma etching performance enhancement
JP5074009B2 (ja) * 2006-11-22 2012-11-14 Sppテクノロジーズ株式会社 高アスペクト比の開口を有するシリコン構造体用エッチングマスクの製造方法及びその装置並びにその製造プログラム
JP5177997B2 (ja) * 2006-11-22 2013-04-10 Sppテクノロジーズ株式会社 高アスペクト比の開口を有するシリコン構造体、その製造方法、その製造装置、及びその製造プログラム
JP2009170751A (ja) 2008-01-18 2009-07-30 Fujitsu Ltd 半導体装置の製造方法
JP5604063B2 (ja) * 2008-12-26 2014-10-08 東京エレクトロン株式会社 基板処理方法及び記憶媒体
KR101330650B1 (ko) * 2009-08-14 2013-11-19 가부시키가이샤 알박 에칭 방법
JP5473962B2 (ja) * 2011-02-22 2014-04-16 東京エレクトロン株式会社 パターン形成方法及び半導体装置の製造方法
KR101867998B1 (ko) * 2011-06-14 2018-06-15 삼성전자주식회사 패턴 형성 방법
JP5981106B2 (ja) * 2011-07-12 2016-08-31 東京エレクトロン株式会社 プラズマエッチング方法
JP2014003085A (ja) * 2012-06-15 2014-01-09 Tokyo Electron Ltd プラズマエッチング方法及びプラズマ処理装置
JP2012233259A (ja) * 2012-06-25 2012-11-29 Tokyo Electron Ltd アモルファスカーボン膜の成膜方法、それを用いた半導体装置の製造方法、およびコンピュータ読取可能な記憶媒体
JP6045975B2 (ja) * 2012-07-09 2016-12-14 東京エレクトロン株式会社 カーボン膜の成膜方法および成膜装置
JP6141855B2 (ja) * 2012-09-18 2017-06-07 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置

Also Published As

Publication number Publication date
JP2018166223A (ja) 2018-10-25
JP2023026624A (ja) 2023-02-24
JP7142611B2 (ja) 2022-09-27
JP2019197903A (ja) 2019-11-14
JP7208318B2 (ja) 2023-01-18
JP2021184505A (ja) 2021-12-02

Similar Documents

Publication Publication Date Title
US20220415660A1 (en) Processing apparatus
JP6549765B2 (ja) 処理方法
US20170229314A1 (en) Atomic layer etching 3d structures: si and sige and ge smoothness on horizontal and vertical surfaces
JP6656082B2 (ja) 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
JP5823160B2 (ja) 堆積物除去方法
JP2018207088A (ja) エッチング方法
KR20230149711A (ko) 고 종횡비 플라즈마 에칭을 위한 금속 기반 라이너 보호
TWI756425B (zh) 蝕刻方法
JP6604738B2 (ja) プラズマエッチング方法、パターン形成方法及びクリーニング方法
TWI750364B (zh) 形成鈦矽化物區域之方法
US20210233778A1 (en) Etching method, substrate processing apparatus, and substrate processing system
JP7414593B2 (ja) 基板処理方法及び基板処理装置
US20240096639A1 (en) Surface modification to achieve selective isotropic etch
WO2021049306A1 (ja) 成膜方法、成膜装置および成膜システム
US9653282B2 (en) Silicon-containing substrate cleaning procedure
JP5179896B2 (ja) 基板処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190627

R150 Certificate of patent or registration of utility model

Ref document number: 6549765

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250