KR101330650B1 - 에칭 방법 - Google Patents

에칭 방법 Download PDF

Info

Publication number
KR101330650B1
KR101330650B1 KR1020127004484A KR20127004484A KR101330650B1 KR 101330650 B1 KR101330650 B1 KR 101330650B1 KR 1020127004484 A KR1020127004484 A KR 1020127004484A KR 20127004484 A KR20127004484 A KR 20127004484A KR 101330650 B1 KR101330650 B1 KR 101330650B1
Authority
KR
South Korea
Prior art keywords
containing gas
etching
protective film
fluorine
hydrogen halide
Prior art date
Application number
KR1020127004484A
Other languages
English (en)
Other versions
KR20120037497A (ko
Inventor
야스히로 모리가와
코우코우 수우
Original Assignee
가부시키가이샤 알박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 알박 filed Critical 가부시키가이샤 알박
Publication of KR20120037497A publication Critical patent/KR20120037497A/ko
Application granted granted Critical
Publication of KR101330650B1 publication Critical patent/KR101330650B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

실리콘으로 이루어진 피처리체에 대하여, 희망하는 어스펙트 비 및 형상의 트렌치나 비어홀을 형성할 수 있는 에칭 방법을 제공한다. 진공 챔버(1) 내에 할로겐화 수소 함유 가스를 도입하여 실리콘 기판(9)을 에칭하는 할로겐화 수소 함유 가스 사용 에칭 공정과, 진공 챔버(1) 내에 불소 함유 가스를 도입하여 실리콘 기판(9)을 에칭하는 불소 함유 가스 사용 에칭 공정과, 고체 재료(15)를 스퍼터링하여, 실리콘 기판(9) 위에 보호막을 형성하는 보호막 형성 공정과, 기판 전극(8)에 고주파 바이어스 전력을 인가하여, 보호막의 일부를 제거하는 보호막 제거 공정을 가지고, 불소 함유 가스 사용 에칭 공정, 보호막 형성 공정 및 보호막 제거 공정을 이 순서로 반복하여 행한다.

Description

에칭 방법{ETCHING METHOD}
본 발명은 에칭 방법에 관한 것으로, 더욱 구체적으로, 실리콘으로 이루어진 피처리체의 에칭 방법에 관한 것이다.
최근, 반도체 장치의 집적도의 증가에 수반하여, 개개의 소자의 치수는 미소화가 진행되고 있다. 이 때문에, 소자 분리나 메모리 셀 용량 면적의 확보를 목적으로 하여 실리콘 기판에 형성되는 트렌치(홈)나 비어홀(구멍)에는, 높은 어스펙트 비(aspect ratio)(트렌치(또는 비어홀)의 깊이/트렌치(또는 비어홀)의 직경)가 요구된다.
트렌치나 비어홀을 실리콘 기판에 형성하는 방법으로서는, 종래부터, 불소 함유 가스를 플라즈마화 하여 생긴 불소 라디칼에 의해, 실리콘 기판을 에칭하는 방법이 있다. 이 경우, 불소 라디칼과 실리콘의 반응은 자발적으로 진행되므로, 실온에서의 에칭은 등방성으로 된다. 따라서, 실리콘 기판을 에칭하여 트렌치나 비어홀의 일부를 형성한 후에, 이들의 측벽에 보호막을 형성하고, 더욱 에칭을 행하는 방법이 채택되고 있다(예를 들어, 특허 문헌 1 참조).
[특허 문헌]
특허 문헌 1 : 국제공개 제2006/003962호 공보
상기 종래의 방법에서는, 보호막을 형성함으로써, 측벽이 에칭되는 것을 억제하고 있다. 그러나, 에칭 공정과 보호막 형성 공정을 반복하면서 트렌치나 비어홀을 형성하여 가기 때문에, 이들의 측벽에 요철이 생긴다고 하는 문제가 있었다. 또한, 실리콘 기판의 에칭은, 소정 형상의 마스크를 실리콘 기판의 위에 형성한 후, 마스크로부터 노출하고 있는 부분에 대하여 행해진다. 여기서, 마스크 바로 아래의 부분은, 불소 라디칼이 주위를 이동하기 쉽고, 보호막이 손상을 받기 쉽다. 이 때문에, 깊이 방향으로의 에칭이 진행함에 따라 측벽도 에칭되어 버리고, 희망하는 형상의 트렌치나 비어홀을 얻을 수 없게 된다고 하는 문제도 있었다.
상기와 같은 문제는, 어스펙트 비가 높은 트렌치나 비어홀을 형성하려고 하는 경우에 현저하게 된다. 따라서, 본 발명은 실리콘으로 이루어진 피처리체에 대하여, 희망하는 어스펙트 비 및 형상의 트렌치나 비어홀을 형성할 수 있는 에칭 방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적 및 이점은 이하의 기재로부터 분명해질 것이다.
본 발명의 제 1 측면은, 처리실 내에서 플라즈마를 발생시켜서, 이 처리실 내에 설치된 기판 전극 위의 실리콘으로 이루어진 피처리체를 에칭하는 방법으로서, 상기 처리실 내에 할로겐화 수소 함유 가스를 도입하여 상기 피처리체를 에칭하는 할로겐화 수소 함유 가스 사용 에칭 공정과, 상기 처리실 내에 불소 함유 가스를 도입하여 상기 피처리체를 에칭하는 불소 함유 가스 사용 에칭 공정과, 상기 피처리체에 대향하여 설치된 고체 재료를 스퍼터링하여, 상기 피처리체 위에 보호막을 형성하는 보호막 형성 공정과, 상기 기판 전극에 고주파 바이어스 전력을 인가하여, 상기 보호막의 일부를 제거하는 보호막 제거 공정을 가지고, 불소 함유 가스 사용 에칭 공정, 보호막 형성 공정 및 보호막 제거 공정을 이 순서로 반복하여 행하는 것을 특징으로 한다.
상기 반복 공정에서는, 불소 함유 가스 사용 에칭 공정, 보호막 형성 공정 및 보호막 제거 공정이 이 순서로 반복되고 있으면 좋고, 불소 함유 가스 사용 에칭 공정과 보호막 형성 공정의 어느 것이 최초이어도 좋다.
본 발명의 제 1 측면은, 상기 할로겐화 수소 함유 가스 사용 에칭 공정을 최초로 행하는 것이 바람직하다. 즉, 피처리체의 표면에는 소정 형상의 마스크가 형성되어 있고, 이 마스크 바로 아래의 실리콘을 할로겐화 수소 함유 가스를 이용하여 에칭하는 것이 바람직하다.
본 발명의 제 1 측면은, 상기 할로겐화 수소 함유 가스 사용 에칭 공정의 후에, 상기 불소 함유 가스 사용 에칭 공정, 상기 보호막 형성 공정 및 상기 보호막 제거 공정을 이 순서로 반복하여 행할 수 있다.
또한, 본 발명의 제 1 측면은, 상기 불소 함유 가스 사용 에칭 공정, 상기 보호막 형성 공정 및 상기 보호막 제거 공정을 이 순서로 반복하여 행하고 나서, 상기 할로겐화 수소 함유 가스 사용 에칭 공정을 행할 수도 있다.
또한, 본 발명의 제 1 측면은, 상기 할로겐화 수소 함유 가스 사용 에칭 공정과, 상기 불소 함유 가스 사용 에칭 공정, 상기 보호막 형성 공정 및 상기 보호막 제거 공정을 이 순서로 반복하여 행하는 공정을 교대로 행할 수도 있다.
본 발명의 제 2 측면은, 처리실 내에서 플라즈마를 발생시켜서, 이 처리실 내에 설치된 기판 전극 위의 실리콘으로 이루어진 피처리체를 에칭하는 방법으로서, 상기 처리실 내에 할로겐화 수소 함유 가스를 도입하여 상기 피처리체를 에칭하는 할로겐화 수소 함유 가스 사용 에칭 공정과, 상기 피처리체에 대향하여 설치된 고체 재료를 스퍼터링하여, 상기 피처리체 위에 보호막을 형성하는 보호막 형성 공정과, 상기 처리실 내에 불소 함유 가스를 도입함과 동시에 상기 기판 전극에 고주파 바이어스 전력을 인가하여, 상기 보호막의 일부를 제거하면서 상기 피처리체를 에칭하는 불소 함유 가스 사용 에칭 공정을 가지고, 상기 보호막 형성 공정과 상기 불소 함유 가스 사용 에칭 공정을 이 순서로 반복하여 행하는 것을 특징으로 한다.
본 발명의 제 2 측면은, 상기 할로겐화 수소 함유 가스 사용 에칭 공정을 최초로 행하는 것이 바람직하다. 즉, 피처리체의 표면에는 소정 형상의 마스크가 형성되어 있고, 이 마스크 바로 아래의 실리콘을 할로겐화 수소 함유 가스를 이용하여 에칭하는 것이 바람직하다.
본 발명의 제 2 측면은, 상기 할로겐화 수소 함유 가스 사용 에칭 공정의 후에, 상기 보호막 형성 공정과 상기 불소 함유 가스 사용 에칭 공정을 이 순서로 반복하여 행할 수 있다.
또한, 본 발명의 제 2 측면은, 상기 보호막 형성 공정과 상기 불소 함유 가스 사용 에칭 공정을 이 순서로 반복하여 행하고 나서, 상기 할로겐화 수소 함유 가스 사용 에칭 공정을 행할 수도 있다.
또한, 본 발명의 제 2 측면은, 상기 할로겐화 수소 함유 가스 사용 에칭 공정과, 상기 보호막 형성 공정과 상기 불소 함유 가스 사용 에칭 공정을 이 순서로 반복하여 행하는 공정을 교대로 행할 수도 있다.
본 발명의 제 1 측면 및 제 2 측면에 있어서, 상기 할로겐화 수소 함유 가스는 불소를 포함하고 있는 것이 바람직하다.
본 발명의 제 1 측면 및 제 2 측면에 있어서, 상기 할로겐화 수소는, 요오드화 수소, 염화 수소 및 브롬화 수소로 이루어진 군으로부터 선택되는 적어도 1 종으로 할 수 있다.
본 발명의 제 1 측면 및 제 2 측면에 있어서, 상기 불소 함유 가스는, 6 불화 유황 가스, 3 불화 질소 가스, 불소 가스, 4 불화 규소 가스, 2 불화 크세논 가스, 불화 요오드 가스 및 요오드화 플루오르카본 가스로 이루어진 군으로부터 선택되는 적어도 1 종을 포함하고 있는 것으로 할 수 있다.
본 발명의 제 1 측면 및 제 2 측면에 있어서, 상기 고체 재료는, 불소 수지, 규소, 탄소, 탄화 규소, 산화 규소 및 질화 규소로 이루어진 군으로부터 선택되는 재료를 이용하여 구성될 수 있다.
본 발명의 제 1 측면에 의하면, 할로겐화 수소 함유 가스 사용 에칭 공정과, 불소 함유 가스 사용 에칭 공정과, 보호막 형성 공정과, 보호막 제거 공정을 가지고, 불소 함유 가스 사용 에칭 공정, 보호막 형성 공정 및 보호막 제거 공정을 이 순서로 반복하여 행하므로, 실리콘으로 이루어진 피처리체에 대하여, 희망하는 어스펙트 비 및 형상의 트렌치나 비어홀을 형성하는 것이 가능해진다.
본 발명의 제 2 측면에 의하면, 할로겐화 수소 함유 가스 사용 에칭 공정과, 보호막 형성 공정과, 불소 함유 가스 사용 에칭 공정을 가지고, 보호막 형성 공정과 불소 함유 가스 사용 에칭 공정을 이 순서로 반복하여 행하므로, 실리콘으로 이루어진 피처리체에 대하여, 희망하는 어스펙트 비 및 형상의 트렌치나 비어홀을 형성하는 것이 가능해진다. 또한, 불소 함유 가스 사용 에칭 공정에서는, 보호막의 일부를 제거하면서 피처리체를 에칭하므로, 전체의 공정 수를 줄일 수 있다.
도 1은 본 실시 형태에서 이용되는 NLD 방식의 에칭 장치를 도시하는 도면이다.
도 2는 본 실시 형태에 있어서의 불소 함유 가스 사용 에칭 공정, 보호막 형성 공정 및 보호막 제거 공정의 순서이다.
도 3의 (a) 내지 (e)는 실리콘 기판의 개략적인 부분 단면도이다.
도 1은 본 실시 형태에서 이용되는 NLD(Magnetic Neutral Loop Discharge : 자기 중성선 방전) 방식의 에칭 장치를 도시한다. NLD 방식은, 플라즈마의 직경이나 크기를 제어할 수 있기 때문에, 통상의 방식에 비해 정밀도가 높은 에칭이나 스퍼터링을 할 수 있다는 이점이 있어서, 본 발명에서 바람직하게 이용된다. 다만, 본 발명은 NLD 방식으로 한정되는 것은 아니고, 플라즈마를 발생할 수 있는 것이면, 다른 방식의 에칭 장치이어도 좋다.
도 1에서, 처리실로서의 진공 챔버(1)는 상부의 플라즈마 발생부(2)와, 하부의 기판 처리부(3)를 구비하고 있다. 기판 처리부(3)에는, 배기구(4)가 설치되어 있고, 배기구(4)는 적당한 배기계(도시하지 않음)에 접속된다. 또한, 플라즈마 발생부(2)의 외측에는, 3개의 자기장 코일(5, 6, 7)이 설치되어 있다. 이들 자기장 코일에 의해, 진공 챔버(1)의 내부에 자기 중성선이 형성된다.
기판 처리부(3)에는, 기판 전극(8)이 설치되어 있고, 피처리체로서의 실리콘 기판(9)이 기판 전극(8) 위에 놓여진다. 또한, 기판 전극(8)은, 블로킹 콘덴서(10)를 통해 RF 바이어스를 인가하는 고주파 바이어스 전원(11)에 접속하고 있다.
플라즈마 발생부(2)와 3개의 자기장 코일(5, 6, 7)과의 사이에는, 플라즈마 발생용의 3개의 고주파 안테나 코일(12)이 배치되어 있다. 이들 고주파 안테나 코일(12)은 고주파 전원(13)에 접속되어 있고, 3개의 자기장 코일(5, 6, 7)에 의해 플라즈마 발생부(2)에 형성된 자기 중성선을 따라 교류 전기장을 인가할 수 있도록 되어 있다. 이것에 의해, 자기 중성선에 방전 플라즈마를 발생시킬 수 있다.
플라즈마 발생부(2)에 있는 상부 판은 전위적으로 부유 상태로 유지되어 있고, 부유 전극(14)으로서 작용한다. 부유 전극(14)에는, 고체 재료(15)가 설치되어 있다. 고체 재료(15)는 예를 들어, 불소 수지, 규소, 탄소, 탄화 규소, 산화 규소 또는 질화 규소 등을 이용하여 구성된다.
고주파 전원(13)으로부터 고주파 안테나 코일(12)에 도달하는 급전로는 도중에 분기하여, 가변 콘덴서(16)로부터 부유 전극(14)으로 향하고 있다. 이것에 의해, 고주파 전원(13)으로부터 부유 전극(14)으로 고주파 전력이 간헐적으로 인가되고, 부유 전극(14)에 자기 바이어스가 발생한다. 또한, 가변 콘덴서(16)를 대신하여 스위치를 이용할 수도 있다. 또한, 부유 전극(14)용의 고주파 전원과, 고주파 안테나 코일(12)용의 고주파 전원을 개별적으로 설치하여도 좋다.
진공 챔버(1)에는, 할로겐화 수소 함유 가스를 공급하는 공급로(17)와, 불소 함유 가스를 공급하는 공급로(18)가 접속하고 있다. 공급로(17)의 도중에는, 제어 장치(19)가 설치되어 있고, 할로겐화 수소 함유 가스의 공급 및 그 정지와 공급 중인 유량이 제어된다. 또한, 공급로(18)의 도중에도 제어 장치(20)가 설치되어 있고, 불소 함유 가스의 공급 및 그 정지와 공급 중인 유량이 제어된다.
공급로(18)에는, 희가스를 공급하는 공급로(21)가 제어 장치(20)의 하류에 접속하고 있어서, 가스 혼합부(22)에서, 불소 함유 가스와 희가스가 서로 섞이도록 되어 있다. 이것에 의해, 진공 챔버(1)로는 이들의 혼합 가스를 공급할 수 있다. 또한, 제어 장치(20)에 의해 불소 함유 가스의 공급을 정지하면, 희가스만을 진공 챔버(1)로 공급할 수도 있다. 또한, 본 실시 형태에서는, 불소 함유 가스의 공급로와 희가스의 공급로를 개별적으로 설치하여도 좋다.
할로겐화 수소로서는, 예를 들어, 요오드화 수소, 염화 수소 또는 브롬화 수소를 이용할 수 있다. 할로겐화 수소 함유 가스는 할로겐화 수소 이외의 가스를 포함할 수가 있고, 특히 불소나 산소를 포함하고 있는 것이 바람직하다. 불소를 포함하는 것에 의해, 에칭 속도가 커져서 스루풋(throughput)이 향상된다. 또한, 산소를 포함하는 것에 의해, 할로겐화 수소와 실리콘의 반응에 의해 형성된 생성물이 분해하여, 에칭이 순조롭게 진행되도록 된다.
불소 함유 가스는, 6 불화 유황(SF6) 가스, 3 불화 질소(NF3) 가스, 불소(F2) 가스, 4 불화 규소(SiF4) 가스, 2 불화 크세논(XeF2) 가스, 불화 요오드(IF5 또는 IF7) 가스 또는 요오드화 플루오르카본 가스 등을 이용할 수가 있지만, 6 불화 유황이 바람직하게 이용된다. 또한, 희가스로서는, 아르곤(Ar), 크세논(Xe), 크립톤(Kr) 또는 질소(N2) 등을 이용할 수 있다.
다음으로, 도 1의 에칭 장치를 이용하여 실리콘 기판(9)을 에칭하는 방법에 대해 설명한다.
우선, 진공 챔버(1)의 내부에 할로겐화 수소 함유 가스를 도입하여, 실리콘 기판(9)을 에칭한다. 여기서, 실리콘 기판(9)의 표면에는, 소정의 패턴을 가지는 마스크(도시하지 않음)가 설치되어 있는 것으로 한다. 마스크로부터 노출하고 있는 실리콘 기판(9)을 에칭하는 것에 의해, 실리콘 기판(9)의 희망하는 개소에 희망하는 형상의 트렌치나 비어홀을 형성할 수 있다. 또한, 마스크는, SiO2 등의 무기물이어도 좋고, 아크릴계 수지 또는 실리콘계 수지 등으로 이루어진 감광성 레지스트나, 에폭시계 수지 등으로 이루어진 열경화성 레지스트이어도 좋다. 마스크는 트렌치나 비어홀의 형성을 끝낸 후에 애싱(ashing) 등에 의해 제거된다.
구체적으로는, 제어 장치(19)를 작동시켜서, 진공 챔버(1)의 내부에 할로겐화 수소 함유 가스를 도입한다. 이때, 부유 전극(14)에 고주파 전력이 공급되지 않도록 가변 콘덴서(16)는 OFF 상태로 한다. 한편, 기판 전극(8)으로는 고주파 전력이 공급되도록 고주파 바이어스 전원(11)을 ON 상태로 한다. 또한, 고주파 전원(13)으로부터 고주파 안테나 코일(12)에 플라즈마 발생용의 전력을 공급한다. 이것에 의해, 실리콘 기판(9)의 에칭이 행해진다.
일례로서, 할로겐화 수소 함유 가스로서 HBr와 SF6와 O2의 혼합 가스를 이용하고, 희가스로서 He가스를 이용하여, 진공 챔버 내의 압력을 2 Pa, 고주파 전원의 출력을 2000 W, 고주파 바이어스 전원의 출력을 100 W, 고주파 바이어스 전원의 주파수를 12.56 MHz로서 에칭을 실시하였는데, 에칭 속도는 5.75 ㎛/분이었다. 또한, 에칭 가스의 각 유량은, HBr 가스로 75 sccm, SF6 가스로 50 sccm, O2 가스로 100 sccm로 하였다. 또한, He 가스의 압력을 1330 Pa, 온도를 -20℃로 하고, 에칭 시간을 120 초 사이로 하였다. 그 결과, 매끄러운 측벽을 가지는 개공부가 형성되었다.
할로겐화 수소를 이용한 에칭에 의하면, 이방성 형상을 얻을 수 있다. 즉, 트렌치나 비어홀의 내벽이 보잉(bowing) 형상이 되는 것을 억제하면서, 에칭을 진행시킬 수 있다. 그러나, 이 에칭에서는 마스크와의 선택비가 커지지 않기 때문에, 에칭의 진행과 함께 마스크가 소실해 버릴 우려가 있다. 따라서, 소정의 깊이까지 에칭을 하였을 때, 에칭 가스를 불소 함유 가스로 전환한다.
구체적으로는, 제어 장치(19)에 의해 할로겐화 수소 함유 가스의 공급을 정지하고, 제어 장치(20)를 작동시킨다. 이것에 의해, 가스 혼합부(22)에서, 희가스에 할로겐화 수소 함유 가스가 혼합되고, 진공 챔버(1)의 내부에 이들의 혼합 가스가 도입된다. 이때, 부유 전극(14)과 기판 전극(8)에 고주파 전력이 공급되지 않도록, 가변 콘덴서(16)와 고주파 바이어스 전원(11)을 OFF 상태로 한다. 그리고, 고주파 전원(13)으로부터 고주파 안테나 코일(12)에 플라즈마 발생용의 전력을 공급하여, 실리콘 기판(9)의 에칭을 행한다.
불소 함유 가스를 이용한 상기 에칭에 의하면, 불소 라디칼과 실리콘과의 반응에 의해 에칭이 진행된다. 이 에칭은 마스크와의 선택비를 크게 취할 수 있지만, 등방성이 되기 때문에, 이방성 형상을 얻을 수 없다. 그 때문에, 트렌치나 비어홀의 내벽이 활 형상으로 펴진 보잉 형상을 생기게 한다. 이것을 막기 위하여, 측벽에 보호막을 형성하여, 에칭으로부터 측벽을 보호하도록 한다.
구체적으로는, 불소 함유 가스를 이용한 에칭을 소정 시간 행하였을 때, 제어 장치(20)에 의해 불소 함유 가스의 공급을 정지하고, 희가스만이 진공 챔버(1)의 내부에 공급되도록 한다. 또한, 고주파 바이어스 전원(11)을 OFF로 한 상태에서, 가변 콘덴서(16)를 ON으로 함과 동시에, 고주파 전원(13)의 출력을 올린다. 이것에 의해, 기판 전극(8)으로는 고주파 전력이 공급되지 않고, 부유 전극(14)에 고주파 전력이 인가된다. 그리고, 부유 전극(14)에 설치된 고체 재료(15)가 스퍼터링되어, 실리콘 기판(9) 위에 보호막(도시하지 않음)이 형성된다. 예를 들어, 고체 재료(15)로서 불소 수지를 이용하였을 경우에는, 실리콘 기판(9) 위에 불소 수지 막이 형성된다.
다음으로, 가변 콘덴서(16)를 OFF로 하여, 부유 전극(14)으로의 고주파 전력의 인가를 정지한다. 그리고, 고주파 바이어스 전원(11)을 ON으로 하여, 기판 전극(8)에 고주파 전력을 인가한다. 이것에 의해, 트렌치 또는 비어홀의 측벽을 남겨서, 실리콘 기판(9)의 표면과 이것에 대략 평행한 면에 형성된 보호막이 제거된다. 또한, 이 경우, 제어 장치(20)를 작동시켜서, 불소 함유 가스를 도입하여도 좋지만, 불소 함유 가스를 도입하지 않고 희가스만을 도입하는 것도 좋다.
도 2는 불소 함유 가스 사용 에칭 공정, 보호막 형성 공정 및 보호막 제거 공정의 순서이다. 이 예에서는, 상술한 각 공정을 1 사이클로서 3 사이클의 타이밍을 도시하고 있다. 또한, 도 2에서, 신호 A는 트리거 신호를, 신호 B는 불소 함유 가스의 제어 장치(20)의 제어 타이밍을 나타내는 신호를, 신호 C는 가변 콘덴서(16)의 제어 타이밍을 나타내는 신호를, 신호 D는 고주파 전원(13)의 제어 타이밍을 나타내는 신호를, 신호 E는 고주파 바이어스 전원(11)의 제어 타이밍을 나타내는 신호를 각각 도시하고 있다.
도 2에서는, 1번째 사이클을 끝낸 후에, 2번째 사이클을 행하고, 또한, 3번째 사이클을 행한다. 즉, 1번째 사이클의 에칭 → 보호막 형성 → 보호막 제거를 행한 후, 2번째 사이클에 들어와서, 불소 함유 가스를 이용한 에칭을 행한다. 이것에 의해, 측벽으로의 에칭을 보호막에 의해 막으면서, 실리콘 기판을 그 깊이 방향으로 한층 더 에칭할 수 있다. 소정의 깊이까지 에칭하였을 때, 다시 측벽에 보호막을 형성한다. 그 후, 3번째 사이클에 들어가서, 에칭 → 보호막 형성 → 보호막 제거를 마찬가지로 행한다. 3번째 사이클을 끝낸 후에도 상기 공정을 반복하는 것에 의해, 측벽을 보호하면서, 실리콘 기판의 깊이 방향으로의 에칭을 진행시켜 갈 수 있다. 또한, 상기 사이클의 반복의 횟수는 희망하는 트렌치나 비어홀의 형상에 의해 적당하게 설정된다.
도 3의 (a) 내지 (e)는 실리콘 기판의 개략적인 부분 단면도이고, 본 발명에 의한 에칭 방법의 각 공정을 도시하고 있다.
우선, 도 3의 (a)에 도시한 바와 같이, 할로겐화 수소를 이용한 에칭에 의해, 마스크(101)로부터 노출하고 있는 실리콘 기판(102)을 소정의 깊이까지 에칭한다.
다음으로, 에칭 가스를 불소 함유 가스로 대신하여, 한층 더 실리콘 기판(102)을 에칭한다. 이것에 의해, 도 3의 (b)에 도시하는 형상이 얻어진다.
이어서, 불소 함유 가스의 공급을 정지하여, 도 3의 (c)에 도시한 바와 같이, 실리콘 기판(102) 위에 보호막(103)을 형성한다. 보호막(103)은 마스크(101) 위나 개공부(104)의 내부를 피복하도록 하여 형성된다.
다음으로, 개공부(104)의 측벽(104a)을 남겨서, 실리콘 기판(102)의 표면과 이것에 대략 평행한 면에 형성된 보호막(103)을 제거한다. 이것에 의해, 도 3의 (d)에 도시하는 구조가 얻어진다. 이후에는, 다시 불소 함유 가스를 이용한 에칭을 행하고, 한층 더 깊이까지 실리콘 기판(102)을 에칭한다(도 3의 (e)).
이와 같이, 본 실시 형태에 의하면, 할로겐화 수소 함유 가스를 이용한 에칭 공정을 행한 후에, 불소 함유 가스를 이용한 에칭 공정, 보호막 형성 공정 및 보호막 제거 공정을 반복하여 행한다. 이것에 의해, 트렌치나 비어홀의 측벽을 매끄럽게 할 수 있음과 동시에, 실리콘 기판을 그 깊이 방향으로 에칭하여 갈 수 있다. 이것은 다음의 이유로 인한 것이라고 생각된다.
불소 라디칼에 의한 등방성의 에칭 공정과 측벽으로의 보호막 형성 공정만을 반복하여 실시하면서, 트렌치나 비어홀을 형성하여 가는 종래의 방법에서는, 요철이 없는 매끄러운 측벽을 형성하는 것은 곤란하다. 그러나, 본 발명과 같이, 할로겐화 수소를 이용한 이방성의 에칭에 의하면, 매끄러운 측벽을 형성할 수 있다. 또한, 마스크 바로 아래의 부분은, 불소 라디칼이 주위를 이동하기 쉽고, 보호막이 손상을 받기 쉽지만, 할로겐화 수소를 이용한 에칭으로 함으로써, 상기 부분의 불소 라디칼에 의한 손상을 작게 할 수도 있다. 그리고, 이 에칭 후에, 불소 함유 가스를 이용한 에칭과 측벽으로의 보호막 형성을 반복하여, 깊이 방향으로의 에칭을 진행하면, 양호한 형상을 유지하면서 높은 어스펙트 비의 트렌치나 비어홀을 형성할 수 있다. 또한, 깊이 방향으로의 에칭이 진행됨에 따라, 마스크 바로 아래의 부분으로의 불소 라디칼에 의한 어택(attack)은 감소하므로, 매끄러운 형상으로 형성된 측벽이 불소 함유 가스를 이용한 에칭 공정으로 요철이 생긴 상태가 될 우려는 거의 없다.
또한, 본 발명은 상기 실시 형태로 한정되는 것이 아니라, 본 발명의 취지를 일탈하지 않는 범위 내에서 여러 가지로 변형하여 실시할 수 있다.
예를 들어, 상기 실시 형태에서는, 할로겐화 수소 함유 가스를 이용한 에칭을 행하고 나서, 불소 함유 가스를 이용한 에칭과, 보호막의 형성과, 보호막의 제거를 반복하여 행하였다. 그러나, 본 발명은 이것으로 한정되는 것은 아니다.
본 발명에서는, 불소 함유 가스를 이용한 에칭과, 보호막의 형성과, 보호막의 제거를 반복하여 행하고 나서, 할로겐화 수소 함유 가스를 이용한 에칭을 행하여도 좋다. 또한, 할로겐화 수소 함유 가스를 이용한 에칭을 행하고 나서, 불소 함유 가스를 이용한 에칭과, 보호막의 형성과, 보호막의 제거를 반복하여 행하고, 다시, 할로겐화 수소 함유 가스를 이용한 에칭을 행하고 나서, 불소 함유 가스를 이용한 에칭과, 보호막의 형성과, 보호막의 제거를 반복하여 행한다는 공정을 반복하여도 좋다. 또한, 불소 함유 가스를 이용한 에칭과, 보호막의 형성과, 보호막의 제거를 반복하여 행하고 나서, 할로겐화 수소 함유 가스를 이용한 에칭을 행하고, 다시, 불소 함유 가스를 이용한 에칭과, 보호막의 형성과, 보호막의 제거를 반복하여 행하고 나서, 할로겐화 수소 함유 가스를 이용한 에칭을 행한다는 공정을 반복하여도 좋다. 상기의 어느 경우에 의해서도, 본 발명의 효과가 얻어진다.
또한, 상기 실시 형태에서는, 불소 함유 가스를 이용한 에칭 시에, 도 1의 기판 전극(8)에 고주파 전력이 공급되지 않도록, 고주파 바이어스 전원(11)을 OFF 상태로 하고 있었다. 그러나, 본 발명에서는, 고주파 바이어스 전력을 인가하면서 불소 함유 가스를 이용한 에칭을 행하여도 좋다. 이 방법에 의하면, 실리콘 기판의 에칭과 보호막의 제거를 동시에 행할 수 있다. 따라서, 트렌치나 비어홀의 측벽을 매끄럽게 하면서, 실리콘 기판을 그 깊이 방향으로 에칭할 수 있다고 하는 효과에 더하여, 전체의 공정 수를 줄일 수 있다고 하는 효과도 얻어진다.
상기 방법에서는, 진공 챔버 내에 할로겐화 수소 함유 가스를 도입하여 실리콘 기판을 에칭하는 공정과, 실리콘 기판에 대향하여 설치된 고체 재료를 스퍼터링하여, 실리콘 기판 위에 보호막을 형성한 후, 진공 챔버 내에 불소 함유 가스를 도입함과 동시에 기판 전극에 고주파 바이어스 전력을 인가하여, 보호막의 일부를 제거하면서 실리콘 기판을 에칭하는 것을 반복하는 공정이 있다. 이 경우, 할로겐화 수소 함유 가스 사용 에칭 공정 후에, 보호막 형성 공정과 불소 함유 가스 사용 에칭 공정을 이 순서로 반복하여 행할 수 있다. 또한, 보호막 형성 공정과 불소 함유 가스 사용 에칭 공정을 이 순서로 반복하여 행하고 나서, 할로겐화 수소 함유 가스 사용 에칭 공정을 행할 수도 있다. 또한, 할로겐화 수소 함유 가스 사용 에칭 공정과, 보호막 형성 공정과 불소 함유 가스 사용 에칭 공정을 이 순서로 반복하여 행하는 공정을 교대로 행할 수도 있다.
1 : 진공 챔버 2 : 플라즈마 발생부
3 : 기판 처리부 4 : 배기구
5, 6, 7 : 자기장 코일 8 : 기판 전극
9 : 실리콘 기판 10 : 블로킹 콘덴서
11 : 고주파 바이어스 전원 12 : 고주파 안테나 코일
13 : 고주파 전원 14 : 부유 전극
15 : 고체 재료 16 : 가변 콘덴서
17, 18, 21 : 공급로 19, 20 : 제어 장치
22 : 가스 혼합부 101 : 마스크
102 : 실리콘 기판 103 : 보호막
104 : 개공부

Claims (14)

  1. 처리실 내에서 플라즈마를 발생시켜서, 이 처리실 내에 설치된 기판 전극 위의 실리콘으로 이루어진 피처리체를 에칭하는 방법으로서,
    상기 처리실 내에 할로겐화 수소 함유 가스 및 산소 가스를 도입하여 상기 피처리체를 에칭하는 할로겐화 수소 함유 가스 사용 에칭 공정과,
    상기 처리실 내에 불소 함유 가스를 도입하여 상기 피처리체를 에칭하는 불소 함유 가스 사용 에칭 공정과,
    상기 피처리체에 대향하여 설치된 고체 재료를 스퍼터링하여, 상기 피처리체 위에 보호막을 형성하는 보호막 형성 공정과,
    상기 기판 전극에 고주파 바이어스 전력을 인가하여, 상기 보호막의 일부를 제거하는 보호막 제거 공정을 가지고,
    상기 불소 함유 가스 사용 에칭 공정, 상기 보호막 형성 공정 및 상기 보호막 제거 공정을 이 순서로 반복하여 행하는 것을 특징으로 하는 에칭 방법.
  2. 청구항 1에 있어서,
    상기 할로겐화 수소 함유 가스 사용 에칭 공정을 최초로 행하는 것을 특징으로 하는 에칭 방법.
  3. 청구항 1에 있어서,
    상기 할로겐화 수소 함유 가스 사용 에칭 공정의 후에, 상기 불소 함유 가스 사용 에칭 공정, 상기 보호막 형성 공정 및 상기 보호막 제거 공정을 이 순서로 반복하여 행하는 것을 특징으로 하는 에칭 방법.
  4. 청구항 1에 있어서,
    상기 불소 함유 가스 사용 에칭 공정, 상기 보호막 형성 공정 및 상기 보호막 제거 공정을 이 순서로 반복하여 행하고 나서, 상기 할로겐화 수소 함유 가스 사용 에칭 공정을 행하는 것을 특징으로 하는 에칭 방법.
  5. 청구항 1에 있어서,
    상기 할로겐화 수소 함유 가스 사용 에칭 공정과, 상기 불소 함유 가스 사용 에칭 공정, 상기 보호막 형성 공정 및 상기 보호막 제거 공정을 이 순서로 반복하여 행하는 공정을 교대로 행하는 것을 특징으로 하는 에칭 방법.
  6. 처리실 내에서 플라즈마를 발생시켜서, 이 처리실 내에 설치된 기판 전극 위의 실리콘으로 이루어진 피처리체를 에칭하는 방법으로서,
    상기 처리실 내에 할로겐화 수소 함유 가스 및 산소 가스를 도입하여 상기 피처리체를 에칭하는 할로겐화 수소 함유 가스 사용 에칭 공정과,
    상기 피처리체에 대향하여 설치된 고체 재료를 스퍼터링하여, 상기 피처리체 위에 보호막을 형성하는 보호막 형성 공정과,
    상기 처리실 내에 불소 함유 가스를 도입함과 동시에 상기 기판 전극에 고주파 바이어스 전력을 인가하여, 상기 보호막의 일부를 제거하면서 상기 피처리체를 에칭하는 불소 함유 가스 사용 에칭 공정을 가지고,
    상기 보호막 형성 공정과 상기 불소 함유 가스 사용 에칭 공정을 이 순서로 반복하여 행하는 것을 특징으로 하는 에칭 방법.
  7. 청구항 6에 있어서,
    상기 할로겐화 수소 함유 가스 사용 에칭 공정을 최초로 행하는 것을 특징으로 하는 에칭 방법.
  8. 청구항 6에 있어서,
    상기 할로겐화 수소 함유 가스 사용 에칭 공정 후에, 상기 보호막 형성 공정과 상기 불소 함유 가스 사용 에칭 공정을 이 순서로 반복하여 행하는 것을 특징으로 하는 에칭 방법.
  9. 청구항 6에 있어서,
    상기 보호막 형성 공정과 상기 불소 함유 가스 사용 에칭 공정을 이 순서로 반복하여 행하고 나서, 상기 할로겐화 수소 함유 가스 사용 에칭 공정을 행하는 것을 특징으로 하는 에칭 방법.
  10. 청구항 6에 있어서,
    상기 할로겐화 수소 함유 가스 사용 에칭 공정과, 상기 보호막 형성 공정과 상기 불소 함유 가스 사용 에칭 공정을 이 순서로 반복하여 행하는 공정을 교대로 행하는 것을 특징으로 하는 에칭 방법.
  11. 청구항 1 내지 청구항 10 중의 어느 한 항에 있어서,
    상기 할로겐화 수소 함유 가스는 불소를 포함하고 있는 것을 특징으로 하는 에칭 방법.
  12. 청구항 1 내지 청구항 10 중의 어느 한 항에 있어서,
    상기 할로겐화 수소는, 요오드화 수소, 염화 수소 및 브롬화 수소로 이루어진 군으로부터 선택되는 적어도 1 종인 것을 특징으로 하는 에칭 방법.
  13. 청구항 1 내지 청구항 10 중의 어느 한 항에 있어서,
    상기 불소 함유 가스는, 6 불화 유황 가스, 3 불화 질소 가스, 불소 가스, 4 불화 규소 가스, 2 불화 크세논 가스, 불화 요오드 가스 및 요오드화 플루오르카본 가스로 이루어진 군으로부터 선택되는 적어도 1 종을 포함하는 것을 특징으로 하는 에칭 방법.
  14. 청구항 1 내지 청구항 10 중의 어느 한 항에 있어서,
    상기 고체 재료는, 불소 수지, 규소, 탄소, 탄화 규소, 산화 규소 및 질화 규소로 이루어진 군으로부터 선택되는 재료를 이용하여 구성되는 것을 특징으로 하는 에칭 방법.
KR1020127004484A 2009-08-14 2010-08-12 에칭 방법 KR101330650B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-188148 2009-08-14
JP2009188148 2009-08-14
PCT/JP2010/005053 WO2011018900A1 (ja) 2009-08-14 2010-08-12 エッチング方法

Publications (2)

Publication Number Publication Date
KR20120037497A KR20120037497A (ko) 2012-04-19
KR101330650B1 true KR101330650B1 (ko) 2013-11-19

Family

ID=43586083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127004484A KR101330650B1 (ko) 2009-08-14 2010-08-12 에칭 방법

Country Status (7)

Country Link
US (1) US8993449B2 (ko)
EP (1) EP2466627A4 (ko)
JP (1) JPWO2011018900A1 (ko)
KR (1) KR101330650B1 (ko)
CN (1) CN102473633B (ko)
TW (1) TWI518771B (ko)
WO (1) WO2011018900A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220123473A (ko) * 2014-06-16 2022-09-06 도쿄엘렉트론가부시키가이샤 기판 처리 장치

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8802571B2 (en) * 2011-07-28 2014-08-12 Lam Research Corporation Method of hard mask CD control by Ar sputtering
JP5961794B2 (ja) * 2012-08-29 2016-08-02 サムコ株式会社 高アスペクト比の凹凸構造を有するシリコン基板の製造方法
CN103681301B (zh) * 2012-09-17 2016-08-17 上海华虹宏力半导体制造有限公司 改善沟槽侧壁扇贝形貌的干法刻蚀工艺方法
JP6107198B2 (ja) * 2013-02-14 2017-04-05 セントラル硝子株式会社 クリーニングガス及びクリーニング方法
US9126452B2 (en) * 2013-07-29 2015-09-08 Xerox Corporation Ultra-fine textured digital lithographic imaging plate and method of manufacture
JP6456049B2 (ja) * 2014-06-16 2019-01-23 キヤノン株式会社 貫通基板の形成方法
JP6549765B2 (ja) * 2014-06-16 2019-07-24 東京エレクトロン株式会社 処理方法
JP6410592B2 (ja) * 2014-12-18 2018-10-24 東京エレクトロン株式会社 プラズマエッチング方法
US9892969B2 (en) * 2016-05-11 2018-02-13 Semiconductor Components Industries, Llc Process of forming an electronic device
JP6796519B2 (ja) * 2017-03-10 2020-12-09 東京エレクトロン株式会社 エッチング方法
CN107634007B (zh) * 2017-09-13 2019-12-31 京东方科技集团股份有限公司 干刻蚀方法
US10529578B2 (en) 2017-11-12 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating semiconductor structure
JP6928548B2 (ja) * 2017-12-27 2021-09-01 東京エレクトロン株式会社 エッチング方法
US11002063B2 (en) * 2018-10-26 2021-05-11 Graffiti Shield, Inc. Anti-graffiti laminate with visual indicia
WO2021171458A1 (ja) * 2020-02-27 2021-09-02 株式会社日立ハイテク プラズマ処理方法
CN113948358B (zh) * 2020-07-17 2024-03-12 中微半导体设备(上海)股份有限公司 一种等离子体处理装置及半导体结构的形成方法
JP2022191787A (ja) * 2021-06-16 2022-12-28 キオクシア株式会社 半導体装置の製造方法
JP7231683B1 (ja) * 2021-08-30 2023-03-01 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123550A (ja) * 2003-10-14 2005-05-12 Nexso Inc 異方性エッチング方法
JP2009046735A (ja) * 2007-08-21 2009-03-05 Ulvac Japan Ltd スパッタ装置およびプラズマ処理装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19713090B4 (de) * 1996-03-28 2004-06-17 Kabushiki Kaisha Toshiba, Kawasaki Verfahren und Apparatur zum Ätzen von Silicium-Materialien
JPH11214356A (ja) * 1998-01-29 1999-08-06 Sony Corp シリコン基板のドライエッチング方法
US6743727B2 (en) 2001-06-05 2004-06-01 International Business Machines Corporation Method of etching high aspect ratio openings
WO2006003962A1 (ja) 2004-07-02 2006-01-12 Ulvac, Inc. エッチング方法及び装置
US20080146034A1 (en) * 2006-12-13 2008-06-19 Applied Materials, Inc. Method for recess etching
JP2008263093A (ja) 2007-04-13 2008-10-30 Tokyo Electron Ltd エッチング方法、エッチングシステムおよびエッチング装置
US8521689B2 (en) 2007-04-20 2013-08-27 International Business Machines Corporation Generation of a set of pre-filters from a set of event subscriptions to more efficiently select events of interest
KR101189847B1 (ko) * 2008-03-07 2012-10-10 가부시키가이샤 아루박 플라스마 처리 방법
JP5331443B2 (ja) * 2008-10-29 2013-10-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123550A (ja) * 2003-10-14 2005-05-12 Nexso Inc 異方性エッチング方法
JP2009046735A (ja) * 2007-08-21 2009-03-05 Ulvac Japan Ltd スパッタ装置およびプラズマ処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220123473A (ko) * 2014-06-16 2022-09-06 도쿄엘렉트론가부시키가이샤 기판 처리 장치
KR102629835B1 (ko) * 2014-06-16 2024-01-25 도쿄엘렉트론가부시키가이샤 기판 처리 장치

Also Published As

Publication number Publication date
US8993449B2 (en) 2015-03-31
EP2466627A4 (en) 2015-06-24
TW201120954A (en) 2011-06-16
CN102473633A (zh) 2012-05-23
JPWO2011018900A1 (ja) 2013-01-17
WO2011018900A1 (ja) 2011-02-17
US20120171869A1 (en) 2012-07-05
EP2466627A1 (en) 2012-06-20
TWI518771B (zh) 2016-01-21
KR20120037497A (ko) 2012-04-19
CN102473633B (zh) 2015-03-04

Similar Documents

Publication Publication Date Title
KR101330650B1 (ko) 에칭 방법
JP4796965B2 (ja) エッチング方法及び装置
KR101700320B1 (ko) 기판 에칭 방법들
KR102584336B1 (ko) 에칭 처리 방법
TWI490943B (zh) 乾式蝕刻方法
US11398386B2 (en) Plasma etch processes
EP1691402A1 (en) Plasma etching method
JP2008177209A (ja) プラズマエッチング方法
JP4629421B2 (ja) ドライエッチング方法及びドライエッチング装置
TW201711103A (zh) 無殘留物之氧化層蝕刻
TWI552221B (zh) 高蝕刻速率之提供方法
US6852636B1 (en) Insitu post etch process to remove remaining photoresist and residual sidewall passivation
JP5041696B2 (ja) ドライエッチング方法
KR102122203B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
JP4769737B2 (ja) エッチング方法及びエッチング装置
JP4098225B2 (ja) プラズマエッチング方法
JP2006156467A (ja) プラズマエッチング方法
TWI827618B (zh) 電漿蝕刻方法
JP4360065B2 (ja) プラズマ処理方法
JP2008010692A (ja) ドライエッチング方法
WO2024059467A1 (en) Method for etching features using hf gas
JP2005166827A (ja) プラズマエッチング方法
JP2022094141A (ja) エッチング処理方法及びプラズマ処理装置
WO2018075284A1 (en) Silicon oxide silicon nitride stack ion-assisted etch
KR20000012850A (ko) 반도체소자의 식각방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161104

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181023

Year of fee payment: 6