KR20000012850A - 반도체소자의 식각방법 - Google Patents

반도체소자의 식각방법 Download PDF

Info

Publication number
KR20000012850A
KR20000012850A KR1019980031391A KR19980031391A KR20000012850A KR 20000012850 A KR20000012850 A KR 20000012850A KR 1019980031391 A KR1019980031391 A KR 1019980031391A KR 19980031391 A KR19980031391 A KR 19980031391A KR 20000012850 A KR20000012850 A KR 20000012850A
Authority
KR
South Korea
Prior art keywords
etching
gas
semiconductor device
sccm
etching process
Prior art date
Application number
KR1019980031391A
Other languages
English (en)
Inventor
유명종
박숙영
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980031391A priority Critical patent/KR20000012850A/ko
Publication of KR20000012850A publication Critical patent/KR20000012850A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 전자 사이클로트론 공명(Electron Cyclotron Resonance)를 사용하여 플라즈마를 형성시켜 소정의 박막을 식각시키는 반도체소자의 식각방법에 관한 것으로서, 식각공정시 식각가스로 염소가스(Cl2Gas), 산소가스(O2Gas) 및 육불화황가스(SF6Gas)를 포함하는 혼합가스를 주식각가스로 이용하는 것을 특징으로 한다.
상기 박막은 폴리막일 수 있으며, 상기 식각가스에는 수소화브롬가스(HBr Gas)를 첨가할 수 있다.
따라서, 폴리막의 식각선택비와 식각프로파일을 향상시키고 공정시간을 단축할 수 있는 효과가 있다.

Description

반도체소자의 식각방법
본 발명은 반도체소자의 식각방법에 관한 것으로서, 보다 상세하게는 전자 사이클로트론 공명(Electron Cyclotron Resonance)를 사용하여 형성시킨 플라즈마를 이용하는 반도체소자의 식각방법에 관한 것이다.
일반적으로, 반도체소자 제조공정은, 반도체 웨이퍼 상에 이온주입공정, 사진공정, 식각공정, 확산공정 및 금속공정 등의 제조공정을 반복 진행하여 완성한다.
상기 공정중 식각공정은 사진공정의 포토레지스트 패턴을 식각 마스크로 하여 하부막질을 제거하는 공정이다.
식각방법은 습식식각과 건식식각으로 나눌 수 있다. 상기 습식식각은 소자의 최소선폭이 수백 내지 수십 ㎛ 대의 식각에 사용되었으나 등방성 식각이 보이는 집적도의 한계 때문에 거의 사용되지 않고 있다. 현재 일반적으로 사용되는 반도체 식각방법은 상기 건식식각이다. 상기 건식식각은 활성미립자와 대상물질과의 화학반응에 의하여 대상물질을 제거하는 방법과 대상물질을 물리적 이온충격으로 파괴하여 제거하는 방법 등 두 가지로 표현된다. 따라서, 상기 건식식각방법에 사용되는 식각장비들은 다양한 형태의 구성으로 이루어진다. 대표적인 식각장비로 알아이이(RIE : Reactive Ion Etcher), 알아이비이(RIBE : Reactive Ion Beam Etcher) 및 이시알피이(ECRPE : Electron Cyclotron Resonance Plasma Etcher) 등이 있다.
또한 반도체소자 제조에 사용되는 막질은 산화막, 질화막, 폴리막 및 금속막 등으로 상기 막질의 종류에 따라 사용되는 식각가스도 다르다.
현재 ECRPE장비를 이용한 여러 막질중 폴리막의 식각에 사용되는 주된가스는 보통 Cl기 또는 O기를 포함하고 있는 혼합가스를 사용한다. 상기 혼합가스는 Cl2혹은 O2이다. 그러나 상기 Cl2혹은 O2의 혼합가스를 사용하는 폴리막의 식각공정시 파티클 발생, 챔버내벽의 폴리머증착, 패턴의 프로파일불량 및 포토레지스트와의 식각선택비 저하 등의 문제점이 나타나 상기 고집적화되어가는 반도체소자에 따른 패턴을 형성시키기에는 한계가 있었다.
따라서, 종래의 폴리막 식각공정의 수행으로는 원하는 소자패턴을 얻기가 어려워 반도체소자의 신뢰도가 저하되는 문제점이 있었다.
본 발명의 목적은, 반도체소자의 폴리막을 전자 사이클로트론 공명에 의한플라즈마를 이용하여 효과적으로 식각할 수 있도록하는 반도체소자의 식각방법을 제공하는 데 있다.
도1 내지 도4는 본 발명에 의한 실시예로 폴리실리콘막의 건식식각방법을 나타내는 공정단면도이다.
※도면의 주요부분에 대한 부호의 설명
2 ; 반도체기판 4 ; 산화막
6 ; 폴리실리콘막 8 ; 포토레지스트패턴
10 ; 폴리실리콘패턴
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 폴리막 식각방법은 전자 사이클로트론 공명(Electron Cyclotron Resonance)를 사용하여 플라즈마를 형성시켜 소정의 박막을 식각시키는 반도체소자의 식각방법에 있어서, 식각공정은 염소가스(Cl2Gas), 산소가스(O2Gas) 및 육불화황가스(SF6Gas) 를 포함하는 혼합가스를 주식각가스로 이용함을 특징으로 한다.상기 박막은 폴리막일 수 있으며, 상기 식각가스에는 수소화브롬가스(HBr Gas)를 첨가할 수 있다.
상기 염소가스는 30 내지 150sccm, 산소가스는 1 내지 20sccm 및 육불화황가스는 2 내지 50 sccm으로 공급할 수 있다.
상기 브롬화수소가스는 20 내지 100sccm으로 공급할 수 있다.
상기 식각공정은 1mTorr 내지 7mTorr 정도의 압력에서 공정을 수행하는 것이 바람직하다.
상기 식각공정시 챔버의 상부전극에 인가되는 플라즈마 소스 파워(Plasma Source Power)는 1200W 내지 1600W이며, 하부전극에 인가하는 바텀 파워(Bottom Power)는 30 내지 120W일 수 있다.
상기 식각공정시 챔버의 마그네틱 코일에 흐르는 전류는 0 내지 30 A일 수 있으며, 상기 식각공정은 웨이퍼의 온도를 -10℃ 내지 20℃로 유지하며 공정을 수행하는 것이 바람직하다.
본 발명은 전자 사이클로트론 공명를 사용하여 형성시킨 플라즈마를 이용하는 폴리막의 식각공정시 염소가스(Cl2Gas), 산소가스(O2Gas) 및 육불화황가스(SF6Gas)를 포함하는 혼합가스를 주식각가스로 사용하는 반도체소자의 식각방법에 관한 것이다.
이하, 본 발명의 구체적인 일 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
먼저, 전자 사이클로트론 공명을 이용하는 식각장비의 챔버구성을 살펴보면 크게는 플라즈마가 형성되는 플라즈마챔버 및 실제로 웨이퍼가 안착되어 식각공정이 이루어지는 공정챔버로 구성된다.
상기 플라즈마챔버는 소정의 직경을 갖는 원형형태로서 상부에 초단파(Microwave)를 도입하기위한 웨이브가이드 및 석영창이 형성되어있다. 또한, 상기 플라즈마챔버는 플라즈마가 효과적으로 초단파를 흡수할 수 있도록하는 마그네트코일(Magnet Coil)에 포위되어있다. 상기 플라즈마챔버의 하부는 개방되어 상기 공정챔버와 연결된다. 상기 공정챔버내에는 반도체기판이 안착되는 척(Chuck)이 구비된다.
상기의 구성으로 이루어지는 전자 사이클로트론 공명을 이용하는 식각장비의 플라즈마의 형성은 상기 플라즈마챔버내로 식각가스를 공급하면서 상기 웨이브가이드에 의해 초단파를 상기 석영창을 통하여 도입시키면 플라즈마가 형성된다.
상기 마그네트코일은 자기장에 의한 전자 사이클로트론 공명이라는 현상에 의하여 상기 플라즈마가 초단파에너지를 효과적으로 흡수할 수 있도록하며, 상기 플라즈마의 이온들이 공정챔버로 가속되어 상기 척상의 반도체기판으로 이동하도록한다.
이러한 초단파와 전자 사이클로트론 공명에 의해 형성시킨 플라즈마를 이용하여 반도체기판상의 포토레지스트 패턴을 식각마스크로하여 박막을 식각한다.
도1 내지 도4는 본 발명에 의한 실시예로 폴리실리콘막의 건식식각방법을 설명하기위한 공정단면도이다.
본 발명의 폴리실리콘막 식각공정은 도1에서 보는 바와 같이, 먼저 반도체 기판(2) 위에 산화막(4) 및 폴리실리콘막(6)을 차례로 형성시킨다.
계속해서 도2를 참조하면 포토레지스트를 도포한 후, 노광 및 현상을 하여 포토레지스트 패턴(8)을 형성한다.
계속해서 도3을 참조하면 상기 포토레지스트 패턴(8)을 식각마스크로 사용하여 상기 폴리실리콘막(6)을 식각가스를 사용하여 식각을 수행한다.
계속해서 도4를 참조하면 상기 포토레지스트 패턴(8)을 제거하여 폴리실리콘 패턴(10)을 얻는다.
상기 폴리실리콘막(6)을 식각시키는 본 발명에 따른 식각공정은 식각가스로 염소가스(Cl2Gas), 산소가스(O2Gas) 및 육불화황가스(SF6Gas)를 포함하는 혼합가스를 사용할 수 있다. 그리고 상기 혼합가스에는 수소화브롬가스(HBr Gas)를 첨가할 수 있다.
상기 혼합가스는 초단파와 전자 사이클로트론 공명에 의하여 염소(Cl)기, 산소(O)기, 불소(F)기, 브롬(Br)기 또는 이외의 가스로 분리되며 상기 염소기가 식각할 상기 폴리실리콘막(6)의 Si와 결합하여 탈착하여 식각된다.
상기 산소기 및 브롬기는 상기 폴리실리콘막(6)의 Si와 결합하여 상기 폴리실리콘막 패턴(10)의 측벽에 폴리머를 형성하여 보호막 역활을하며, 또한 식각 후, 발생하는 식각잔여물을 제거한다. 상기 보호막은 상기 폴리실리콘막 패턴(10)의 측벽이 식각되는 것을 방지하여 상기 폴리실리콘막 패턴(10)의 프로파일을 향상시킨다.
상기 불소(F)기는 플라즈마내에서 반응생성물을 최소화하여 파티클발생을 최소화시키며, 공정챔버의 내벽에 폴리머형성을 방지한다. 또한, 종래의 주식각가스로 염소(Cl)기 및 산소(O)기를 사용하는 식각공정보다 포토레지스트와의 식각선택비 및 식각속도를 높혀주며, 상기 폴리실리콘막 패턴(10)의 프로파일을 더욱 수직하게되도록한다.
본 발명은 상기 염소가스는 30 내지 150sccm, 산소가스는 1 내지 20sccm 및 육불화황가스는 2 내지 50 sccm으로 각각 공급되는 혼합가스를 이용한다. 상기 브롬화수소가스는 20 내지 100sccm으로 공급하는 것이 바람직하다. 그리고 본 발명의 상기 식각공정은 1mTorr 내지 7mTorr 정도의 압력에서 공정을 수행할 수 있고, 플라즈마 소스 파워(Plasma Source Power)는 1200W 내지 1600W로 이며, 반도체기판이 안착되는 척에 인가하는 바텀 파워(Bottom Power)는 30 내지 120W일 수 있다.
상기 식각공정시 마그네틱 코일에 흐르는 전류는 0 내지 30 A일 수 있으며, 상기 식각공정은 웨이퍼의 온도를 -10℃ 내지 20℃로 유지하며 공정을 수행할 수 있다.
이러한 구성으로 이루어지는 본 발명의 폴리실리콘막(6)의 식각공정은 상기 폴리실리콘막(6)의 식각공정의 수행시 상기 초단파에너지와 전자 사이클로트론 공명을 사용하여 형성시킨 플라즈마를 이용하여 상기 주식각가스인 염소가스, 육불화황가스 및 산소가스의 혼합가스를 전리시켜 상기 전리된 이온들과 폴리실리콘막(6)의 반응으로 식각시킨다.
본 발명을 이용한 폴리실리콘막 식각공정은 디자인룰(Design Rule)이 미세화되어가는 최근의 반도체소자가 요구하는 미세 패턴의 스펙을 만족시킬 수 있다.
전술한 구성으로 이루어지는 본 발명의 구체적인 실시예에 대한 작용 및 효과에 대하여 설명한다.
먼저, 반도체기판(2) 상에 산화막(4) 및 폴리실리콘막(6)을 순차적으로 형성시킨다.
그리고 소정의 패턴을 형성시키기 위하여 상기 폴리실리콘막(6) 상에 특정의 포토레지스트를 형성시킨 후, 사진식각공정을 수행하여 식각마스크인 포토레지스트 패턴(8)을 형성한다. 다음 상기 포토레지스트 패턴(8)을 식각마스크로하여 폴리실리콘막(6)을 식각하여 폴리실리콘 패턴(10)을 형성시킨다.
여기서 상기 폴리실리콘막(6)을 패턴으로 형성시키기 위하여 수행되는 본 발명의 폴리실리콘막 식각공정은 먼저, 플라즈마챔버내를 5mTorr의 압력 및 반도체기판이 안착되는 척의 온도를 10℃로 형성한 후, 상기 플라즈마 소스 파워는 1400W로 바텀파워는 100W로 인가시키고 다음 상기 챔버내로 상기 염소가스 100 sccm, 산소가스 10 sccm, 육불화황가스 25 sccm 및 브롬화수소가스 70 sccm으로 각각 공급하여 플라즈마를 형성시킨다.
이에 따라 본 발명은 상기 초단파에너지와 전자 사이클로트론 공명을 이용하여 형성된 플라즈마에 의해 염소가스가 전리되어 염소이온 및 염소레디컬이 생성되고, 상기 염소레디컬이 상기 폴리실리콘막(6)과 반응하여 상기 폴리실리콘막(6)을 식각하여 폴리실리콘 패턴(10)을 형성시킨다.
또한 상기 육불화황가스도 상기 플라즈마에 의해 전리되어 상기 폴리실리콘막(6)과 반응하여 식각시킨다.
그리고 상기 산소가스 및 브롬화수소가스도 전리되어 상기 O기와 Br기는 Si와 결합하여 상기 폴리실리콘막 패턴(10)의 측벽에 폴리머를 형성하여 보호막 역활을 한다. 상기 보호막은 상기 폴리실리콘막 패턴(10)의 측벽이 식각되는 것을 방지하여 상기 폴리실리콘막 패턴(10)의 프로파일을 향상시킨다.
이에 따라 본 발명은 미세한 패턴을 요구하는 최근의 반도체소자의 제조에 상기 전자 사이클로트론 공명을 이용하는 식각장비를 효율적으로 이용하여, 패턴의 선폭이 미세화되어가는 최근의 반도체소자가 요구하는 스펙들을 만족시킬 수 있다.
즉, 본 발명은 상기 폴리실리콘막(6)의 식각시 원하는 식각선택비를 얻을 수 있고, 또한 버티컬(Vertical)한 이방성모드의 프로파일을 형성시킬 수 있으며, 공정챔버의 건식세정을 채택하지않음으로서 공정시간을 단축할 수 있다..
따라서, 폴리막의 식각선택비와 식각프로파일을 향상시키고 공정시간을 단축할 수 있는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (10)

  1. 전자 사이클로트론 공명(Electron Cyclotron Resonance)를 사용하여 플라즈마를 형성시켜 소정의 박막을 식각시키는 반도체소자의 식각방법에 있어서,
    식각공정은 염소가스(Cl2Gas), 산소가스(O2Gas) 및 육불화황가스(SF6Gas) 를 포함하는 혼합가스를 주식각가스로 이용함을 특징으로 하는 반도체소자의 식각방법.
  2. 제 1 항에 있어서,
    상기 박막은 폴리막인 것을 특징으로 하는 상기 반도체소자의 식각방법.
  3. 제 1 항에 있어서,
    상기 식각가스에는 수소화브롬가스(HBr Gas)를 첨가하여 이용함을 특징으로 하는 상기 반도체소자의 식각방법.
  4. 제 1 항에 있어서,
    상기 염소가스는 30 내지 150sccm, 산소가스는 1 내지 20sccm 및 육불화황가스는 2 내지 50 sccm으로 공급함을 특징으로 하는 상기 반도체소자의 식각방법.
  5. 제 3 항에 있어서,
    상기 브롬화수소가스는 20 내지 100sccm으로 공급함을 특징으로 하는 상기 반도체소자의 식각방법.
  6. 제 1 항에 있어서,
    상기 식각공정은 1mTorr 내지 7mTorr 정도의 압력에서 공정을 수행함을 특징으로 하는 상기 반도체소자의 식각방법..
  7. 제 1 항에 있어서,
    상기 식각공정시 챔버의 상부전극에 인가되는 플라즈마 소스 파워(Plasma Source Power)는 1200W 내지 1600W임을 특징으로 하는 상기 반도체소자의 식각방법.
  8. 제 1 항에 있어서,
    상기 식각공정시 챔버의 하부전극에 인가하는 바텀 파워(Bottom Power)는 30 내지 120W임을 특징으로 하는 상기 반도체소자의 식각방법.
  9. 제 1 항에 있어서,
    상기 식각공정시 챔버의 마그네틱 코일에 흐르는 전류는 0 내지 30 A임을 특징으로 하는 상기 반도체소자의 식각방법.
  10. 제 1 항에 있어서,
    상기 식각공정은 웨이퍼의 온도를 -10℃ 내지 20℃로 유지하며 공정을 수행함을 특징으로 하는 상기 반도체소자의 식각방법.
KR1019980031391A 1998-08-01 1998-08-01 반도체소자의 식각방법 KR20000012850A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980031391A KR20000012850A (ko) 1998-08-01 1998-08-01 반도체소자의 식각방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980031391A KR20000012850A (ko) 1998-08-01 1998-08-01 반도체소자의 식각방법

Publications (1)

Publication Number Publication Date
KR20000012850A true KR20000012850A (ko) 2000-03-06

Family

ID=19546160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980031391A KR20000012850A (ko) 1998-08-01 1998-08-01 반도체소자의 식각방법

Country Status (1)

Country Link
KR (1) KR20000012850A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100443509B1 (ko) * 2001-12-21 2004-08-09 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100443509B1 (ko) * 2001-12-21 2004-08-09 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법

Similar Documents

Publication Publication Date Title
US7470628B2 (en) Etching methods
EP0814500B1 (en) Method for etching polycide structures
US7244313B1 (en) Plasma etch and photoresist strip process with intervening chamber de-fluorination and wafer de-fluorination steps
JP2006066408A (ja) ドライエッチング方法
JP2013030778A (ja) 二層レジストプラズマエッチングの方法
TW201611113A (zh) 電漿處理方法
CN103247525A (zh) 用于蚀刻有机硬掩膜的方法
US6942816B2 (en) Methods of reducing photoresist distortion while etching in a plasma processing system
US5968278A (en) High aspect ratio contact
KR20010021139A (ko) 평활한 표면을 갖도록 폴리실리콘을 에칭하는 방법
KR100562399B1 (ko) 유기 반사 방지막 식각 방법
TW201419405A (zh) 具有受控擺動之蝕刻用方法
US7176139B2 (en) Etching method in a semiconductor processing and etching system for performing the same
TWI495009B (zh) A Plasma Etching Method with Silicon Insulating Layer
KR20000012850A (ko) 반도체소자의 식각방법
JP2004006742A (ja) 半導体製造用プラズマエッチング法およびその装置
JP4643916B2 (ja) 層間絶縁膜のドライエッチング方法及びその装置
KR100550348B1 (ko) 반도체소자의 식각방법
JP2002134472A (ja) エッチング方法、エッチング装置および半導体装置の製造方法
WO2023242977A1 (ja) プラズマ処理方法
JP7399863B2 (ja) アモルファスカーボン層の開孔プロセス
JP2018074006A (ja) プラズマエッチング方法
KR19990047772A (ko) 폴리실리콘 식각방법 및 그 식각장치
JPH06120174A (ja) 半導体装置の製造方法
KR100277899B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination