JP2018074006A - プラズマエッチング方法 - Google Patents

プラズマエッチング方法 Download PDF

Info

Publication number
JP2018074006A
JP2018074006A JP2016212459A JP2016212459A JP2018074006A JP 2018074006 A JP2018074006 A JP 2018074006A JP 2016212459 A JP2016212459 A JP 2016212459A JP 2016212459 A JP2016212459 A JP 2016212459A JP 2018074006 A JP2018074006 A JP 2018074006A
Authority
JP
Japan
Prior art keywords
gas
film
tungsten
etching
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016212459A
Other languages
English (en)
Other versions
JP6725176B2 (ja
JP2018074006A5 (ja
Inventor
亮 石丸
Akira Ishimaru
亮 石丸
聡 宇根
Satoshi Une
聡 宇根
森　政士
Masashi Mori
政士 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2016212459A priority Critical patent/JP6725176B2/ja
Priority to KR1020170101147A priority patent/KR102148247B1/ko
Priority to CN201710704465.9A priority patent/CN108022838B/zh
Priority to TW106127962A priority patent/TWI650814B/zh
Priority to US15/701,692 priority patent/US10229838B2/en
Publication of JP2018074006A publication Critical patent/JP2018074006A/ja
Publication of JP2018074006A5 publication Critical patent/JP2018074006A5/ja
Priority to KR1020200016802A priority patent/KR102254447B1/ko
Application granted granted Critical
Publication of JP6725176B2 publication Critical patent/JP6725176B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Plasma Technology (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】本発明の目的は、微細化されたパターンを用いてタングステン元素を含有する膜をエッチングするプラズマエッチング方法において、ＳｉＮ膜に対して高選択比でかつ、高スループットにタングステン元素を含有する膜をエッチングすることができるプラズマエッチング方法を提供するものである。【解決手段】本発明は、プラズマを用いてタングステン元素を含有する膜をエッチングするプラズマエッチング方法において、シリコン元素を含有するガスと、ハロゲン元素を含有するガスと、炭素元素と酸素元素を含有するガスと、を用いて前記タングステン元素を含有する膜をエッチングすることを特徴とする。【選択図】図５

Description

本発明は、半導体製造やディスプレイ製造に係るプラズマを用いたエッチング方法に関するものである。
半導体デバイスの高速化及び高集積化に伴い、Ｌｏｇｉｃ、ＤＲＡＭ等のセルサイズの縮小、トランジスタのゲート電極やキャパシタ膜電極の細線化及び薄膜化が進んでいる。この半導体デバイスの高速化を実現する手法の一つにゲート電極材料をＰｏｌｙ−Ｓｉ単層からタングステン（Ｗ)、タングステンナイトライド（ＷＮ）、Ｐｏｌｙ−Ｓｉの積層からなるポリメタルゲート構造が存在する。
上記ポリメタルゲートを構成するタングステン（Ｗ)含有膜をエッチングする方法として、例えば、塩素及びフッ素を含むエッチングガスと、酸素ガス及び窒素ガスを含む酸化ガスとを含む第１のガス混合物を前記チャンバに流入させる第１のステップと、第１のレベルのＲＦパワーで前記電極にバイアスをかけるステップと、前記第１のガス混合物をプラズマに励起させる第２のレベルのＲＦパワーを加え、これによって前記シリコン層の少なくとも幾つかが露出されるのに十分なように、少なくとも前記タングステン含有層をエッチングするステップを含み、前記第１のレベルに対する前記第２のレベルの比率は４〜８の間である方法が特許文献1に開示されている。
特開２００８−０２１９７５号公報
特許文献１に開示された方法により微細化されたゲート電極をエッチングした場合、Ｆ系ガスによりハードマスクであるＳｉＮが細線化されて加工寸法が減少したり、マスク選択比不足によりゲート電極が肩落ちしたり、パターンの断線や加工寸法のバラツキが発生して歩留まり低下を引き起こしたりする。
上記課題を解決するため、本発明の目的は、微細化されたパターンを用いてタングステン元素を含有する膜をエッチングするプラズマエッチング方法において、ＳｉＮ膜に対して高選択比でかつ、高スループットにタングステン元素を含有する膜をエッチングすることができるプラズマエッチング方法を提供するものである。
本発明は、プラズマを用いてタングステン元素を含有する膜をエッチングするプラズマエッチング方法において、シリコン元素を含有するガスと、ハロゲン元素を含有するガスと、炭素元素と酸素元素を含有するガスと、を用いて前記タングステン元素を含有する膜をエッチングすることを特徴とする。
また、本発明は、プラズマを用いてタングステン元素を含有する膜をエッチングするプラズマエッチング方法において、Ｃｌ２ガスとＳｉＣｌ４ガスと酸素ガスとＣＯガスの混合ガス、Ｃｌ２ガスとＳｉＣｌ４ガスと酸素ガスとＣＯ２ガスの混合ガスまたはＣｌ２ガスとＳｉＣｌ４ガスと酸素ガスとＣＯＳガスの混合ガスを用いて前記タングステン元素を含有する膜をエッチングすることを特徴とする。
本発明により、微細化されたパターンを用いてタングステン元素を含有する膜をエッチングするプラズマエッチング方法において、ＳｉＮ膜に対して高選択比でかつ、高スループットにタングステン元素を含有する膜をエッチングすることができる。
本発明の一実施例に使用したプラズマエッチング装置の概略断面図である。 本発明の一実施例にて使用したポリメタルゲート構造を有するウエハの斜視図である。 本発明のプラズマエッチング方法により図２に示すポリメタルゲート構造のゲート電極を形成した結果の図である。 従来のプラズマエッチング方法により図２に示すポリメタルゲート構造のゲート電極を形成した結果の図である。 タングステンナイトライド（ＷＮ）と窒化シリコン膜(ＳｉＮ)の各々のエッチングレートと選択比を実施例と比較例で比較した結果である。 タングステンナイトライド(ＷＮ)及び窒化シリコン(ＳｉＮ)のエッチングレート並びにタングステンナイトライド(ＷＮ)の選択比に対するＣＯＳガスの添加量依存性を示す図である。 タングステンナイトライド及び窒化シリコンのエッチングレート並びに選択比に対してＣＯＳガスの特性とＣＯ２ガスの特性を比較した結果である。
図１は、本実施例を実施するために使用したプラズマエッチング装置の概略断面図である。このプラズマエッチング装置は、Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ(以下、ＥＣＲと称する）型プラズマエッチング装置である。
マグネトロン１０１により発振されたマイクロ波は、導波管１０２及び石英版１０４を介して処理室１０３に入射される。処理室１０３内には、処理室１０３の上方からエッチング用ガスが供給され、処理室１０３の下部に配置された真空ポンプ（図示せず）との間に設置された調圧バルブ(図示せず)により、エッチング処理中のガス圧力を一定に維持する。このように圧力が調整されたガスは、ソレノイドコイル１０５によって処理室１０３内に形成された磁場とマイクロ波の相互作用により効率的にプラズマ化される。
試料であるウエハ１０６が載置される試料台１０７は、処理室１０３内に配置され、ブロッキングコンデンサ１０８を介して４００ｋＨｚの高周波を発振する高周波電源１０９が接続されている。高周波電源１０９によって試料台１０７に供給された連続的、または時間変調された高周波電力(ウエハバイアスパワー)を変化させることにより、プラズマ中からウエハ１０６に引き込むイオンのエネルギーを制御する。また、試料台１０７に接続された温度制御手段１１０によって、エッチング処理中のウエハ１０６の表面温度を再現性良く制御する。尚、本実施例では温度制御手段１１０の設定温度を摂氏６０度にて実施した。次にこのＥＣＲ型プラズマエッチング装置を用いた本実施例のプラズマエッチング方法について説明する。
図２(ａ)は、本実施例において用いたポリメタルゲート構造のウエハの斜視図である。シリコン基板２１０の上に下から順次、ゲート絶縁膜２０９とポリシリコン膜２０８とタングステンナイトライド膜(ＷＮ)２０７とタングステン膜(Ｗ)２０６と窒化シリコン膜(ＳｉＮ)２０５と有機膜２０４と窒化シリコン酸化膜(ＳｉＯＮ)２０３と反射防止膜(ＢＡＲＣ)２０２とゲート配線がパターニングされたＡｒＦレジスト膜２０１とが配置されている。
最初に図２(ｂ)に示すように反射防止膜２０２と窒化シリコン酸化膜(ＳｉＯＮ)２０３と有機膜２０４と窒化シリコン膜２０５をエッチングした後、同一処理室内で有機膜２０４をＯ2プラズマで除去することにより、図２（ｃ）に示すように窒化シリコン膜２０５をマスクとした下層のポリメタルゲート構造のゲート電極をエッチングする前の状態となる。ここで、ポリメタルゲート構造のゲート電極とは、タングステン膜(Ｗ)２０６とタングステンナイトライド膜(ＷＮ)２０７とポリシリコン膜２０８との積層膜のこととする。
次に図２(ｃ)に示すようなポリメタルゲート構造のゲート電極をＣｌ2ガスとＳｉＣｌ４ガスとＯ2ガスの混合ガスを用いてタングステン膜(Ｗ)２０６をエッチングし、タングステンナイトライド膜(ＷＮ)２０７をＣｌ2ガスとＳｉＣｌ４ガスとＯ2ガスとＣＯＳガスの混合ガスを用いてエッチングし、ポリシリコン膜２０８をＣｌ2ガスとＯ2ガスとＨＢｒガスの混合ガスを用いてエッチングした結果、図３に示すようにパターンの断線及び加工寸法のバラツキが無いポリメタルゲート構造のゲート電極形成を実現することができた。
比較として図２(ｃ)に示すようなポリメタルゲート構造のゲート電極を特許文献１に開示されたＣｌ２ガスとＮＦ３ガスとＳｉＣｌ４ガスの混合ガスを用いてエッチングした場合の結果の斜視図を図４(ａ)に示す。また、図４(ｂ)は、図４(ａ)のパターンを上面から見た平面図である。ハードマスクである窒化シリコン膜２０５とＮＦ３ガスの反応性が強いため、ゲート電極加工寸法４０１の減少及びマスク選択比の低下に伴う形状のテーパ化４０２が発生し、パターンの断線４０３や加工寸法のバラツキ４０４による歩留まり低下を引き起こした。
次にタングステンナイトライド（ＷＮ）と窒化シリコン膜(ＳｉＮ)の各々のエッチングレートと選択比を本実施例と比較例で比較した結果を図５に示す。尚、ここでの選択比は、窒化シリコン膜(ＳｉＮ)のエッチングレートに対するタングステンナイトライド膜(ＷＮ)のエッチングレート比のことである。本実施例としては、Ｃｌ２ガスとＯ２ガスとＳｉＣｌ４ガスの混合ガスにＣＯＳガスを９％または２３％添加した場合であり、比較例としては、Ｃｌ２ガスとＯ２ガスとＳｉＣｌ４ガスの混合ガスにフッ素系ガスとしてＳＦ６ガスを９％と２３％添加した場合またはＣＦ４ガスを９％と２３％添加した場合の結果である。その他のエッチング条件は、処理圧力を０．６Ｐａ、マイクロ波電力を６００Ｗ、ウエハバイアス電力を２０Ｗ、ステージ温度５０℃とした。
比較例のＳＦ６ガスやＣＦ４ガスの添加において添加量を９％から２３％に変化させた場合、タングステンナイトライドと同様に窒化シリコンのエッチングレートも上昇し、窒化シリコンに対するタングステンナイトライドの選択比は、ＳＦ６ガスの場合、１５．３から２．１へ減少し、ＣＦ４ガスの場合、１２．６から６．３へと減少した。一方、本実施例のＣＯＳガスの添加において添加量を９％から２３％に変化させた場合、窒化シリコンのエッチングレートに変化が無く、対窒化シリコンの選択比が１８．２から１９．９に増加する結果となった。
図６は、タングステンナイトライド(ＷＮ)及び窒化シリコン(ＳｉＮ)のエッチングレート並びにタングステンナイトライド(ＷＮ)の選択比に対するＣＯＳガスの添加量依存性を示す図である。尚、ＣＯＳガスの添加量は、０％、９％、１７％、２３％及び２９％とした。図６に示すようにＣＯＳガスの添加量に対してタングステンナイトライド(ＷＮ）のレートは、単調に増加し、選択比は、約１５から２３程度まで増加する。
しかし、ＣＯＳガスの添加量を２９％として図２(ｃ)のようなポリメタルゲート構造のゲート電極をエッチングした場合、窒化シリコン膜(ＳｉＮ)２０５のマスク付近に堆積物が付着し、被エッチング材料の開口面積が小さいパターンにおいて、異常形状が発生した。このため、ＣＯＳガスの添加量は、９−２３％の範囲で使用することが望ましい。
図７は、Ｃｌ２ガスとＯ２ガスとＳｉＣｌ４ガスの混合ガスにＣＯＳガスを９％または２３％添加した場合とＣｌ２ガスとＯ２ガスとＳｉＣｌ４ガスの混合ガスにＣＯ２ガスを９％または２３％添加した場合において、タングステンナイトライドと窒化シリコンのエッチングレートと選択比を各々求めてＣＯＳガスとＣＯ２ガスの特性を比較した結果である。
窒化シリコンのレートは、ＣＯ２ガスの場合、ＣＯＳガスの約３ｎｍ／ｍｉｎに対して約１ｎｍ／ｍｉｎと低いため、添加量９％でも選択比が４９．２と高い。ＣＯ２ガスの２３％の場合、さらに５９．１に増加する。この結果は、Ｃｌ２ガスとＯ２ガスとＳｉＣｌ４ガスの混合ガスに炭素元素と酸素元素を含有するガスを添加することによって窒化シリコン(ＳｉＮ)膜に対してより高い選択比を持つタングステンナイトライド(ＷＮ)膜のエッチングが可能であることを示している。つまり、Ｃｌ２ガスとＯ２ガスとＳｉＣｌ４ガスの混合ガスにＣＯ２ガスとＣＯＳガス以外にＣＯガス等の炭素元素と酸素元素を含有するガスを添加しても添加量、処理圧力、ウエハバイアス等を適宜調整することにより本実施例と同様の効果を得ることができる。
以上、本実施例により、微細化されたパターンでのタングステン（Ｗ)膜とタングステンナイトライド（ＷＮ)膜を含むポリメタルゲート構造のゲート電極形成のエッチングにおいて、窒化シリコン膜に対して高選択比、高スループットなタングステンナイトライド(ＷＮ)膜のエッチングが実現でき、パターンの断線及び加工寸法のバラツキを低減でき、歩留まり向上することが可能となる。
また、本実施例では、Ｃｌ２ガスと、Ｏ２ガスと、ＳｉＣｌ４ガスと、炭素元素と酸素元素を含有するガスと、の混合ガスを用いた例にて説明したが、炭素元素と酸素元素を含有するガスの酸素元素がＯ２ガスの役割も担えるため、必ずしもＯ２ガスは必要ではない。言い換えると、Ｃｌ２ガスと、ＳｉＣｌ４ガスと、炭素元素と酸素元素を含有するガスと、の混合ガスを用いても本実施例と同様の効果を得ることができる。
さらに本実施例では、タングステンナイトライド膜(ＷＮ)のエッチング例であったが、タングステン膜(Ｗ)のエッチングでも本実施例と同様の効果を得ることができる。つまり、本発明のプラズマエッチングは、タングステン元素を含有する膜のエッチングに適用可能である。
また、本実施例では、Ｃｌ２ガスと、Ｏ２ガスと、ＳｉＣｌ４ガスと、炭素元素と酸素元素を含有するガスと、の混合ガスを用いた例で説明したが、この混合ガスのＣｌ２ガスとしてＢＣｌ３ガス、ＨＢｒガスまたはＨＩガス等のハロゲン元素を含有するガスを用いても本実施例と同様の効果を得ることができる。さらに本実施例では、Ｃｌ２ガスと、Ｏ２ガスと、ＳｉＣｌ４ガスと、炭素元素と酸素元素を含有するガスと、の混合ガスを用いた例で説明したが、この混合ガスのＳｉＣｌ４ガスとしてＳｉＦ４ガス等のシリコン元素を含有するガスを用いても本実施例と同様の効果を得ることができる。
以上、本発明のプラズマエッチング方法により、微細化されたタングステン元素を含有する膜のエッチングにおいて、窒化シリコン膜に対して高選択比かつ高スループットなタングステン元素を含有する膜のエッチングが可能であり、パターンの断線及び加工寸法のバラツキを低減でき、歩留まり向上することが可能となる。
また、本発明を適用する際、ウエハ１０６上に形成される回路パターン(例えば、ゲート電極に代表されるライン＆スペースやコンタクトホール等)や膜構造（例えば、窒化シリコンがマスク、または下地膜）、そしてＥＣＲのみならずＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、ＣＣＰ（Ｃａｐａｃｉｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、ヘリコン波またはμ波を用いたその他プラズマ源に応じて、炭素元素及び酸素元素を含有するガス種の選択や添加量、処理圧力やウエハバイアス等を適宜調整することにより本実施例と同様の効果を得ることができる。
１０１…マグネトロン、１０２…導波管、１０３…処理室、１０４…石英板、１０５…ソレノイドコイル、１０６…ウエハ、１０７…試料台、１０８…ブロッキングコンデンサ、１０９…高周波電源、１１０…温度制御手段、２０１…ＡｒＦレジスト膜、２０２…反射防止膜、２０３…窒化シリコン酸化膜(ＳｉＯＮ)、２０４…有機膜、２０５…窒化シリコン膜(ＳｉＮ)、２０６…タングステン膜(Ｗ)、２０７…タングステンナイトライド膜(ＷＮ)、２０８…ポリシリコン膜、２０９…ゲート絶縁膜、２１０…シリコン基板、４０１…ゲート電極加工寸法、４０２…形状のテーパ化、４０３…パターンの断線、４０４…加工寸法のバラツキ

Claims (4)

  1. プラズマを用いてタングステン元素を含有する膜をエッチングするプラズマエッチング方法において、
    シリコン元素を含有するガスと、ハロゲン元素を含有するガスと、炭素元素と酸素元素を含有するガスと、を用いて前記タングステン元素を含有する膜をエッチングすることを特徴とするプラズマエッチング方法。
  2. 請求項１に記載のプラズマエッチング方法において、
    前記炭素元素と酸素元素を含有するガスは、ＣＯガス、ＣＯ2ガス、ＣＯＳガス、ＣＣｌＯガス、Ｃ２Ｈ4Ｏガス、Ｃ3Ｆ6Ｏガス、ＣＨ3ＯＨガス、ＣＯＦ２ガスまたはＨＣＨＯガスであることを特徴とするプラズマエッチング方法。
  3. 請求項１または請求項２に記載のプラズマエッチング方法において、
    前記ハロゲン元素を含有するガスは、Ｃｌ２ガス、ＢＣｌ３ガス、ＨＢｒガスまたはＨＩガスであって、
    前記シリコン元素を含有するガスは、ＳｉＦ４ガスまたはＳｉＣｌ４ガスでることを特徴とするプラズマエッチング方法。
  4. プラズマを用いてタングステン元素を含有する膜をエッチングするプラズマエッチング方法において、
    Ｃｌ２ガスとＳｉＣｌ４ガスと酸素ガスとＣＯガスの混合ガス、Ｃｌ２ガスとＳｉＣｌ４ガスと酸素ガスとＣＯ２ガスの混合ガスまたはＣｌ２ガスとＳｉＣｌ４ガスと酸素ガスとＣＯＳガスの混合ガスを用いて前記タングステン元素を含有する膜をエッチングすることを特徴とするプラズマエッチング方法。
JP2016212459A 2016-10-31 2016-10-31 プラズマエッチング方法 Active JP6725176B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2016212459A JP6725176B2 (ja) 2016-10-31 2016-10-31 プラズマエッチング方法
KR1020170101147A KR102148247B1 (ko) 2016-10-31 2017-08-09 플라스마 에칭 방법
CN201710704465.9A CN108022838B (zh) 2016-10-31 2017-08-16 等离子体蚀刻方法
TW106127962A TWI650814B (zh) 2016-10-31 2017-08-17 電漿蝕刻方法
US15/701,692 US10229838B2 (en) 2016-10-31 2017-09-12 Plasma etching method
KR1020200016802A KR102254447B1 (ko) 2016-10-31 2020-02-12 플라스마 에칭 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016212459A JP6725176B2 (ja) 2016-10-31 2016-10-31 プラズマエッチング方法

Publications (3)

Publication Number Publication Date
JP2018074006A true JP2018074006A (ja) 2018-05-10
JP2018074006A5 JP2018074006A5 (ja) 2019-04-04
JP6725176B2 JP6725176B2 (ja) 2020-07-15

Family

ID=62021799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016212459A Active JP6725176B2 (ja) 2016-10-31 2016-10-31 プラズマエッチング方法

Country Status (5)

Country Link
US (1) US10229838B2 (ja)
JP (1) JP6725176B2 (ja)
KR (2) KR102148247B1 (ja)
CN (1) CN108022838B (ja)
TW (1) TWI650814B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020008703A1 (ja) * 2019-04-19 2020-01-09 株式会社日立ハイテクノロジーズ プラズマ処理方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0289309A (ja) * 1987-07-16 1990-03-29 Texas Instr Inc <Ti> 真空処理モジュール
JPH04350932A (ja) * 1991-05-29 1992-12-04 Toshiba Corp ドライエッチング方法
JP2001053061A (ja) * 1999-08-06 2001-02-23 Hitachi Ltd ドライエッチング方法
JP2006156675A (ja) * 2004-11-29 2006-06-15 Tokyo Electron Ltd エッチング方法、エッチング装置及び記憶媒体
US20110151670A1 (en) * 2007-11-21 2011-06-23 Lam Research Corporation Method of controlling etch microloading for a tungsten-containing layer

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4793897A (en) * 1987-03-20 1988-12-27 Applied Materials, Inc. Selective thin film etch process
US5545290A (en) * 1987-07-09 1996-08-13 Texas Instruments Incorporated Etching method
JPH05289309A (ja) * 1992-04-15 1993-11-05 Fujitsu Ltd レチクル及びその製造方法
KR101108304B1 (ko) * 2004-02-26 2012-01-25 노벨러스 시스템즈, 인코포레이티드 질화 텅스텐의 증착
US7563658B2 (en) * 2004-12-27 2009-07-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2006270030A (ja) * 2005-02-28 2006-10-05 Tokyo Electron Ltd プラズマ処理方法、および後処理方法
US7754610B2 (en) 2006-06-02 2010-07-13 Applied Materials, Inc. Process for etching tungsten silicide overlying polysilicon particularly in a flash memory
KR101471354B1 (ko) * 2007-11-07 2014-12-24 주식회사 에스앤에스텍 대면적 투과 제어 블랭마스크 및 이를 이용한 포토마스크의제조방법
JP5274993B2 (ja) * 2007-12-03 2013-08-28 株式会社荏原製作所 研磨装置
JP2010135592A (ja) 2008-12-05 2010-06-17 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
US9230825B2 (en) * 2012-10-29 2016-01-05 Lam Research Corporation Method of tungsten etching
KR20160127891A (ko) * 2015-04-27 2016-11-07 삼성전자주식회사 싸이클 공정을 이용한 수직 패턴의 형성방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0289309A (ja) * 1987-07-16 1990-03-29 Texas Instr Inc <Ti> 真空処理モジュール
JPH04350932A (ja) * 1991-05-29 1992-12-04 Toshiba Corp ドライエッチング方法
JP2001053061A (ja) * 1999-08-06 2001-02-23 Hitachi Ltd ドライエッチング方法
JP2006156675A (ja) * 2004-11-29 2006-06-15 Tokyo Electron Ltd エッチング方法、エッチング装置及び記憶媒体
US20110151670A1 (en) * 2007-11-21 2011-06-23 Lam Research Corporation Method of controlling etch microloading for a tungsten-containing layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020008703A1 (ja) * 2019-04-19 2020-01-09 株式会社日立ハイテクノロジーズ プラズマ処理方法
JPWO2020008703A1 (ja) * 2019-04-19 2020-07-16 株式会社日立ハイテク プラズマ処理方法
US11257678B2 (en) 2019-04-19 2022-02-22 Hitachi High-Tech Corporation Plasma processing method

Also Published As

Publication number Publication date
JP6725176B2 (ja) 2020-07-15
KR102254447B1 (ko) 2021-05-24
CN108022838A (zh) 2018-05-11
KR102148247B1 (ko) 2020-08-26
US10229838B2 (en) 2019-03-12
CN108022838B (zh) 2022-01-18
TWI650814B (zh) 2019-02-11
US20180122651A1 (en) 2018-05-03
KR20200018547A (ko) 2020-02-19
KR20180048285A (ko) 2018-05-10
TW201818467A (zh) 2018-05-16

Similar Documents

Publication Publication Date Title
KR101111924B1 (ko) 이중층 레지스트 플라즈마 에칭 방법
KR101880831B1 (ko) 가스 펄싱을 사용하는 딥 실리콘 에칭 방법
US20190362984A1 (en) Method of etching film and plasma processing apparatus
US8609547B2 (en) Plasma etching method and computer-readable storage medium
US20040009634A1 (en) Method for fabricating a gate structure
KR100595090B1 (ko) 포토레지스트 마스크를 사용한 개선된 엣칭방법
KR102304163B1 (ko) 에칭 방법
US20110171833A1 (en) Dry etching method of high-k film
KR102254447B1 (ko) 플라스마 에칭 방법
KR102580124B1 (ko) 플라스마 처리 방법
JP4368244B2 (ja) ドライエッチング方法
TW202307951A (zh) 用於積體電路的蝕刻方法
WO2024063871A1 (en) High aspect ratio contact (harc) etch

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161102

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170126

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170803

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191112

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200623

R150 Certificate of patent or registration of utility model

Ref document number: 6725176

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150