TWI495009B - A Plasma Etching Method with Silicon Insulating Layer - Google Patents

A Plasma Etching Method with Silicon Insulating Layer Download PDF

Info

Publication number
TWI495009B
TWI495009B TW099104619A TW99104619A TWI495009B TW I495009 B TWI495009 B TW I495009B TW 099104619 A TW099104619 A TW 099104619A TW 99104619 A TW99104619 A TW 99104619A TW I495009 B TWI495009 B TW I495009B
Authority
TW
Taiwan
Prior art keywords
etching
gas
sidewall
sulfur
etching method
Prior art date
Application number
TW099104619A
Other languages
English (en)
Other versions
TW201128701A (en
Inventor
Tom Ni
Seiichi Takayama
Zheng Tao
Original Assignee
Advanced Micro Fab Equip Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Fab Equip Inc filed Critical Advanced Micro Fab Equip Inc
Priority to TW099104619A priority Critical patent/TWI495009B/zh
Publication of TW201128701A publication Critical patent/TW201128701A/zh
Application granted granted Critical
Publication of TWI495009B publication Critical patent/TWI495009B/zh

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Description

一種含矽絕緣層的等離子刻蝕方法
本發明涉及半導體器件的製造領域，尤其涉及一種含矽絕緣層的等離子刻蝕方法。
刻蝕工藝是指在製造半導體器件過程中採用化學溶液或腐蝕性氣體或等離子體除去晶圓內或晶圓表面膜層中不需要的部分的工藝。通常主要用化學溶液進行刻蝕的方法為濕法刻蝕，採用腐蝕性氣體或等離子體進行刻蝕的方法為幹法刻蝕。目前，可以使電路圖形變得更精細的幹法刻蝕得到越來越廣泛的使用。
濕法刻蝕中，用強酸的化學反應進行各向同性刻蝕，即使被掩膜覆蓋的部分也可以被刻蝕。相反，幹法刻蝕用反應離子刻蝕，其中，用例如等離子態的鹵素的腐蝕性化學氣體和等離子態離子進行刻蝕。因此，幹法刻蝕可以實現只在晶圓上按垂直方向進行刻蝕的各向異性刻蝕，所以，幹法刻蝕適用于要求高精度的精細工藝，例如，適用於甚大型積體電路(VLSI)工藝。
傳統的等離子處理裝置包含導入處理氣體的反應腔室，所述反應腔室內配置有由一對上部電極和下部電極組成的平行平板電極。在將處理氣體導入反應腔室內的同時，在下部電極上施加高頻電壓，在電極間形成高頻電場，在高頻電場的作用下形成處理氣體的等離子體。
現有工藝在刻蝕以現有工藝在刻蝕含矽絕緣層或低k介電層(比如，主要成份為SiO2 ，或SiOC)時，形成通孔圖形的過程中，通常採用Cx Fy 化合物，含碳時會添加O2 ，Cx Fy 化合物可以是CF4 、C2 F6 、C3 F8 、C4 F8 、C4 F6 、C5 F8 等。經過高頻電場的作用，形成等離子體，對絕緣層進行刻蝕。為了保證足夠的刻蝕速率，刻蝕氣體在等離子條件下必須能夠和刻蝕的目標材料自發反應，但是這樣一來刻蝕就不具有了方向性，成為等方向性刻蝕(isotropic etch)。在器件精度要求越來越高的趨勢下無疑不能滿足刻蝕要求。出現等方向性刻蝕的典型外觀特徵是從掩膜向下刻蝕過程中，刻蝕介面的側壁出現弧形輪廓線，使得刻蝕所得的線條尺寸與掩膜所定義的線條尺寸出現很大偏移(CD shift)。所以現有工藝通常會在刻蝕的同時添加側壁保護氣體，以使側壁不被刻蝕氣體刻蝕掉。
用刻蝕氣體和側壁保護氣體同時供應可以實現非等向性刻蝕(anisotropic etch)，但是對刻蝕速率會有很大的影響，造成刻蝕率降低，而且由於刻蝕氣體、側壁保護氣體和刻蝕目標層甚至目標層上的掩膜層均參與了整個反應過程，整個反應過程受多個因素的影響，不同的因素相互作用，所以很難調試獲得最佳的刻蝕參數配置，即使獲得了也要付出大量人力和時間。
同時在刻蝕含矽材料時通常用含鹵素的氣體，典型的含鹵素氣體是用含氟氣體如氟碳化合物等，在刻蝕形成的溝道或通孔側壁形成聚合物以保護側壁。在刻蝕的溝道或通孔具有非常高的深寬比(aspect ratio)時，處於溝道或通孔上端形成的聚合物會被部分入射的離子轟擊形成破損，或者上端的聚合物與反應過程中產生的氣體或活性物質(radical)反應被消耗，比如在刻蝕SiO2 時反應中產生的O*會消耗掉部分側壁聚合物，所以隨著刻蝕的不斷深入，上層聚合物側壁保護膜會不同程度地出現破損，從而導致對側壁出現刻蝕。
現有技術中，在刻蝕有機物材料層如無定形碳或聚合物層時，通常會用O2 刻蝕，並同時添加含硫成份的氣體。含硫成份的氣體中的硫會在側壁和碳形成碳硫鍵，防止氧與側壁上的碳反應，或者在溫度低於室溫時，可以在側壁形成硫的沉積層，在刻蝕完成後加溫，沉積的硫就昇華去除掉了。但是這樣的側壁保護也存在問題，因為O2 會與側壁保護氣體中的硫反應形成SO2 ，不僅減弱了刻蝕速率與側壁保護的效果，還會對整個反應腔和排氣系統形成污染。SO2 還會造成光刻膠的刻蝕選擇比下降，進一步會造成圖形尺寸精度下降。
所以業界需要一個全面解決等離子刻蝕中側壁保護的方法，以實現高精度、快速高效、無污染的刻蝕。
本發明的目的在於提供一種刻蝕含矽絕緣層的方法，其不僅能夠提供較好的形貌控制，而且可以實現高精度、快速高效、無反應腔污染的刻蝕。
本發明是通過以下技術方法實現的：一種含矽絕緣層的等離子刻蝕方法，包括：刻蝕步驟，提供一刻蝕氣體在等離子體作用下對所述含矽的材料層進行刻蝕，並刻蝕至一定深度，以露出一刻蝕介面，所述刻蝕介面包括側壁；側壁鈍化步驟，提供一含硫成份的反應氣體，在等離子體作用下，在所述刻蝕介面的側壁形成含硫成份的聚合物，沉積或附著在所述刻蝕介面的側壁表面；交替循環所述刻蝕步驟和側壁鈍化步驟，直到刻蝕到達目標深度。
其中含矽絕緣層選自SiO2 、SiOF、SiOC、SiOCH、Si3 N4 中的一種。
可選的，所述刻蝕氣體包括所述刻蝕氣體包括氟碳化合物CxFy或氟碳氫化合物Cx Hy Fz ，其中x、y與z均為大於或等於1的自然數。其中刻蝕氣體進一步包括Ar或O2 或二者的混合氣體可選的，所述含硫成分氣體包括COS、H2 S、CS2 、S2 Cl2 、S2 F2 、SF2 、SF4 、S2 F10 、Sx Bry 中的一種或至少兩種的混合物，其中x、y均為大於或等於1的自然數。
與現有技術相比，本發明具有以下優點：使用本發明的等離子刻蝕方法，可以使刻蝕步驟和側壁鈍化步驟相互獨立進行而不會互相干擾、影響，在刻蝕步驟中僅向反應腔內通入刻蝕反應氣體而專門進行刻蝕反應，而在側壁鈍化步驟時僅向反應腔內通入含硫成份的反應氣體而專門進行側壁鈍化反應，使刻蝕步驟和側壁鈍化步驟更高效、刻蝕或側壁鈍化處理的速率更高，並且不會產生如現有技術中將刻蝕反應氣體和含硫成份的反應氣體因混合反應而導致的整體刻蝕速率低和反應腔污染問題。同時，使用本發明的等離子刻蝕方法刻蝕出來的形貌不會出現弓形，也不會出現關鍵尺寸偏移的問題。
本發明提供一種含矽絕緣層的等離子刻蝕方法，包括相互獨立進行的刻蝕步驟和側壁鈍化步驟(側壁保護步驟)，並且在刻蝕過程中交替循環所述刻蝕步驟和側壁鈍化步驟，直到刻蝕到達目標深度。其中，在刻蝕步驟中提供一刻蝕氣體在等離子體作用下對所述含矽的絕緣材料層進行刻蝕，並刻蝕至一定深度，以露出一刻蝕介面，所述刻蝕介面包括側壁；在側壁鈍化步驟中，提供一含硫成份的反應氣體，在等離子體作用下，在所述刻蝕介面的側壁形成含硫成份的聚合物，沉積或附著在所述刻蝕介面的側壁表面。
使用本發明的等離子刻蝕方法刻蝕含矽絕緣層，可以使刻蝕步驟和側壁鈍化步驟相互獨立進行而不會互相干擾、影響，在刻蝕步驟中僅向反應腔內通入刻蝕反應氣體而專門進行刻蝕反應，而在側壁鈍化步驟時僅向反應腔內通入含硫成份的反應氣體而專門進行沉積反應，使刻蝕步驟和側壁鈍化步驟更高效、刻蝕或沉積處理的速率更高，並且不會產生如現有技術中將刻蝕反應氣體和含硫成份的反應氣體因混合反應而導致的整體刻蝕速率低和反應腔污染問題。同時，使用本發明的等離子刻蝕方法刻蝕出來的形貌不會出現弓形，也不會出現關鍵尺寸偏移的問題。
本發明等離子刻蝕方法可以應用在典型的如電容耦合型(CCP)或電感耦合型(ICP)反應腔中。在電容耦合型反應腔中，通過施加高頻射頻功率源(如13MHZ或60MHZ)到上下電極之間，以產生等離子體。還可以進一步施加低頻射頻功率源(比如2MHZ)到放置被處理基片的下電極，以控制離子入射的能量。在採用ICP等離子反應腔時，高頻射頻功率源被施加到一個或多個電感線圈，線圈中流過的電流產生的高頻電磁場穿過絕緣材料(如，石英)的視窗被耦合到反應腔中，反應腔中的氣體被電離後產生等離子體。在採用ICP等離子體反應腔時，低頻射頻功率源與在採用CCP等離子源一樣，可以被接到放置處理基片的下電極以控制離子入射的能量。
圖1是本發明刻蝕方法應用到絕緣層刻蝕時的結構圖。如圖1所示，目標刻蝕層是含矽的絕緣層30，可以是由SiO2 組成，也可以是多孔SiO2 或者摻雜了有機物質的Low-K材料。本發明刻蝕的含矽材料30除了包括矽氧化合物(如，SiO2 、SiOF、SiOC、SiOCH等)外，也可以是Si3 N4 。在絕緣層30之上是掩膜層12，該掩膜層可以是含碳的化合物，比如光刻膠或者是無定形碳，也可以是由其他不會與刻蝕氣體反應的材料製成，比如金屬掩膜。
本發明在刻蝕含矽絕緣層時將整個刻蝕過程分成交替進行的刻蝕步驟和側壁鈍化步驟(側壁保護步驟)。在刻蝕步驟中向反應腔中通入反應氣體與含矽的絕緣層材料30反應，其中反應氣體可以是氟碳化合物氣體，如C4 F8 、C4 F6 、C5 F8 、CF4 、CHF3 、CH2 F2 、CH2 F等，也可以是其他含鹵素氣體，與含矽材料反應。在供應刻蝕反應氣體時還可以選擇性地添加惰性氣體(如：氬氣)和O2 。在刻蝕氣體通入使反應腔中的氣壓達到50mT，在刻蝕時施加射頻電壓60MHZ/2MHZ到反應腔中點燃等離子體，其功率分別為1000W/2000W,其中含C4 F8 /Ar/O2 氣體的流量為30/800/30SCCM，持續約5秒左右。如圖2a所示在刻蝕到第一深度D1後，刻蝕氣體在刻蝕介面形成第一介面，包括底部介面50a和側壁介面50b。第一個刻蝕步驟完成，絕緣層刻蝕到D1深度時停止供刻蝕氣體，並開始切換沉積氣體進入側壁鈍化步驟。
上述刻蝕步驟和側壁鈍化步驟的切換可以是突變式的，亦即，在一次刻蝕步驟完成後準備切換進入隨後的側壁鈍化步驟時，確保刻蝕氣體從反應腔中被完全排空後再通入側壁鈍化步驟的氣體，這樣可以保證在側壁鈍化步驟中的反應氣體不包含前一步驟的刻蝕反應氣體，從而不會使二者混合，不僅不會影響沉積速率和效果，而且也徹底杜絕因二者混合而產生SO2 ，導致反應腔被污染的問題。
當然，上述刻蝕步驟和側壁鈍化步驟的切換也可以是漸進式的，亦即，在一次刻蝕步驟完成後準備切換進入隨後的側壁鈍化步驟時，並不等刻蝕氣體從反應腔中被完全排空後再通入側壁鈍化步驟的氣體，比如，在反應腔內還剩少量刻蝕氣體時就開始通入側壁鈍化反應氣體，隨著刻蝕氣體被逐漸抽走，側壁鈍化反應氣體在反應腔內的濃度逐漸提高到一定程度，沉積反應過程在整個等離子反應中就會占主導，反應進入側壁鈍化步驟。在這種切換方式下，雖然在刻蝕氣體和含硫成份的氣體會有一段時間在反應腔內共存，從而會有部分SO2 產生，但是產生SO2 的量有限，其在業內是可以接受的，相對現有技術仍然有技術優勢。
在側壁鈍化步驟中通入含硫氣體比如H2 S、SxCy、COS、硫與鹵素的化合物如Sx Cly 、Sx Fy 、Sx Bry (其中，x,y是大於或等於1的自然數)等。在側壁鈍化步驟中保持反應腔內氣壓在50mT，通入COS氣體達到氣體流量500sccm，施加射頻功率700W/0W(對應射頻功率60MHZ/2MHZ)，持續時間約為2秒鐘。在經過側壁鈍化步驟後，如圖2b中所示，在介面50上產生一層含硫的側壁鈍化保護層31。該側壁鈍化保護層31包括在刻蝕介面的底部介面50a的側壁鈍化保護層31a和沉積在刻蝕介面的側部介面50b的側壁鈍化保護層31b。完成一個刻蝕-側壁鈍化步驟循環後，繼續進行第二個刻蝕-側壁鈍化的步驟循環。如圖2c所示，在新的刻蝕步驟中，上一個側壁鈍化步驟中的介面50底面的側壁鈍化保護層31a被入射的等離子轟擊去除，刻蝕氣體向下繼續刻蝕。在上個刻蝕步驟中形成的氟碳壁聚會物由於有含硫物質的保護不會被含氧的反應物氧化，所以側壁的側壁鈍化保護層31b可以抵抗刻蝕氣體對側壁的刻蝕。在第二次刻蝕步驟使絕緣層的刻蝕深度達到如圖2c所示的D2時停止刻蝕，形成新的刻蝕介面51，新的刻蝕介面51包括底面51a和側壁51b。隨後再次切換進入側壁鈍化步驟，側壁鈍化步驟中側壁鈍化反應氣體、反應條件與形成圖2b所示結構的側壁鈍化步驟相同或作些許調整，使圖2c所形成的介面51a、51b上形成側壁鈍化保護層。如圖2d所示沉積或附著新的側壁鈍化保護層31到新的刻蝕介面51，其中側壁鈍化保護層31包括側壁保護層31b和底部保護層31a。
傳統的刻蝕方法利用氟碳化合物或氟碳氫化合物刻蝕SiO2 ，在刻蝕過程中氟碳化合物會在側壁形成很薄的聚合物層，利用該聚合物層保護側壁實現非等向性刻蝕。傳統利用氟碳化合物作為刻蝕氣體，在刻蝕過程中產生的聚會物可以在一定程度上保護刻蝕介面的側壁，但是隨著刻蝕孔深寬比的增加，先前形成在側壁的聚合物會受到部分破壞。該破壞可能來源於入射的等離子，也可能來源於通入的氧氣或SiO2 刻蝕中釋放出來的氧。如果單靠原有可控參數，比如刻蝕氣體的流量、稀釋氣體和O2 流量之類的調整手段很難保證長時間維持側壁保護聚合物完整。特別是在較高深寬比(比如深寬比>20)的刻蝕應用場合下，這部分被破壞的側壁側壁鈍化保護層會對刻蝕的最終效果造成很大的影響。所以本發明採用交替刻蝕和側壁鈍化步驟，並在側壁鈍化步驟中添加含硫氣體以在刻蝕介面側壁形成硫碳化合物，可以有效地保證刻蝕介面側壁的形狀，強化側壁保護層的強度、解決了現有技術刻蝕中刻蝕溝道或通孔出現的弧形側壁和關鍵尺寸偏移的問題。由於刻蝕氣體中的O2 和沉積氣體中的含硫氣體不是同時通入反應腔的，所以也就不會有現有技術出現的SO2 污染反應腔的問題產生。
在側壁鈍化步驟中，除了添加含硫氣體作為側壁鈍化反應氣體外，也可以使用或添加氟碳化合物Cx Fy 或氟碳氫化合物Cx Hy Fz (其中x、y與z均為大於或等於1的自然數)在側壁補充形成聚合物，以形成更好的側壁保護。這些氣體可以是CH4 、C2 H4 、CHF3 、CH2 F2 、CH3 F等氣體。如前所述，由於刻蝕氣體氟碳化合物形成的聚合物在刻蝕過程中會被破壞，造成側壁出現不希望的刻蝕，所以本發明在完成部分刻蝕後通過側壁鈍化步驟生成新的聚合物覆蓋在刻蝕介面，特別是刻蝕介面的側壁以形成更完整的側壁保護。這樣在含硫保護層的基礎上額外添加的側壁鈍化保護層對刻蝕步驟中側壁的保護更有效。
如圖2e所示是採用本發明刻蝕方法多次交替進行刻蝕-側壁鈍化步驟後的絕緣層刻蝕效果圖，其中側壁保護層31是根據本發明方法形成的側壁保護層。在用含硫氣體作為側壁保護氣體時的側壁保護層31是含硫的聚合物，通過側壁保護層31的保護，在絕緣層30的刻蝕過程中取得較佳的外觀輪廓。在完成整個溝道或通孔刻蝕後就可以進入下一步處理步驟。再交替循環前述刻蝕步驟和側壁鈍化步驟，直到刻蝕到達目標深度。
由於本發明的刻蝕方法將刻蝕步驟和側壁鈍化步驟分開，使得刻蝕步驟中的反應氣體與側壁鈍化步驟中的反應氣體分別存在於不同步驟中，兩者發生反應互相抵消或影響的機制就不存在了，所以刻蝕的速度和效率比現有技術更高，沉積的速度和效率也比現有技術更高，二者的反應氣體更容易調試優化，而且不會出現如現有技術中因含氧成份的刻蝕氣體和含硫成份的氣體混合共同參與刻蝕反應而使氧與硫反應生成SO2 ，造成反應腔和排氣系統的污染。
本發明雖然以較佳實施例公開如上，但其並不是用來限定本發明，任何本領域技術人員在不脫離本發明的精神和範圍內，都可以做出可能的變動和修改，因此本發明的保護範圍應當以本發明權利要求所界定的範圍為准。
12．．．掩膜層
30．．．絕緣層
31．．．側壁鈍化保護層
31a．．．底部保護層
31b．．．側壁保護層
50a．．．底部介面
50b．．．側壁介面
51a．．．底部介面
51b．．．側壁介面
D1．．．深度
D2．．．深度
圖1示出了運用本發明一個具體實施例的刻蝕方法來刻蝕的晶圓結構圖，它包括運用本發明刻蝕方法來刻蝕的含矽絕緣層30。
圖2a為根據本發明的一個具體實施例的絕緣層30進行第一次刻蝕步驟後所得到的結構示意圖。
圖2b為根據本發明的一個具體實施例的絕緣層30進行第一次側壁鈍化步驟後所得到的結構示意圖。
圖2c為根據本發明的一個具體實施例的絕緣層30進行第二次刻蝕步驟後所得到的結構示意圖。
圖2d為根據本發明的一個具體實施例的絕緣層30進行第二次側壁鈍化步驟後所得到的結構示意圖。
圖2e為根據本發明的一個具體實施例的絕緣層30完成絕緣層刻蝕後所得到的結構示意圖。
12．．．掩膜層
30．．．絕緣層
31．．．側壁鈍化保護層

Claims (9)

  1. 一種含矽絕緣層的等離子刻蝕方法，包括：刻蝕步驟，提供一刻蝕氣體在等離子體作用下對所述含矽的材料層進行刻蝕，並刻蝕至一定深度，以露出一刻蝕介面，所述刻蝕介面包括側壁；側壁鈍化步驟，提供一含硫成份的反應氣體，在等離子體作用下，在所述刻蝕介面的側壁沉積或附著含硫的側壁鈍化保護層；交替循環所述刻蝕步驟和側壁鈍化步驟，直到刻蝕到達目標深度。
  2. 如申請專利範圍第1項所述的刻蝕方法，其中，所述刻蝕氣體包括氟碳化合物Cx Fy 或氟碳氫化合物Cx Hy Fz ，其中x、y與z均為大於或等於1的自然數。
  3. 如申請專利範圍第2項所述的刻蝕方法，其中，所述刻蝕氣體包括C4 F8 、C4 F6 、C5 F8 、CF4 、CHF3 、CH2 F2 、CH3 F中的一種或至少兩種的混合氣體。
  4. 如申請專利範圍第1項所述的刻蝕方法，其中，所述刻蝕氣體進一步包括Ar或O2 或二者的混合氣體。
  5. 如申請專利範圍第1項所述的刻蝕方法，其中，所述含硫成份的反應氣體選自COS、H2 S、CS2 、S2 Cl2 、S2 F2 、SF2 、SF4 、S2 F10 中的一種或所列氣體中的至少兩種的混合物。
  6. 如申請專利範圍第1項所述的刻蝕方法，其中，所述含硫成份的反應氣體為成份含硫與鹵素的化合物氣體。
  7. 如申請專利範圍第1項所述的刻蝕方法，其中，所述含矽絕緣層為含SiO2、SiOF、SiOC、SiOCH、Si3N4的材料層中的一種。
  8. 如申請專利範圍第1項所述的刻蝕方法，其中，所述含矽絕緣層為多孔或者摻雜了有機物質的Low-K材料。
  9. 如申請專利範圍第1項所述的刻蝕方法，其中，所述含硫成份的反應氣體還包括額外的聚合物形成氣體碳氫化合物。
TW099104619A 2010-02-12 2010-02-12 A Plasma Etching Method with Silicon Insulating Layer TWI495009B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW099104619A TWI495009B (zh) 2010-02-12 2010-02-12 A Plasma Etching Method with Silicon Insulating Layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099104619A TWI495009B (zh) 2010-02-12 2010-02-12 A Plasma Etching Method with Silicon Insulating Layer

Publications (2)

Publication Number Publication Date
TW201128701A TW201128701A (en) 2011-08-16
TWI495009B true TWI495009B (zh) 2015-08-01

Family

ID=45025348

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099104619A TWI495009B (zh) 2010-02-12 2010-02-12 A Plasma Etching Method with Silicon Insulating Layer

Country Status (1)

Country Link
TW (1) TWI495009B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020215183A1 (en) * 2019-04-22 2020-10-29 Applied Materials, Inc. Methods for etching a material layer for semiconductor applications

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102737983B (zh) * 2012-07-05 2015-06-17 中微半导体设备(上海)有限公司 半导体结构的形成方法
CN103021912B (zh) * 2012-12-24 2015-10-07 中微半导体设备(上海)有限公司 半导体刻蚀装置及半导体结构的刻蚀方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200516662A (en) * 2003-11-14 2005-05-16 Ind Tech Res Inst Method for smoothing the sidewall ripples of an etching structure
TW200629403A (en) * 2004-12-06 2006-08-16 Matsushita Electric Ind Co Ltd Dry etching method and apparatus
TW200908138A (en) * 2007-05-03 2009-02-16 Lam Res Corp Hardmask open and etch profile control with hardmask open

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200516662A (en) * 2003-11-14 2005-05-16 Ind Tech Res Inst Method for smoothing the sidewall ripples of an etching structure
TW200629403A (en) * 2004-12-06 2006-08-16 Matsushita Electric Ind Co Ltd Dry etching method and apparatus
TW200908138A (en) * 2007-05-03 2009-02-16 Lam Res Corp Hardmask open and etch profile control with hardmask open

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020215183A1 (en) * 2019-04-22 2020-10-29 Applied Materials, Inc. Methods for etching a material layer for semiconductor applications

Also Published As

Publication number Publication date
TW201128701A (en) 2011-08-16

Similar Documents

Publication Publication Date Title
US6692903B2 (en) Substrate cleaning apparatus and method
US7473377B2 (en) Plasma processing method
CN101800175B (zh) 一种含硅绝缘层的等离子刻蚀方法
US7244313B1 (en) Plasma etch and photoresist strip process with intervening chamber de-fluorination and wafer de-fluorination steps
KR101299661B1 (ko) 정규형 저유전율 유전체 재료 및/또는 다공형 저유전율유전체 재료의 존재 시 레지스트 스트립 방법
WO2012154429A2 (en) Methods of dry stripping boron-carbon films
WO2006028858A2 (en) Methods of removing photoresist on substrates
JP2013030778A (ja) 二層レジストプラズマエッチングの方法
JP4648900B2 (ja) 基板からフォトレジストを除去する方法
TW201611113A (zh) 電漿處理方法
KR20130093038A (ko) 유기 하드마스크들을 에칭하는 방법
JP2003023000A5 (zh)
TWI495009B (zh) A Plasma Etching Method with Silicon Insulating Layer
TWI806871B (zh) 多孔低介電常數介電蝕刻
CN101789372A (zh) 一种含硅绝缘层的等离子刻蚀方法
JP5642427B2 (ja) プラズマ処理方法
TWI445079B (zh) A plasma etching method for etching carbon - containing layers
TWI442469B (zh) A plasma etching method for carbon - containing layer
TWI570803B (zh) A deep silicon etch method
TWI360176B (zh)
JP2004514272A (ja) 基板のクリーニング装置及び方法
TW201128702A (en) Method for plasma etching a silicon-containing insulating layer
JP7202489B2 (ja) プラズマ処理方法
JP3038984B2 (ja) ドライエッチング方法
KR100528266B1 (ko) 건식에칭후측벽잔류물제거용용액및제거방법