CN103021912B - 半导体刻蚀装置及半导体结构的刻蚀方法 - Google Patents
半导体刻蚀装置及半导体结构的刻蚀方法 Download PDFInfo
- Publication number
- CN103021912B CN103021912B CN201210567793.6A CN201210567793A CN103021912B CN 103021912 B CN103021912 B CN 103021912B CN 201210567793 A CN201210567793 A CN 201210567793A CN 103021912 B CN103021912 B CN 103021912B
- Authority
- CN
- China
- Prior art keywords
- power source
- bias power
- etching
- etched
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
一种半导体刻蚀装置及半导体结构的刻蚀方法,所述半导体结构的刻蚀方法包括:先利用具有第一偏置功率源的刻蚀工艺对所述待刻蚀材料层进行刻蚀,所述第一偏置功率源产生持续偏置功率,形成第一开口,所述第一开口未暴露出所述刻蚀阻挡层;然后利用具有第二偏置功率源的刻蚀工艺对所述第一开口进行刻蚀,所述第二偏置功率源产生脉冲偏置功率,直到暴露出所述刻蚀阻挡层,形成第二开口。由于先利用持续偏置功率形成偏置电压进行刻蚀,侧壁形貌较佳且对光刻胶层具有较大的刻蚀选择比,然后在还未暴露出刻蚀阻挡层之前,换成脉冲偏置功率形成偏置电压进行刻蚀,避免在靠近刻蚀阻挡层的待刻蚀材料层的侧壁底部形成切口。
Description
技术领域
本发明涉及半导体技术,特别涉及一种半导体刻蚀装置及半导体结构的刻蚀方法。
背景技术
在半导体制造工艺中,通常需要对半导体层进行刻蚀形成深通孔。为了能有效的控制深通孔的深度,需要在形成半导体层之前先形成一层刻蚀阻挡层,利用所述刻蚀阻挡层作为刻蚀终止层,有利于形成精确深度的通孔,其中所述刻蚀阻挡层一般为氧化硅、氮化硅等绝缘材料。由于目前刻蚀的通孔的深宽比已经达到10:1,甚至达到30:1以上,为了保证制造工艺具有经济可行性,这些工艺必须以较高的刻蚀速率进行,以保证合理的产能,但同时也需要保证通孔侧壁具有良好的形貌。
目前,传统的单一步骤等离子体刻蚀工艺已不能满足这些工艺要求,因此开发出了多步刻蚀(bosch etch)工艺,交替进行刻蚀/沉积聚合物侧墙的步骤,例如在专利号为US4985114A的美国专利文献公开了一种结合射频偏置衬底电极使用高密度等离子体源进行多步刻蚀方法。利用六氟化硫(SF6)作为刻蚀气体,利用四氯化碳(CCl4)作为沉积气体,每隔若干秒两种气体交替通入,使得不停地进行刻蚀和在侧壁暴露出的侧壁上形成聚合物侧墙,刻蚀速率较大且深宽比较高。
但发明人发现,请参考图1,利用所述方法形成的通孔2在与刻蚀阻挡层3相接触的位置会出现切口1(notching),所述切口1位于半导体层4和刻蚀阻挡层3之间,会影响刻蚀后的半导体层4与刻蚀阻挡层3之间的结合力,且后续在所述通孔2内填充其他材料时,可能不能完全将所述切口1填充,会在形成的半导体结构内形成空洞,会影响半导体结构的电学性能。
发明内容
本发明解决的问题是提供一种半导体刻蚀装置及半导体结构的刻蚀方法,能有效地消除通孔底部的切口,且形成的通孔的侧壁形貌较佳,刻蚀选择比较高。
为解决上述问题,本发明技术方案提供了一种半导体刻蚀装置,包括:反应腔,所述反应腔内具有承片台,用于放置待刻蚀基片;供气源,用于向所述反应腔内通入反应气体;排气口,用于将反应腔内多余的反应气体和反应残留物排出反应腔;等离子体射频功率源,用于将反应腔内的反应气体等离子体化;与所述承片台相连接的第一偏置功率源和第二偏置功率源,与所述第一偏置功率源和第二偏置功率源相连接的控制单元,通过所述控制单元的控制,使得第一偏置功率源和第二偏置功率源其中一种在待刻蚀基片表面形成偏压,且所述第一偏置功率源产生持续偏置功率,所述第二偏置功率源产生脉冲偏置功率。
可选的,所述第一偏置功率源的功率范围为10瓦~150瓦,所述第一偏置功率源的固有频率为400千赫兹、2兆赫兹、13.56兆赫兹或27兆赫兹。
可选的,所述第二偏置功率源的功率范围为10瓦~150瓦,所述第二偏置功率源的固有频率为400千赫兹,所述第二偏置功率源的脉冲频率为10赫兹~100千赫兹。
可选的,所述第二偏置功率源的脉冲频率为1000赫兹。
可选的,所述等离子体射频功率源产生持续射频功率或脉冲射频功率,利用所述持续射频功率或脉冲射频功率将反应气体等离子体化。
可选的,所述等离子体射频功率源为电感耦合射频功率源或电容耦合射频功率源。
本发明技术方案还提供了一种半导体结构的刻蚀方法,包括:提供半导体衬底,所述半导体衬底表面具有刻蚀阻挡层,所述刻蚀阻挡层表面具有待刻蚀材料层;在所述待刻蚀材料层表面形成掩膜层;以所述掩膜层为掩膜,利用具有第一偏置功率源的刻蚀工艺对所述待刻蚀材料层进行刻蚀,所述第一偏置功率源产生持续偏置功率,形成第一开口,所述第一开口未暴露出所述刻蚀阻挡层;将第一偏置功率源切换成第二偏置功率源,利用具有第二偏置功率源的刻蚀工艺对所述第一开口进行刻蚀,所述第二偏置功率源产生脉冲偏置功率,直到暴露出所述刻蚀阻挡层,形成第二开口。
可选的,所述具有第一偏置功率源的刻蚀工艺包括刻蚀步骤和聚合物沉积步骤,其中,在刻蚀步骤,通入用于刻蚀的反应气体,利用所述第一偏置功率源将用于刻蚀的反应气体的等离子体加速后轰击待刻蚀材料层,对掩膜层暴露出的待刻蚀材料层进行刻蚀;在聚合物沉积步骤,通入用于沉积聚合物的反应气体,用于沉积聚合物的反应气体的等离子体在掩膜层表面、刻蚀形成的开口侧壁和底部表面沉积形成聚合物。
可选的,所述第一偏置功率源的功率范围为10瓦~150瓦,所述第一偏置功率源的固有频率为400千赫兹、2兆赫兹、13.56兆赫兹或27兆赫兹。
可选的,所述具有第二偏置功率源的刻蚀工艺包括刻蚀步骤和聚合物沉积步骤,其中,在刻蚀步骤,通入用于刻蚀的反应气体,第二偏置功率源将用于刻蚀的反应气体的等离子体加速后轰击待刻蚀材料层,对掩膜层暴露出的待刻蚀材料层进行刻蚀;在聚合物沉积步骤,通入用于沉积聚合物的反应气体,用于沉积聚合物的反应气体的等离子体在掩膜层表面、刻蚀形成的开口侧壁和底部表面沉积形成聚合物。
可选的,所述第二偏置功率源的功率范围为10瓦~150瓦,所述第二偏置功率源的固有频率为400千赫兹,所述第二偏置功率源的脉冲频率为10赫兹~100千赫兹。
可选的,所述第二偏置功率源的脉冲频率为1000赫兹。
可选的,所述第一开口的深度占所述待刻蚀材料层的总厚度的10%~90%。
可选的,所述第二开口为通孔或沟槽。
可选的,所述刻蚀阻挡层的材料为氧化硅、氮化硅或氮氧化硅。
可选的,所述待刻蚀材料层的材料为单晶硅、多晶硅、锗、碳化硅或锗硅。
可选的,当所述待刻蚀材料层的材料为单晶硅时,用于刻蚀的反应气体为SF6、NF3其中的一种或两种,用于沉积聚合物的反应气体为C4F8、C4F6、CHF3、CH2F2其中的一种或几种
与现有技术相比,本发明具有以下优点:
所述半导体刻蚀装置可以先后输出两套不同的偏置功率,使得施加在待刻蚀基片上的偏置电压可以为持续偏压或脉冲偏压。由于利用脉冲偏压进行多步刻蚀工艺可以避免在待刻蚀材料层底部发生底刻,不会形成切口,而利用持续偏压进行多步刻蚀工艺形成的侧壁形貌较佳,通过合理安排两种偏置功率的使用顺序,可以形成较佳的刻蚀图形。且所述第一偏置功率源、第二偏置功率源集成在一台半导体刻蚀装置中,使得对待刻蚀基片进行刻蚀的整个过程中不需要更换机台,节省了工艺成本,避免了系统误差和可能引发的待刻蚀基片被污染。
进一步的,所述半导体结构的刻蚀方法先利用具有第一偏置功率源的刻蚀工艺对所述待刻蚀材料层进行刻蚀,所述第一偏置功率源产生持续偏置功率,形成第一开口,所述第一开口未暴露出所述刻蚀阻挡层;然后将所述第一偏置功率源切换成第二偏置功率源,利用具有第二偏置功率源的刻蚀工艺对所述第一开口进行刻蚀,所述第二偏置功率源产生脉冲偏置功率,直到暴露出所述刻蚀阻挡层,形成第二开口。由于先利用持续偏置功率形成偏置电压进行刻蚀,侧壁形貌较佳且对光刻胶层具有较大的刻蚀选择比,从而只需要形成较薄的光刻胶,有利于提高光刻胶的光刻精度和侧壁形貌,且所述第一开口的底部仍为具有导电能力的待刻蚀材料层,不会有正离子聚集,然后在还未暴露出刻蚀阻挡层之前,换成脉冲偏置功率形成偏置电压进行刻蚀,避免在靠近刻蚀阻挡层的待刻蚀材料层的侧壁底部形成切口。
附图说明
图1是现有刻蚀技术的形成的通孔的剖面结构示意图;
图2是本发明实施例的半导体刻蚀装置的结构示意图;
图3是本发明实施例的半导体结构的刻蚀方法的流程示意图;
图4至图7是本发明实施例的半导体结构的刻蚀过程的剖面结构示意图。
具体实施方式
发明人发现,在现有的多步刻蚀工艺中,用于产生偏置电压的偏置功率源通常产生持续的射频信号,利用所述持续的射频信号产生持续偏置功率,使得待刻蚀基片表面具有偏置电压。当反应气体的等离子体到达待刻蚀基片的表面时,请参考图1,由于等离子体中的正离子和电子具有不同的角度分布(angular distribution),带正电的正离子趋向于聚集到待刻蚀结构的底部,而带负电的电子趋向于聚集到待刻蚀结构的顶部。且由于现有的刻蚀阻挡层多为绝缘材料,当刻蚀到刻蚀阻挡层表面时,所述聚集到暴露出的刻蚀阻挡层表面的正离子不能导走,使得带正电的正离子越聚越多,位于刻蚀阻挡层表面的正离子产生的电场会使得后续到达的正离子的轨迹发生偏转,从而对靠近刻蚀阻挡层表面的半导体层的侧壁底部进行刻蚀,形成切口。
为了避免所述靠近刻蚀阻挡层表面的半导体层的侧壁底部具有切口,发明人将产生脉冲射频信号的偏置功率源用于产生脉冲式的偏置电压,使得当偏置电压间歇式为零时,位于所述刻蚀阻挡层表面聚集的正离子能够散开,使得所述刻蚀阻挡层表面聚集的正离子较少,所形成的电场不会使后续到达的正离子的轨迹发生偏转,从而不会对靠近刻蚀阻挡层表面的半导体层的侧壁底部进行刻蚀,不会形成切口。但是与产生持续射频信号的偏置功率源相比,利用产生脉冲射频信号的偏置功率源来形成偏置电压时,刻蚀形成的通孔的侧壁形貌较差,不够光滑,会影响后续在通孔内填充的结构的电学性能。且由于产生脉冲射频信号的偏置功率源的固有频率通常为400KHz,而产生脉冲射频信号的偏置功率源的固有频率通常为13.56MHz,较小的固有频率的脉冲信号产生的等离子体的能量较大,使得利用光刻胶层为掩膜时对光刻胶层的刻蚀选择比较小。为了避免光刻胶层被刻蚀完,需要形成更厚的光刻胶,提高了工艺成本,且较厚的光刻胶层不利于光刻图形的光刻精度和侧壁形貌的控制。
因此,本发明实施例提供了一种半导体刻蚀装置及半导体结构的刻蚀方法,先利用具有第一偏置功率源的刻蚀工艺对所述待刻蚀材料层进行刻蚀,所述第一偏置功率源产生持续偏置功率,形成第一开口,所述第一开口未暴露出所述刻蚀阻挡层;然后将所述第一偏置功率源切换成第二偏置功率源,利用具有第二偏置功率源的刻蚀工艺对所述第一开口进行刻蚀,所述第二偏置功率源产生脉冲偏置功率,直到暴露出所述刻蚀阻挡层,形成第二开口。由于先利用持续偏置功率形成偏置电压进行刻蚀,侧壁形貌较佳且对光刻胶层具有较大的刻蚀选择比,从而只需要形成较薄的光刻胶,有利于提高光刻胶的光刻精度和侧壁形貌,且所述第一开口的底部仍为具有导电能力的待刻蚀材料层,不会有正离子聚集,然后在还未暴露出刻蚀阻挡层之前,换成脉冲偏置功率形成偏置电压进行刻蚀,避免在靠近刻蚀阻挡层的待刻蚀材料层的侧壁底部形成切口。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
本发明实施例首先提供了一种半导体刻蚀装置,请参考图2,为本发明实施例的半导体刻蚀装置的结构示意图,具体包括:反应腔110,所述反应腔110内具有承片台120,用于放置待刻蚀基片125;供气源130,所述供气源130与反应腔110的顶部相连接且向所述反应腔110内通入反应气体,所述反应气体包括用于刻蚀的反应气体和用于沉积聚合物的反应气体;排气口170,与真空泵175相连接,利用真空泵175将反应腔110内刻蚀形成的反应残留物和多余的反应气体排出反应腔;电感耦合射频功率源140,通过第三射频匹配器141与围绕反应腔110侧壁设置的电感线圈142相连接,所述电感耦合射频功率源140产生的射频信号通过电感线圈142将反应腔110内的气体等离子体化;第一偏置功率源150,通过第一射频匹配器151与承片台120相连接,所述第一偏置功率源150产生持续偏置功率,在所述待刻蚀基片125表面形成偏压;第二偏置功率源160,通过第二射频匹配器161与承片台120相连接,所述第二偏置功率源160产生脉冲偏置功率,在所述待刻蚀基片125表面形成偏压;与所述第一偏置功率源150、第二偏置功率源160相连接的控制单元180,使得同一时间内第一偏置功率源150和第二偏置功率源160最多只有一个处于开启状态。
在本实施例中,所述第一偏置功率源150产生的射频信号为持续射频信号,使得第一偏置功率源150打开时,在待刻蚀基片125表面形成持续偏压。在本实施例中,所述半导体刻蚀装置用于进行多步刻蚀(bosch etch)工艺。利用所述第一偏置功率源150进行多步刻蚀/聚合物沉积工艺时,通入用于刻蚀的反应气体,所述半导体刻蚀装置处于刻蚀步骤,通入用于沉积聚合物的反应气体,所述半导体刻蚀装置处于聚合物沉积步骤。其中,所述第一偏置功率源150的功率范围为10瓦~150瓦。在本实施例中,所述第一偏置功率源150的固有频率通常为13.56兆赫兹,在其他实施例中,所述第一偏置功率源的固有频率还可以为400千赫兹、2兆赫兹或27兆赫兹。
在本实施例中,所述第二偏置功率源160的射频信号为脉冲射频信号,使得第二偏置功率源160打开时,在待刻蚀基片125表面形成脉冲偏压。由于本发明实施例的所述半导体刻蚀装置用于进行多步刻蚀/聚合物沉积工艺,利用所述第二偏置功率源160进行多步刻蚀/聚合物沉积工艺时,通入用于刻蚀的反应气体,所述半导体刻蚀装置处于刻蚀步骤,通入用于沉积聚合物的反应气体,所述半导体刻蚀装置处于聚合物沉积步骤。所述第二偏置功率源160的功率范围为10瓦~150瓦,所述第二偏置功率源160的固有频率为400千赫兹。所述第二偏置功率源160的脉冲频率为10赫兹~100千赫兹,且可通过调节所述第二偏置功率源160的脉冲频率和占空比来调节偏置电压施加的时间,从而调节最终刻蚀阻挡层表面聚集的正离子的数量。
在本实施例中,一个控制单元180与所述第一偏置功率源150、第二偏置功率源160相连接,且所述控制单元180可以控制第一偏置功率源150、第二偏置功率源160的开启和关闭,使得同一时间内只有第一偏置功率源150或第二偏置功率源160处于开启状态,使得利用所述第一偏置功率源150和第二偏置功率源160其中一种在待刻蚀基片125表面形成偏压。且通过交替的开启和关闭第一偏置功率源150或第二偏置功率源160,可以交替地在待刻蚀基片125表面形成持续偏压或脉冲偏压。
在其他实施例中,所述半导体刻蚀装置具有两个控制单元,分别与第一偏置功率源、第二偏置功率源相连接,通过对刻蚀时间的控制,使得第一偏置功率源处于开启的时候,第二偏置功率源处于关闭状态;第二偏置功率源处于开启的时候,第一偏置功率源处于关闭状态,从而可以交替地在待刻蚀基片表面形成持续偏压或脉冲偏压。
等离子体射频功率源产生的射频信号可以为持续射频信号或脉冲射频信号,用于将反应腔内的反应气体等离子体化。
在本实施例中,等离子体射频功率源为电感耦合射频功率源140,所述电感耦合射频功率源140产生的射频信号通过电感线圈142将反应腔110内的气体等离子体化。
在其他实施例中,等离子体射频功率源为电容耦合射频功率源,所述电感耦合射频功率源通过第三射频匹配器与反应腔内的上电极或下电极相连接,所述电容耦合射频功率源产生的射频信号通过上下电极形成的电容将反应腔内的气体等离子体化,其中,所述上电极为反应腔的顶部表面,下电极为承片台。
由于所述半导体刻蚀装置可以先后输出两套不同的偏置功率,使得施加在待刻蚀基片上的偏置电压可以为持续偏压或脉冲偏压。由于利用脉冲偏压进行多步刻蚀工艺可以避免在待刻蚀材料层底部发生底刻,不会形成切口,而利用持续偏压进行多步刻蚀工艺形成的侧壁形貌较佳,通过合理安排两种偏置功率的使用顺序,可以形成较佳的刻蚀图形。且所述第一偏置功率源、第二偏置功率源集成在一台半导体刻蚀装置中,使得对待刻蚀基片进行刻蚀的整个过程中不需要更换机台,节省了工艺成本,避免了系统误差和可能引发的待刻蚀基片被污染。
本发明实施例还提供了一种利用所述半导体刻蚀装置进行刻蚀的半导体结构的刻蚀方法,请参考图3,为所述半导体结构的刻蚀方法的流程示意图,具体包括:
步骤S101,提供半导体衬底,所述半导体衬底表面具有刻蚀阻挡层,所述刻蚀阻挡层表面具有待刻蚀材料层;
步骤S102,在所述待刻蚀材料层表面形成掩膜层;
步骤S103,以所述掩膜层为掩膜,利用具有第一偏置功率源的刻蚀工艺对所述待刻蚀材料层进行刻蚀,所述第一偏置功率源产生持续偏置功率,形成第一开口,所述第一开口未暴露出所述刻蚀阻挡层;
步骤S104,将所述第一偏置功率源切换成第二偏置功率源,利用具有第二偏置功率源的刻蚀工艺对所述第一开口进行刻蚀,所述第二偏置功率源产生脉冲偏置功率,直到暴露出所述刻蚀阻挡层,形成第二开口。
具体的,请参考图4,提供半导体衬底200,所述半导体衬底200表面具有刻蚀阻挡层210,所述刻蚀阻挡层210表面具有待刻蚀材料层220。
所述半导体衬底200可以为硅衬底、锗衬底、锗硅衬底、砷化镓衬底、氮化镓衬底或绝缘体上硅衬底、玻璃衬底其中的一种。在本实施例中,所述半导体衬底200为硅衬底。
所述刻蚀阻挡层210的材料为氧化硅、氮化硅、氮氧化硅等绝缘材料,且所述刻蚀阻挡层210和待刻蚀材料层220之间具有较大的刻蚀选择比,使得刻蚀待刻蚀材料层220的刻蚀气体不容易刻蚀所述刻蚀阻挡层210,刻蚀形成的开口停止在所述刻蚀阻挡层210表面。所述刻蚀阻挡层210可以为单层结构或多层堆叠结构。
所述待刻蚀材料层220的材料为单晶硅、多晶硅、锗、碳化硅、锗硅等半导体材料,在本实施例中,所述待刻蚀材料层220的材料为单晶硅。
请参考图5,在所述待刻蚀材料层220表面形成掩膜层230,所述掩膜层230具有开口235,所述开口235的位置对应于后续形成的沟槽。其中,所述半导体衬底200、刻蚀阻挡层210、待刻蚀材料层220和掩膜层230共同构成了图2中的待刻蚀基片125。
所述掩膜层230可以为光刻胶层,也可以为硬掩膜层,例如氧化硅层、氮化硅层等,还可以包括位于待刻蚀材料层表面的硬掩膜层和位于硬掩膜层表面的光刻胶层。在本实施例中,所述掩膜层230为图形化的光刻胶层。
请参考图6和图2,以所述掩膜层230为掩膜,利用具有第一偏置功率源的刻蚀工艺对所述待刻蚀材料层220进行刻蚀,所述第一偏置功率源产生持续偏置功率,形成第一开口231,所述第一开口231未暴露出所述刻蚀阻挡层210表面。
所述具有第一偏置功率源的刻蚀工艺包括刻蚀步骤和聚合物沉积步骤,其中,在刻蚀步骤中,通入用于刻蚀的反应气体,所述反应气体被等离子体化后,利用所述第一偏置功率源150形成的持续偏压将反应气体的等离子体加速后,对掩膜层230暴露出的待刻蚀材料层220进行刻蚀;在聚合物沉积步骤,通入用于沉积聚合物的反应气体,所述反应气体被等离子体化后,所述反应气体的等离子体在掩膜层230表面、刻蚀形成的第一开口231侧壁和底部表面沉积形成聚合物(未图示)。所述刻蚀步骤和聚合物沉积步骤交替进行,从而刻蚀形成第一开口。
在本实施例中,所述第一偏置功率源150的功率范围为10瓦~150瓦,所述第一偏置功率源150的固有频率为13.56兆赫兹。所述用于刻蚀的反应气体和用于聚合物沉积的反应气体不同,在本实施例中,由于待刻蚀的材料为单晶硅,用于刻蚀的反应气体为SF6、NF3其中的一种或两种,用于聚合物沉积的反应气体为C4F8、C4F6、CHF3、CH2F2其中的一种或几种。
在本实施例中,形成所述第一开口时,所述第一偏置功率源150一直处于打开状态,所述第一偏置功率源150使得待刻蚀材料层220表面产生持续偏压。在其他实施例中,也可以在刻蚀步骤的第一偏置功率源的功率较大,在聚合物沉积步骤的第一偏置功率源的功率较小,或者也可以在刻蚀步骤的第一偏置功率源处于开启状态,在聚合物沉积步骤第一偏置功率源处于关闭状态,避免过大的偏置电压对聚合物沉积速率产生影响。
虽然所述第一偏置功率源150打开时会在待刻蚀基片(即为本实施例的半导体衬底)表面形成持续偏压,带正电的正离子趋向于聚集到第一开口的底部,而带负电的电子趋向于聚集到第一开口的顶部,但由于所述第一开口的底部仍为半导体材料,使得所述正离子的电荷通过半导体材料流走,不会发生正离子聚集,所述第一开口的底部不会形成使得后续到达的正离子的运动轨迹发生偏转的电场,不会对第一开口的侧壁进行过刻蚀。且由于所述第一偏置功率源150输出持续偏置功率,使得第一开口的侧壁形貌较佳,不会对光刻胶层进行过度刻蚀,从而不需要形成厚度较大的光刻胶层,降低了工艺成本,有利于提高光刻图形的光刻精度和侧壁形貌的控制。
在本实施例中,所述第一开口231的深度为待刻蚀材料层220总厚度的10%~90%,例如50%、60%、70%、80%、90%等。在其他实施例中,所述第一开口的深度占待刻蚀材料层总厚度的比例也可以大于90%或小于10%。
请参考图7和图2,将第一偏置功率源150切换成第二偏置功率源160,利用具有第二偏置功率源的刻蚀工艺对所述第一开口231(请参考图6)进行刻蚀,所述第二偏置功率源产生脉冲偏置功率,直到暴露出所述刻蚀阻挡层210,形成第二开口232。所述第二开口232为通孔或沟槽。
通过对刻蚀时间的控制,当第一开口的深度到了特定深度时,在本实施例中,当所述第一开口231的深度为待刻蚀材料层220总厚度的90%时,控制单元180将第一偏置功率源150关闭,将第二偏置功率源160打开,利用第二偏置功率源160产生脉冲射频信号,在待刻蚀基片(即本实施例的半导体衬底)表面形成脉冲偏压。
所述具有第二偏置功率源160的刻蚀工艺包括刻蚀步骤和聚合物沉积步骤,其中,在刻蚀步骤中,通入用于刻蚀的反应气体,所述反应气体被等离子体化后,利用所述第二偏置功率源160形成的脉冲偏压将反应气体的等离子体加速后,对掩膜层230暴露出的待刻蚀材料层220进行刻蚀;在聚合物沉积步骤,通入用于沉积聚合物的反应气体,所述反应气体被等离子体化后,所述反应气体的等离子体在掩膜层230表面、刻蚀形成的第一开口231侧壁和底部表面沉积形成聚合物(未图示)。所述刻蚀步骤和聚合物沉积步骤交替进行,直到暴露出刻蚀阻挡层,从而刻蚀形成第二开口232。
在本实施例中,所述第二偏置功率源160的功率范围为10瓦~150瓦,所述第二偏置功率源160的固有频率为400千赫兹,所述第二偏置功率源160的脉冲频率为1000赫兹。在其他实施例中,所述第二偏置功率源的脉冲频率也可以为其他频率。所述刻蚀步骤的反应气体和聚合物沉积步骤的反应气体不同,在本实施例中,由于待刻蚀的材料为单晶硅,刻蚀步骤的的反应气体为SF6、NF3其中的一种或两种,聚合物沉积步骤的反应气体为C4F8、C4F6、CHF3、CH2F2其中的一种或几种。
在本实施例中,形成第一开口后,形成第二开口之前,所述第二偏置功率源160一直处于打开状态,所述第二偏置功率源160使得待刻蚀材料层220表面产生脉冲偏压。在其他实施例中,也可以在刻蚀步骤的第二偏置功率源的功率较大,在聚合物沉积步骤的第二偏置功率源的功率较小,或者也可以在刻蚀步骤的第二偏置功率源处于开启状态,在聚合物沉积步骤第二偏置功率源处于关闭状态,避免过大的偏置电压对聚合物沉积速率产生影响。
由于所述一次刻蚀步骤和一次聚合物沉积步骤的持续时间为0.5~5秒,而所述第二偏置功率源的脉冲频率远小于刻蚀步骤、聚合物沉积步骤转换的频率,一个刻蚀步骤中有许多个脉冲偏压周期,当脉冲偏压不为零时,带正电的正离子趋向于聚集到第二开口的底部,当脉冲偏压为零时,在第二开口的底部的带正电的正离子会散开,使得所述第二开口的底部的正离子不会越聚越多,在刻蚀步骤中,到达第二开口的底部的正离子的轨迹不会发生偏转,不会发生底刻,形成切口。且利用具有第二偏置功率源的刻蚀工艺只对下半部分的待刻蚀材料层进行刻蚀,有利于控制第二开口侧壁的形貌,且避免对掩膜层进行过度刻蚀,不需要形成较厚的掩膜层。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (17)
1.一种半导体刻蚀装置,其特征在于,包括:
反应腔,所述反应腔内具有承片台,用于放置待刻蚀基片;
供气源,用于向所述反应腔内通入反应气体;
排气口,用于将反应腔内多余的反应气体和反应残留物排出反应腔;
等离子体射频功率源,用于将反应腔内的反应气体等离子体化;
与所述承片台相连接的第一偏置功率源和第二偏置功率源,与所述第一偏置功率源和第二偏置功率源相连接的控制单元,通过所述控制单元的控制,使得第一偏置功率源和第二偏置功率源其中一种在待刻蚀基片表面形成偏压,且所述第一偏置功率源产生持续偏置功率,所述第二偏置功率源产生脉冲偏置功率。
2.如权利要求1所述的半导体刻蚀装置,其特征在于,所述第一偏置功率源的功率范围为10瓦~150瓦,所述第一偏置功率源的固有频率为400千赫兹、2兆赫兹、13.56兆赫兹或27兆赫兹。
3.如权利要求1所述的半导体刻蚀装置,其特征在于,所述第二偏置功率源的功率范围为10瓦~150瓦,所述第二偏置功率源的固有频率为400千赫兹,所述第二偏置功率源的脉冲频率为10赫兹~100千赫兹。
4.如权利要求3所述的半导体刻蚀装置,其特征在于,所述第二偏置功率源的脉冲频率为1000赫兹。
5.如权利要求1所述的半导体刻蚀装置,其特征在于,所述等离子体射频功率源产生持续射频功率或脉冲射频功率,利用所述持续射频功率或脉冲射频功率将反应气体等离子体化。
6.如权利要求1所述的半导体刻蚀装置,其特征在于,所述等离子体射频功率源为电感耦合射频功率源或电容耦合射频功率源。
7.一种采用权利要求1~6中任一权利要求所述半导体刻蚀装置的半导体结构的刻蚀方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底表面具有刻蚀阻挡层,所述刻蚀阻挡层表面具有待刻蚀材料层;
在所述待刻蚀材料层表面形成掩膜层;
以所述掩膜层为掩膜,利用具有第一偏置功率源的刻蚀工艺对所述待刻蚀材料层进行刻蚀,所述第一偏置功率源产生持续偏置功率,形成第一开口,所述第一开口未暴露出所述刻蚀阻挡层;
将第一偏置功率源切换成第二偏置功率源,利用具有第二偏置功率源的刻蚀工艺对所述第一开口进行刻蚀,所述第二偏置功率源产生脉冲偏置功率,直到暴露出所述刻蚀阻挡层,形成第二开口。
8.如权利要求7所述的半导体结构的刻蚀方法,其特征在于,所述具有第一偏置功率源的刻蚀工艺包括刻蚀步骤和聚合物沉积步骤,其中,在刻蚀步骤,通入用于刻蚀的反应气体,利用所述第一偏置功率源将用于刻蚀的反应气体的等离子体加速后轰击待刻蚀材料层,对掩膜层暴露出的待刻蚀材料层进行刻蚀;在聚合物沉积步骤,通入用于沉积聚合物的反应气体,用于沉积聚合物的反应气体的等离子体在掩膜层表面、刻蚀形成的开口侧壁和底部表面沉积形成聚合物。
9.如权利要求7所述的半导体结构的刻蚀方法,其特征在于,所述第一偏置功率源的功率范围为10瓦~150瓦,所述第一偏置功率源的固有频率为400千赫兹、2兆赫兹、13.56兆赫兹或27兆赫兹。
10.如权利要求7所述的半导体结构的刻蚀方法,其特征在于,所述具有第二偏置功率源的刻蚀工艺包括刻蚀步骤和聚合物沉积步骤,其中,在刻蚀步骤,通入用于刻蚀的反应气体,第二偏置功率源将用于刻蚀的反应气体的等离子体加速后轰击待刻蚀材料层,对掩膜层暴露出的待刻蚀材料层进行刻蚀;在聚合物沉积步骤,通入用于沉积聚合物的反应气体,用于沉积聚合物的反应气体的等离子体在掩膜层表面、刻蚀形成的开口侧壁和底部表面沉积形成聚合物。
11.如权利要求7所述的半导体结构的刻蚀方法,其特征在于,所述第二偏置功率源的功率范围为10瓦~150瓦,所述第二偏置功率源的固有频率为400千赫兹,所述第二偏置功率源的脉冲频率为10赫兹~100千赫兹。
12.如权利要求11所述的半导体结构的刻蚀方法,其特征在于,所述第二偏置功率源的脉冲频率为1000赫兹。
13.如权利要求7所述的半导体结构的刻蚀方法,其特征在于,所述第一开口的深度占所述待刻蚀材料层的总厚度的10%~90%。
14.如权利要求7所述的半导体结构的刻蚀方法,其特征在于,所述第二开口为通孔或沟槽。
15.如权利要求7所述的半导体结构的刻蚀方法,其特征在于,所述刻蚀阻挡层的材料为氧化硅、氮化硅或氮氧化硅。
16.如权利要求7所述的半导体结构的刻蚀方法,其特征在于,所述待刻蚀材料层的材料为单晶硅、多晶硅、锗、碳化硅或锗硅。
17.如权利要求8或10所述的半导体结构的刻蚀方法,其特征在于,当所述待刻蚀材料层的材料为单晶硅时,用于刻蚀的反应气体为SF6、NF3其中的一种或两种,用于沉积聚合物的反应气体为C4F8、C4F6、CHF3、CH2F2其中的一种或几种。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210567793.6A CN103021912B (zh) | 2012-12-24 | 2012-12-24 | 半导体刻蚀装置及半导体结构的刻蚀方法 |
TW102140585A TW201426814A (zh) | 2012-12-24 | 2013-11-07 | 半導體刻蝕裝置及半導體結構的刻蝕方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210567793.6A CN103021912B (zh) | 2012-12-24 | 2012-12-24 | 半导体刻蚀装置及半导体结构的刻蚀方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103021912A CN103021912A (zh) | 2013-04-03 |
CN103021912B true CN103021912B (zh) | 2015-10-07 |
Family
ID=47970365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210567793.6A Active CN103021912B (zh) | 2012-12-24 | 2012-12-24 | 半导体刻蚀装置及半导体结构的刻蚀方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN103021912B (zh) |
TW (1) | TW201426814A (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104370268B (zh) * | 2013-08-16 | 2016-06-08 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 基片刻蚀方法 |
CN105197876B (zh) * | 2014-06-20 | 2017-04-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件以及制备方法、电子装置 |
CN105336563A (zh) * | 2014-07-24 | 2016-02-17 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 刻蚀装置及刻蚀方法 |
CN105655283A (zh) * | 2014-11-13 | 2016-06-08 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 高深宽比的浅沟槽隔离刻蚀方法 |
CN104465336B (zh) * | 2014-12-02 | 2017-05-17 | 国家纳米科学中心 | 一种低频bosch深硅刻蚀方法 |
CN106328472B (zh) * | 2015-07-02 | 2018-11-06 | 北京北方华创微电子装备有限公司 | 等离子体产生装置和半导体加工设备 |
CN107369602B (zh) * | 2016-05-12 | 2019-02-19 | 北京北方华创微电子装备有限公司 | 反应腔室及半导体加工设备 |
CN108550541B (zh) * | 2018-05-22 | 2020-09-18 | 浙江文德风匠科技有限公司 | 一种硅晶圆刻蚀工艺 |
CN110890277B (zh) * | 2018-09-07 | 2022-05-10 | 无锡华润上华科技有限公司 | 沟槽式金属氧化物半导体肖特基势垒晶体管制备方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6253704B1 (en) * | 1995-10-13 | 2001-07-03 | Mattson Technology, Inc. | Apparatus and method for pulsed plasma processing of a semiconductor substrate |
US6905626B2 (en) * | 2002-07-24 | 2005-06-14 | Unaxis Usa Inc. | Notch-free etching of high aspect SOI structures using alternating deposition and etching and pulsed plasma |
US7777152B2 (en) * | 2006-06-13 | 2010-08-17 | Applied Materials, Inc. | High AC current high RF power AC-RF decoupling filter for plasma reactor heated electrostatic chuck |
US7718538B2 (en) * | 2007-02-21 | 2010-05-18 | Applied Materials, Inc. | Pulsed-plasma system with pulsed sample bias for etching semiconductor substrates |
TWI495009B (zh) * | 2010-02-12 | 2015-08-01 | Advanced Micro Fab Equip Inc | A Plasma Etching Method with Silicon Insulating Layer |
TW201136458A (en) * | 2010-04-02 | 2011-10-16 | Advanced Micro Fab Equip Inc | Switchable radio frequency power source system |
US20120302065A1 (en) * | 2011-05-26 | 2012-11-29 | Nanya Technology Corporation | Pulse-plasma etching method and pulse-plasma etching apparatus |
-
2012
- 2012-12-24 CN CN201210567793.6A patent/CN103021912B/zh active Active
-
2013
- 2013-11-07 TW TW102140585A patent/TW201426814A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
CN103021912A (zh) | 2013-04-03 |
TWI514440B (zh) | 2015-12-21 |
TW201426814A (zh) | 2014-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103021912B (zh) | 半导体刻蚀装置及半导体结构的刻蚀方法 | |
CN102738074B (zh) | 半导体结构的形成方法 | |
CN102737983A (zh) | 半导体结构的形成方法 | |
CN103035470B (zh) | 半导体刻蚀装置及半导体刻蚀方法 | |
CN104011837A (zh) | 用于蚀刻低k及其它介电质膜的制程腔室 | |
CN103021934B (zh) | 一种通孔或接触孔的形成方法 | |
CN106653550A (zh) | 用双峰工艺气体组合物进行等离子体蚀刻的方法和系统 | |
CN102751160B (zh) | 刻蚀装置及对应的刻蚀方法 | |
WO2023051565A1 (zh) | 功率半导体器件及其制备方法、电子装置 | |
CN101106086A (zh) | 等离子体蚀刻方法及计算机可读取的存储介质 | |
CN103928396A (zh) | 扩大沟槽开口的方法 | |
WO1998021745A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur | |
CN103021783A (zh) | 半导体结构的刻蚀方法 | |
CN102915911A (zh) | 一种改善碳化硅台面底部的刻蚀方法 | |
CN102543687B (zh) | 掩膜层的刻蚀方法、刻蚀装置及层间介质层的刻蚀方法 | |
CN102737984B (zh) | 半导体结构的形成方法 | |
CN105679700A (zh) | 硅深孔刻蚀方法 | |
JPH08186111A (ja) | 接続孔の形成方法 | |
CN101442007B (zh) | 一种去除金属绝缘层金属结构的侧壁聚合物的方法 | |
CN102420124B (zh) | 一种介质层刻蚀方法 | |
CN107424978A (zh) | 一种化合物半导体层间介电导线及其制备方法 | |
CN103972055B (zh) | 光刻胶去除方法 | |
CN103413778B (zh) | 隔离结构的形成方法 | |
CN1954424A (zh) | 等离子体处理系统中的选择性控制 | |
CN104064512A (zh) | 改善沟槽与介质层掩膜线宽偏差的干法刻蚀工艺方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai Patentee after: Medium and Micro Semiconductor Equipment (Shanghai) Co., Ltd. Address before: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai Patentee before: Advanced Micro-Fabrication Equipment (Shanghai) Inc. |
|
CP01 | Change in the name or title of a patent holder |