CN102543687B - 掩膜层的刻蚀方法、刻蚀装置及层间介质层的刻蚀方法 - Google Patents

掩膜层的刻蚀方法、刻蚀装置及层间介质层的刻蚀方法 Download PDF

Info

Publication number
CN102543687B
CN102543687B CN201110391678.3A CN201110391678A CN102543687B CN 102543687 B CN102543687 B CN 102543687B CN 201110391678 A CN201110391678 A CN 201110391678A CN 102543687 B CN102543687 B CN 102543687B
Authority
CN
China
Prior art keywords
layer
mask layer
plasma
organic substance
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110391678.3A
Other languages
English (en)
Other versions
CN102543687A (zh
Inventor
凯文皮尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Medium and Micro Semiconductor Equipment (Shanghai) Co., Ltd.
Original Assignee
Advanced Micro Fabrication Equipment Inc Shanghai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Fabrication Equipment Inc Shanghai filed Critical Advanced Micro Fabrication Equipment Inc Shanghai
Priority to CN201110391678.3A priority Critical patent/CN102543687B/zh
Priority to TW101110037A priority patent/TW201322328A/zh
Publication of CN102543687A publication Critical patent/CN102543687A/zh
Application granted granted Critical
Publication of CN102543687B publication Critical patent/CN102543687B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

一种掩膜层的刻蚀方法,该掩膜层至少包括中间掩膜层与有机物掩膜层;该掩膜层采用等离子体干法刻蚀,刻蚀过程中施加等离子射频激励电压以产生等离子体;所述掩膜层的刻蚀包括步骤:首先以图形化的光刻胶层为掩膜刻蚀下方的中间掩膜层,形成图形化的中间掩膜层;接着施加脉冲式偏置射频电压并以图形化的中间掩膜层为掩膜刻蚀下方的有机物掩膜层,形成图形化的有机物掩膜层;其中等离子射频激励电压的频率高于所述脉冲式偏置射频电压的频率。本发明还提供了掩膜层的刻蚀装置及层间介质层的刻蚀方法。采用本发明提供的技术方案,实现条件简单且成本低。

Description

掩膜层的刻蚀方法、刻蚀装置及层间介质层的刻蚀方法
技术领域
本发明涉及半导体制造领域,尤其涉及一种掩膜层的刻蚀方法及刻蚀装置,此外,本发明还涉及一种层间介质层的刻蚀方法。
背景技术
在半导体集成电路制造工艺中,通过一系列的工序,例如淀积、光刻、蚀刻、平坦化等工艺在半导体衬底上形成半导体结构。其中,光刻工艺用于形成掩膜图案,定义出待刻蚀区域。而刻蚀工艺用于将光刻定义的图案转移至材料(金属、介质层或硅)上,以形成所需结构,现在的半导体工艺中,为了增强转移精确程度,一般采用先将光刻定义的图案转移至硬掩膜上,然后利用图案化的硬掩膜为掩膜,将图案再转移至材料(金属、介质层或硅)上。
上述硬掩膜的转移过程常用刻蚀工艺,并且在刻蚀过程中需要等离子入射配合控制刻蚀方向和形状。在等离子刻蚀工艺中,以适当的气体为刻蚀气体,通过能量源,例如射频源激励刻蚀气体形成等离子体,然后用该等离子体进行刻蚀。
刻蚀速率和刻蚀选择比是等离子体刻蚀的两个重要指标。刻蚀速率是指等离子体刻蚀单位时间内刻蚀某种材料的速率;刻蚀选择比是指等离子体刻蚀两种不同材料的刻蚀速率的比值。增加刻蚀速率能够提高产率;增加刻蚀选择比能够在刻蚀目标材料时,减少其它材料的损失。因此,在实际应用时,希望在高的刻蚀速率情况下,具有高的刻蚀选择比。
不同的等离子入射能量会影响待刻蚀材料与掩膜材料的选择比。入射能量越大则物理轰击现象越明显刻蚀选择比越小。如果刻蚀主要是化学反应,而反应气体对两种材料的反应速度差异巨大则选择比越大。除了采用控制射频激励源这种途径外,还可以通过改变射频偏置源的功率实现对等离子体入射能量控制。
然而,本发明的发明人发现,现有工艺中刻蚀一些需要大的深宽比(AspectRatio,AR)的孔时,例如,沟槽或连接孔工艺中,激励射频与偏置射频的功率过小时,由于等离子入射能量不足,在往开口下方刻蚀过程中开口底部保护膜没法被轰穿造成反应气体无法继续往下刻蚀,或者无法快速向下刻蚀,因此,无法获得所需要形状的刻蚀图形;激励射频与偏置射频的功率过大时,等离子体入射会带来掩膜层的损伤,结果会加剧最终造成掩膜图形失真。找到合适的激励射频与偏置射频功率比较困难,耗时耗成本。
有鉴于此,实有必要提出一种新的掩膜层的刻蚀方法,实现条件简单且成本低。
发明内容
本发明解决的问题是提出一种新的掩膜层的刻蚀方法,以解决现有技术中需找到合适的激励射频与偏置射频功率,而得到该合适激励射频与偏置射频比较困难,耗时耗成本。
为解决上述问题,本发明提供一种掩膜层的刻蚀方法,所述掩膜层至少包括中间掩膜层与有机物掩膜层;所述掩膜层采用等离子体干法刻蚀,所述等离子体干法刻蚀过程中施加等离子射频激励电压以产生等离子体,其中所述掩膜层的刻蚀包括步骤:
以图形化的光刻胶层为掩膜刻蚀下方的中间掩膜层,形成图形化的中间掩膜层;
施加脉冲式偏置射频电压并以图形化的中间掩膜层为掩膜刻蚀下方的有机物掩膜层,形成图形化的有机物掩膜层;
其中所述等离子射频激励电压的频率高于所述脉冲式偏置射频电压的频率。
可选地,所述有机物掩膜层为无定形碳。
可选地,所述中间掩膜层为光刻胶层下方设置的无机物材料层。
可选地,所述无机物材料层为无机抗反射层。
可选地,所述中间掩膜层的厚度小于所述有机物掩膜层的厚度。
可选地,所述脉冲式偏置射频电压的频率范围包括:2MHz到13MHz。
可选地,所述的等离子激励射频电压的频率范围包括:20MHz到120MHz。
可选地,所述脉冲式偏置射频电压输出的频率固定或可调。
可选地,所述等离子体为电感耦合等离子体或电容耦合等离子体。
此外,本发明还提供一种掩膜的刻蚀装置,该装置包括:
等离子反应腔,所述等离子反应腔内设置有用于放置待处理基片的基台与用于在所述反应腔内的所述基片的上方空间产生等离子体的等离子发生器,所述基台包括下电极,所述基片上设置有掩膜层;
其中,所述下电极与射频偏置电源相连接;所述射频偏置电源还与射频偏置电源调节装置相连接,所述射频偏置电源调节装置用于调节射频偏置电源脉冲的输出频率;所述等离子发生器连接有射频激励电源。
可选地,所述等离子发生器包括上电极与线圈,所述上电极与所述基台对应且位于所述反应腔顶部,所述线圈位于所述反应腔内或有一个所述线圈位于所述反应腔外。
本发明还提供一种层间介质层的刻蚀方法,包括:
提供半导体衬底;
在所述半导体衬底上依次形成层间介质层、有机物掩膜层和中间掩膜层;
在所述中间掩膜层上涂布光刻胶,曝光显影后将掩膜板图案转移到光刻胶上;
等离子体干法刻蚀将光刻胶上的图案转移至中间掩膜层上,再将中间掩膜层上的图形转移至有机物掩膜层上;所述等离子体干法刻蚀过程中施加脉冲式偏置射频电压;
以有机物掩膜层为掩膜刻蚀层间介质层。
可选地,所述有机物掩膜层的材质为无定形碳。
可选地,所述脉冲式偏置射频电压的频率范围包括:2MHz到13MHz。
可选地,所述中间掩膜层为无机物材料层,所述层间介质层的材料为含硅无机物,其中中间掩膜层厚度小于有机物掩膜层厚度,有机物掩膜层厚度小于层间介质层厚度。
与现有技术相比,本发明具有以下优点:采用在将中间掩膜层的图案转移到有机物掩膜层时,所用的等离子体干法刻蚀工艺中施加脉冲式偏置射频电压,在一个周期内,部分时间段加偏置射频电压,提供偏置射频功率,该偏置射频功率与激励射频功率一起提供刻蚀气体的动能,避免等离子进入有机物掩膜层时,动能部分被消耗,因此,避免了入射离子动能不足的问题;在该周期的其余时间段内仅由激励射频功率提供刻蚀气体的动能,抑制等离子体持续入射带来的损伤结果;且方法实现条件简单且成本低;
进一步地,所述中间掩膜层为光刻胶层下方设置的无机抗反射层,利用无机抗反射层与其下设置的有机掩膜层中的有机、无机材料刻蚀选择比大,提高了将中间掩膜层的图案转移到有机物掩膜层时的转移精准度;
进一步地,所述脉冲式偏置射频电压的频率范围包括:2MHz到13MHz,可以根据不同材料的刻蚀需求,采用适宜的频率脉冲电源以提高将中间掩膜层的图案转移到有机物掩膜层时的转移精准度;
进一步地,所述脉冲式偏置射频电压输出的频率固定或可调,采取固定的频率,可以降低本发明实现的硬件成本,采用可调的频率,类似地,也可以根据不同材料的刻蚀需求,实现不同的刻蚀效果。
附图说明
图1是本实施例一提供的掩膜层的刻蚀方法的流程图;
图2是图1中的方法执行完毕后的最终结构示意图;
图3是掩膜层的刻蚀装置示意图;
图4是本实施例二提供的层间介质层的刻蚀方法的流程图。
具体实施方式
正如背景技术所述,在刻蚀一些需要大的深宽比(Aspect Ratio,AR)的孔时,激励射频与偏置射频的功率过小时,反应气体无法继续往下刻蚀,或者无法快速向下刻蚀,从而无法获得所需要形状的刻蚀图形;激励射频与偏置射频的功率过大时,会加剧最终造成掩膜图形失真的问题。
本发明的发明人对此问题进行了分析,为了形成大的深宽比的孔,首先要获得一个稳定的最终掩膜层作为向下刻蚀的掩膜,要获得这个掩膜一般是先通过光刻技术获得图形化的光刻胶,再以该光刻胶刻蚀中间的掩膜层(通常是无机物材料层如SiO2或者DARC材料层),最后以该中间掩膜层为掩膜刻蚀下方的最终掩膜层。其中最终掩膜层可以是无定形碳或者是三层掩膜层技术(tri-layer)中的底层光刻胶层(BPR)。这些材料通常具有较厚的厚度一般要大于50nm,甚至大于100nm以上,用于刻蚀下方的绝缘材料层如Low-K材料层一般有数百纳米(100-1000nm,典型的如500nm),但是这些最终掩膜层由于都是有机物,该有机物很容易被入射的高能等离子轰击而破坏,必须选择化学反应为主导的刻蚀工艺。但是刻蚀这些材料时又不能像刻蚀下方的low-K等材料时那样通入氟碳化合物气体边刻蚀边形成氟碳化合物的聚会物对侧壁形成保护,因为刻蚀有机材料都是用H2这种还原气体或者O2这种氧化气体作为主刻蚀气体,再辅以少数侧壁保护气体如CO对侧壁进行保护。所以在对这种有机掩膜材料进行刻蚀时很难对侧壁和顶部形成很厚的保护层,只能在下方侧壁形成较薄的保护层。所以在刻蚀这些材料时要获得稳定可靠的图形受到诸多限制。
针对上述问题,本发明提出采用在将中间掩膜层的图案转移到有机物掩膜层时,所用的等离子体干法刻蚀工艺中施加脉冲式偏置射频电压,在一个周期内,部分时间段加偏置射频电压,提供偏置射频功率,该偏置射频功率与激励射频功率一起提供刻蚀气体的动能,避免等离子进入有机物掩膜层时,动能部分被消耗,因此,避免了入射离子动能不足的问题;在该周期的其余时间段内仅由激励射频功率提供刻蚀气体的动能,抑制等离子体持续入射带来的损伤结果;且方法实现条件简单且成本低。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实现方式做详细的说明。需要说明的是,以下重在解释本发明的原理,因此,未按比例制图。
实施例一
图1为本实施例一提供的掩膜层的刻蚀方法的流程图,图2为该方法执行完毕后的最终结构示意图。以下结合图1与图2,详细介绍该方法。
首先执行步骤S11,提供半导体衬底;本实施例一中,所述半导体衬底为硅衬底10,也可以根据需要选择锗。
接着执行步骤S12,在所述硅衬底10上依次形成材料层、有机物掩膜层、中间掩膜层。
该材料层可以为金属、介质层或硅,本实施例一以层间介质层11为例,所述层间介质层11的材料为含硅无机物,在后续工艺中可以用来形成沟槽。
本实施例一中,所述有机物掩膜层优选无定形碳层12,也可以根据需要选择光刻胶层,该光刻胶设置在作为中间掩膜层的氮化物或氮化物-氧化物-氮化物三层结构的底层。
为提高后续步骤S13的光刻工艺的转移精准度,本实施例一中,在所述硅衬底10上形成层间介质层11后,还进行中间掩膜层的淀积,本实施例一中,该中间掩膜层为层间抗反射层13(Darc),所述层间抗反射层材质也可以选择现有技术中的其它无机材质,例如氮化物或氮化物-氧化物-氮化物三层结构、或二氧化硅。
考虑到后续图案转移的精准度,中间掩膜层厚度优选小于有机物掩膜层厚度,有机物掩膜层厚度优选小于层间介质层11厚度。其它实施例中,中间掩膜层除了层间介质层11外,可以选择其它无机物材料层。
接着执行步骤S13,在所述中间掩膜层(层间抗反射层13)上涂布光刻胶14,曝光显影后将掩膜板图案转移到光刻胶14上。本步骤为现有技术中的光刻工艺,在此不再赘述。
接着执行步骤S14,等离子体干法刻蚀将光刻胶14上的图案转移至中间掩膜层(层间抗反射层13)上。
本步骤的等离子体干法刻蚀过程中施加等离子射频激励电压以产生等离子体,该射频激励源通常具有较高频率大于20MHz,如27MHz或60MHz,甚至到100MHz以上如120MHz,具体可以根据对等离子浓度及分布需求来调节。
然后执行步骤S15,等离子体干法刻蚀将中间掩膜层(层间抗反射层13)上的图案转移至有机物掩膜层12上。
本步骤中,除了采用等离子体干法刻蚀过程中的施加射频激励电压外,还施加偏置射频电压,且该偏置射频电压为脉冲式。这样,在一个周期内,部分时间段加偏置射频电压,提供偏置射频功率,该偏置射频功率与激励射频功率一起提供刻蚀气体的动能,避免等离子进入有机物掩膜层时,动能部分被消耗,因此,避免了入射离子动能不足的问题;在该周期的其余时间段内仅由激励射频功率提供刻蚀气体的动能,抑制等离子体持续入射带来的损伤结果。解决了背景技术中面临的激励射频与偏置射频的功率过小时,由于等离子入射能量不足,在往开口下方刻蚀过程中开口底部保护膜没法被轰穿造成反应气体无法继续往下刻蚀,或者无法快速向下刻蚀,因此,无法获得所需要形状的刻蚀图形;激励射频与偏置射频的功率过大时,等离子体入射会带来掩膜层的损伤,结果会加剧最终造成掩膜图形失真问题。
在具体实施过程中,由于主要起刻蚀作用的是射频激励电压产生的等离子体,脉冲式偏置射频电压起辅助刻蚀作用,因而,所述脉冲式偏置射频电压的频率小于射频激励电压的频率,范围可以为:2MHz到13MHz,可以根据不同材料,对等离子入射能量需求不同调整,频率越低对等离子入射能量的影响越大。
此外,本实施例一中,脉冲式偏置射频电压输出的脉冲频率固定。采取固定的频率,可以降低本发明实现的硬件成本。其它实施例中,该脉冲频率可以设置为可调。采用可调的频率,类似地,也可以根据不同材料的刻蚀需求,实现不同的刻蚀效果。所述脉冲式偏置射频电压是指间歇性的提供射频偏置电压到下电极,射频偏置电压在短时间内施加到下电极,然后停止供电,直到下一个脉冲周期的到来再次供应射频偏置电压。这样就在不降低每个入射离子的动量的基础上,减少了掩膜被持续轰击的时间,有效的保护了掩膜。其中脉冲式射频电压施加到下电极的时间占整个刻蚀步骤的时间小于1/2,甚至1/4就能取得很好的效果。在本发明利用中间掩膜层刻蚀下方有机物材料层时这样的刻蚀方式特别有效,能够保证图形在刻蚀过程中的精确转移。
在具体实施过程中,所述等离子体的产生可以为现有的电感耦合等离子体或电容耦合等离子体,因而,本发明的偏置射频电压为脉冲式与现有工艺兼容性好。
至此,掩膜层的刻蚀完毕。可以看出,这里所说的掩膜层是指有机物掩膜层与中间掩膜层。其它实施例中,也可以采用多层有机、无机交替的掩膜层以增强最终的转移精准度。
对应地,实现本实施例一中掩膜层的刻蚀方法的装置2,如图3所示,所述装置2包括:
等离子反应腔21,所述等离子反应腔21内设置有用于放置待处理基片的基台与用于在所述反应腔21内的所述基片的上方空间产生等离子体的等离子发生器23,所述基台包括下电极221,所述基片上设置有掩膜层;
其中,所述下电极221与射频偏置电源24相连接;所述射频偏置电源24还与射频偏置电源调节装置25相连接,所述射频偏置电源调节装置25用于调节射频偏置电源24脉冲的输出频率;所述等离子发生器23连接有射频激励电源26。
在具体实施过程中,所述等离子发生器23包括上电极231与线圈232,所述上电极231与基台对应且位于反应腔21顶部,有一个所述线圈232位于反应腔21外。其它实施例中,所有线圈也可以都位于所述反应腔21内。
在使用过程中,等离子发生器23为电感耦合等离子体反应器或电容耦合等离子体反应器。
实施例二
本实施例二提供了一种层间介质层的刻蚀方法,如图4所示,在实施例一中的S11-S15步骤执行完后,接着执行步骤S16,以图形化的有机物掩膜层为掩膜刻蚀下方的层间介质层11。本实施例二中,有机物掩膜层沿用实施例一的无定形碳层12。
本步骤的刻蚀工艺可以采用等离子体干法刻蚀,并且此过程中采用施加等离子射频激励电压以产生等离子体,所述的等离子激励射频电压的频率范围包括:20MHz到120MHz,具体可以根据对等离子浓度及分布需求来调节。此外,本步骤也可以采用现有的工艺。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。

Claims (13)

1.一种掩膜层的刻蚀方法,其特征在于,所述掩膜层至少包括中间掩膜层与有机物掩膜层;所述掩膜层采用等离子体干法刻蚀,所述等离子体干法刻蚀过程中施加等离子射频激励电压以产生等离子体;所述掩膜层的刻蚀包括步骤:
以图形化的光刻胶层为掩膜刻蚀下方的中间掩膜层,形成图形化的中间掩膜层;
施加脉冲式偏置射频电压并以图形化的中间掩膜层为掩膜刻蚀下方的有机物掩膜层,形成图形化的有机物掩膜层,刻蚀所述有机物掩膜层时,主刻蚀气体为H2或O2,辅刻蚀气体为CO,所述有机物掩膜层的材质为无定形碳或光刻胶层;
其中所述等离子射频激励电压的频率高于所述脉冲式偏置射频电压的频率以避免激励射频与偏置射频的功率过小时,反应气体无法继续往下刻蚀,或者无法快速向下刻蚀;激励射频与偏置射频的功率过大时,会加剧最终造成掩膜图形失真。
2.根据权利要求1所述的掩膜层的刻蚀方法,其特征在于,所述中间掩膜层为光刻胶层下方设置的无机物材料层。
3.根据权利要求2所述的掩膜层的刻蚀方法,其特征在于,所述无机物材料层为无机抗反射层。
4.根据权利要求1所述的掩膜层的刻蚀方法,其特征在于,所述中间掩膜层的厚度小于所述有机物掩膜层的厚度。
5.根据权利要求1所述的掩膜层的刻蚀方法,其特征在于,所述脉冲式偏置射频电压的频率范围包括:2MHz到13MHz。
6.根据权利要求5所述的掩膜层的刻蚀方法,其特征在于,所述的等离子激励射频电压的频率范围包括:20MHz到120MHz。
7.根据权利要求1所述的掩膜层的刻蚀方法,其特征在于,所述脉冲式偏置射频电压输出的频率固定或可调。
8.根据权利要求1所述的掩膜层的刻蚀方法,其特征在于,所述等离子体为电感耦合等离子体或电容耦合等离子体。
9.一种掩膜层的刻蚀装置,其特征在于,所述掩膜层至少包括中间掩膜层与有机物掩膜层,所述有机物掩膜层的材质为无定形碳或光刻胶层,刻蚀所述有机物掩膜层时,主刻蚀气体为H2或O2,辅刻蚀气体为CO;所述装置包括:
等离子反应腔,所述等离子反应腔内设置有用于放置待处理基片的基台与用于在所述反应腔内的所述基台的上方空间产生等离子体的等离子发生器,所述基台包括下电极;
其中,所述下电极与射频偏置电源相连接;所述射频偏置电源还与射频偏置电源调节装置相连接,所述射频偏置电源调节装置用于调节以图形化的中间掩膜层为掩膜刻蚀下方的有机物掩膜层,形成图形化的有机物掩膜层过程中射频偏置电源脉冲的输出频率以避免激励射频与偏置射频的功率过小时,反应气体无法继续往下刻蚀,或者无法快速向下刻蚀;激励射频与偏置射频的功率过大时,会加剧最终造成掩膜图形失真;所述等离子发生器连接有射频激励电源。
10.根据权利要求9所述的掩膜层的刻蚀装置,其特征在于,所述等离子发生器包括上电极与线圈,所述上电极与所述基台对应且位于所述等离子反应腔顶部,所述线圈位于所述反应腔内或有一个所述线圈位于所述反应腔外。
11.一种层间介质层的刻蚀方法,其特征在于,包括:
提供半导体衬底;
在所述半导体衬底上依次形成层间介质层、有机物掩膜层和中间掩膜层,所述有机物掩膜层的材质为无定形碳或光刻胶层;
在所述中间掩膜层上涂布光刻胶,曝光显影后将掩膜板图案转移到光刻胶上;
等离子体干法刻蚀将光刻胶上的图案转移至中间掩膜层上,再将中间掩膜层上的图形转移至有机物掩膜层上;所述等离子体干法刻蚀过程中将中间掩膜层上的图形转移至有机物掩膜层过程中施加脉冲式偏置射频电压,且主刻蚀气体为H2或O2,辅刻蚀气体为CO以避免激励射频与偏置射频的功率过小时,反应气体无法继续往下刻蚀,或者无法快速向下刻蚀;激励射频与偏置射频的功率过大时,会加剧最终造成掩膜图形失真;
以有机物掩膜层为掩膜刻蚀层间介质层。
12.根据权利要求11所述的层间介质层的刻蚀方法,其特征在于,所述脉冲式偏置射频电压的频率范围包括:2MHz到13MHz。
13.根据权利要求11所述的层间介质层的刻蚀方法,其特征在于,所述中间掩膜层为无机物材料层,所述层间介质层的材料为含硅无机物,其中,所述中间掩膜层的厚度小于所述有机物掩膜层的厚度,所述有机物掩膜层的厚度小于所述层间介质层的厚度。
CN201110391678.3A 2011-11-30 2011-11-30 掩膜层的刻蚀方法、刻蚀装置及层间介质层的刻蚀方法 Active CN102543687B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110391678.3A CN102543687B (zh) 2011-11-30 2011-11-30 掩膜层的刻蚀方法、刻蚀装置及层间介质层的刻蚀方法
TW101110037A TW201322328A (zh) 2011-11-30 2012-03-23 掩膜層的刻蝕方法、刻蝕裝置及層間介質層的刻蝕方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110391678.3A CN102543687B (zh) 2011-11-30 2011-11-30 掩膜层的刻蚀方法、刻蚀装置及层间介质层的刻蚀方法

Publications (2)

Publication Number Publication Date
CN102543687A CN102543687A (zh) 2012-07-04
CN102543687B true CN102543687B (zh) 2015-08-05

Family

ID=46350275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110391678.3A Active CN102543687B (zh) 2011-11-30 2011-11-30 掩膜层的刻蚀方法、刻蚀装置及层间介质层的刻蚀方法

Country Status (2)

Country Link
CN (1) CN102543687B (zh)
TW (1) TW201322328A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887146B (zh) * 2012-12-19 2016-08-31 中微半导体设备(上海)有限公司 利用可切换功率发生器的高深宽比微结构刻蚀方法
CN103021783B (zh) * 2012-12-24 2015-12-02 中微半导体设备(上海)有限公司 半导体结构的刻蚀方法
CN108666311B (zh) * 2017-03-28 2021-05-18 联华电子股份有限公司 半导体元件及其制作方法
CN110571138A (zh) * 2018-06-05 2019-12-13 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
US11150394B2 (en) * 2019-01-31 2021-10-19 Facebook Technologies, Llc Duty cycle range increase for waveguide combiners
CN111232915B (zh) * 2020-01-20 2023-10-10 北京晨晶电子有限公司 一种多层掩膜层结构及其制备方法和mems器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6187685B1 (en) * 1997-08-01 2001-02-13 Surface Technology Systems Limited Method and apparatus for etching a substrate
CN101726993A (zh) * 2008-11-03 2010-06-09 朗姆研究公司 双层、三层掩模cd控制

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI320947B (en) * 2003-05-05 2010-02-21 Unaxis Usa Inc Etching of chromium layers on photomasks utilizing high density plasma and low frequency rf bias
WO2008021609A1 (en) * 2006-08-07 2008-02-21 Tokyo Electron Limited Method of treating a mask layer prior to performing an etching process
CN101465293B (zh) * 2008-12-31 2012-01-25 中微半导体设备(上海)有限公司 等离子体刻蚀电介质层的方法
CN101465287B (zh) * 2008-12-31 2010-04-21 中微半导体设备(上海)有限公司 等离子体刻蚀方法
TWI445079B (zh) * 2010-02-12 2014-07-11 Advanced Micro Fab Equip Inc A plasma etching method for etching carbon - containing layers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6187685B1 (en) * 1997-08-01 2001-02-13 Surface Technology Systems Limited Method and apparatus for etching a substrate
CN101726993A (zh) * 2008-11-03 2010-06-09 朗姆研究公司 双层、三层掩模cd控制

Also Published As

Publication number Publication date
TWI495001B (zh) 2015-08-01
TW201322328A (zh) 2013-06-01
CN102543687A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
CN102543687B (zh) 掩膜层的刻蚀方法、刻蚀装置及层间介质层的刻蚀方法
US10157750B2 (en) Plasma processing method and plasma processing apparatus
CN104081502B (zh) 半导体器件的制造方法
US9786503B2 (en) Method for increasing pattern density in self-aligned patterning schemes without using hard masks
CN104067375B (zh) 等离子体蚀刻方法和等离子体蚀刻装置
CN102956473B (zh) 在升起特征上沉积高度共形无定形碳膜的方法
CN102738074B (zh) 半导体结构的形成方法
TWI621176B (zh) Semiconductor device manufacturing method
US20140148016A1 (en) Plasma processing apparatus and plasma processing method
CN102655086A (zh) 半导体器件的制造方法和计算机存储介质
TW201403752A (zh) 半導體結構的形成方法
CN103021912B (zh) 半导体刻蚀装置及半导体结构的刻蚀方法
KR102250213B1 (ko) 자가 정렬 다중 패터닝 방법들 및 시스템들에 대한 인시츄 스페이서 재성형
JP2010272758A (ja) 被エッチング材のプラズマエッチング方法
US10748769B2 (en) Methods and systems for patterning of low aspect ratio stacks
US11243465B2 (en) Plasma treatment method to enhance surface adhesion for lithography
CN104347389A (zh) 等离子体刻蚀方法
CN102737984B (zh) 半导体结构的形成方法
CN105551910A (zh) 基于金属钼基底的场致电子发射阴极阵列及其制作方法
US10964511B2 (en) Semiconductor manufacturing device and method of operating the same
CN110246737B (zh) 一种半导体晶圆结构的刻蚀方法
CN103094072A (zh) 改善晶圆上栅极光刻关键尺寸均匀性的方法
CN103668468A (zh) 硅片的抛光方法
CN109427551B (zh) 一种基片刻蚀方法及相应的处理装置
WO2014175279A1 (ja) エッチング方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai

Patentee after: Medium and Micro Semiconductor Equipment (Shanghai) Co., Ltd.

Address before: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai

Patentee before: Advanced Micro-Fabrication Equipment (Shanghai) Inc.