CN101465293B

CN101465293B - 等离子体刻蚀电介质层的方法

Info

Publication number: CN101465293B
Application number: CN2008102053722A
Authority: CN
Inventors: 凯文·皮尔斯; 倪图强
Original assignee: Advanced Micro Fabrication Equipment Inc Shanghai
Current assignee: Medium and Micro Semiconductor Equipment (Shanghai) Co., Ltd.
Priority date: 2008-12-31
Filing date: 2008-12-31
Publication date: 2012-01-25
Anticipated expiration: 2028-12-31
Also published as: CN101465293A

Abstract

本发明提供一种等离子体刻蚀电介质层的方法，使用含硫的等离子体刻蚀电介质层，可以很好地保证在电介质层上刻蚀出的等离子体符合预期。另外，本发明先还利用不含硫的第二等离子体刻蚀硬膜层，再利用含硫的第一等离子体刻蚀电介质层，既能利用含硫的等离子体刻蚀电介质层从而保持良好的刻蚀形状，又能防止硫与有机掩膜层形成阻隔层，从而避免难以去除有机掩膜层的缺陷。

Description

等离子体刻蚀电介质层的方法

技术领域

本发明涉及半导体器件的制造领域，尤其涉及等离子体刻蚀电介质层的方法。

背景技术

刻蚀是半导体器件制造工艺中用化学溶液或气体从半导体晶圆除去不需要的部分的工艺。通常主要用进行化学刻蚀的湿刻蚀，可以使电路图形变得更精细的干刻蚀得至越来越广泛的使用。干法刻蚀不用化学溶液而用腐蚀性气体或等离子体。

湿刻蚀中，用强酸的化学反应进行各向同性刻蚀，即使被掩模覆盖的部分也可以被刻蚀。相反，干法刻蚀用反应离子刻蚀，其中，用例如等离子态的卤素的腐蚀性化学气体和等离子态离子进行刻蚀。因此，干法刻蚀可以实现只在衬底上按垂直方向进行刻蚀的各向异性刻蚀，所以，干法刻蚀适用于要求高精度的精细工艺，例如，适用于甚大规模集成电路(VLSI)工艺。

传统的等离子处理装置包含导入反应气体的处理容器，以及在处理容器内作为相对配置的上部电极和下部电极。下部电极上设置半导体衬底，并通过在下部电极上加高频功率进行激励，利用在上部电极及下部电极之间产生的等离子体使反应气体离解，通过由此产生的自由基(radical)和离子成分对半导体晶片进行等离子处理。

在现有技术中，利用含氟和氧的等离子体对电介质层进行刻蚀，但是含氟和氧的等离子体会对刻蚀出的沟槽侧壁产生一定的损伤，即本领域所称的“底切(Undercut)”效应，这对刻蚀出的沟槽形状与预期产生了偏差，从而影响所制造出的半导体器件的性能。

发明内容

本申请解决的问题是：在使用等离子体刻蚀电介质层时，如何保持良好的刻蚀形状。

为解决上述问题，根据本发明的一个方面，提供一种等离子体刻蚀电介质层的方法，包括步骤：提供一半导体衬底，衬底上包括一电介质层和位于电介质层上的硬膜层和光刻胶层；图形化光刻胶层；以图形化的光刻胶层为掩膜，利用不含硫的等离子刻蚀气体图形化所述硬膜层，并在完成硬膜层刻蚀后去除所述光刻胶层；以图形化的硬膜层为掩膜用含硫等离子刻蚀气体刻蚀所述电介质层。

可选地，所述不含硫的等离子刻蚀气体中包括氟，且硬膜层由硅氮化合物组成。

可选地，所述的电介质层的材料选自无定型碳或含碳介电材料。

可选地，所述含硫等离子刻蚀气体包括氟和/或氧。

可选地，形成所述含硫等离子体刻蚀气体的含硫气体选自COS、H2S、CS2、SO2，或前述含硫气体经过任意配比后的混合气体。

可选地，所述含硫等离子刻蚀气体中，含硫气体的含量比例为0.1％至10％。

可选地，所述含硫等离子刻蚀气体中，含硫气体的比例为2％至5％。

可选地，所述电介质层为硅氧化合物，所述含硫离子刻蚀气体包括氟碳化合物气体，所述氟碳化合物气体在在电介质层刻蚀所形成的孔或槽的侧壁形成含碳的聚合物。

根据本发明的另一方面，提供一种等离子体刻蚀含碳的电介质层的方法，包括：用含硫的等离子刻蚀气体刻蚀所述含碳的电介质层。

可选地，所述含硫的等离子刻蚀气体选自COS、H2S、CS2、SO2，或前述含硫气体经过任意配比后的混合气体；所述含碳的电介质层为无定型碳层或含碳介电材料层。

与现有技术相比，本发明使用含硫的等离子体刻蚀电介质层，可以很好地保证在电介质层上刻蚀出的等离子体符合预期。

另外，本发明先利用不含硫的第二等离子体刻蚀硬膜层，在利用含硫的第一等离子体刻蚀电介质层，既能利用含硫的等离子体刻蚀电介质层从而保持良好的刻蚀形状，又能防止硫与有机掩膜层形成阻隔层，从而避免难以去除有机掩膜层的缺陷。

附图说明

图1为本发明一个实施例刻蚀电介质层的方法流程图；

图2至图9为根据图1所示流程刻蚀电介质层的示意图。

具体实施方式

本发明的发明人发现，在刻蚀含碳的电介质层的过程中，利用含硫的刻蚀气体使其中的硫可以和该含碳的电介质层中的碳在该含碳的电介质层的侧壁上形成一层S-C键保护层。因此，本发明提出一种等离子体刻蚀含碳的电介质层的方法，包括用含硫的等离子刻蚀气体刻蚀所述含碳的电介质层。该含硫的等离子刻蚀气体选自COS、H2S、CS2、SO2，或前述含硫气体经过任意配比后的混合气体；该含碳的电介质层为无定型碳层或含碳介电材料层。利用含硫的等离子体对电介质层进行刻蚀时，可以避免利用其它等离子体刻蚀所产生的缺陷，例如形成的沟槽或通孔的形状偏离预期。

本发明的一个实施例提供一种等离子体刻蚀电介质层的方法，包括步骤：利用含硫的第一等离子体刻蚀半导体衬底上的电介质层。

使用含硫的等离子体刻蚀电介质层，可以很好地保证在电介质层上刻蚀出的等离子体符合预期。

发明人还发现，当使用光刻胶或其他有机物所形成的有机掩膜时，含硫的等离子体会与有机掩膜产生一系列反应，使得有机掩膜的表层形成一层阻隔层。该阻隔层的存在使得光刻胶等有机掩膜显得难以去除。这对于提高工艺适应性和降低制造成本是不利的。

因此，在下述实施例中，将结合附图详细描述利用等离子体刻蚀电介质层的方法。该方法既能利用含硫的等离子体刻蚀电介质层从而保持良好的刻蚀形状，又能克服剩余光刻胶层难以去除的缺陷。

如图1所示，提供一种等离子体刻蚀电介质层的方法，包括步骤：

S101，提供半导体衬底；

S102，在半导体衬底上形成电介质层；

S103，在电介质层上形成硬膜层；

S104，在硬膜层上形成光刻胶层；

S105，图形化光刻胶层；

S106，以光刻胶层为掩膜，用不含硫的第二等离子体图形化硬膜层；

S107，去除光刻胶层；

S108，以硬膜层为掩膜，用含硫的第一等离子体图形化电介质层。

下面结合附图，对上述步骤进行详细说明。

如图2所示，首先执行步骤S101，提供半导体衬底101。

半导体衬底101可以是半导体制造领域所使用的硅衬底。半导体衬底101的表面可以是经过了处理，例如是经过了光刻、刻蚀、离子注入等工艺处理过的衬底。半导体衬底101的表面可以是已经形成了半导体器件单元，例如CMOS、MOSFET等器件单元。

然后如图3所示，执行步骤S102，在半导体衬底101上形成电介质层102。

电介质层102所选用的材料有很多，例如氧化硅等氧化物、聚合物或碳等无机物。在本发明的一个实施例中，用作电介质层102的优选材料是无定型碳，其优点将在后文详细描述。在半导体衬底101上形成电介质层102的具体方法可以例如是沉积、氧化等本领域技术人员所熟知的方法，在此不再赘述。

接着执行步骤S103，如图4所示，在电介质层102上形成硬膜层103。

形成硬膜层103的方法可以是PVD或CVD沉积的方法。形成硬膜层的材料有很多，例如SiON或SiN。

然后执行步骤S104，如图5所示，在硬膜层103上形成光刻胶层104。在硬膜层103上形成光刻胶层104的方法可以是旋涂法。

在上述实施例中，采用光刻胶作为有机掩膜层仅仅是一个示例，本领域技术人员知道，利用其它有机聚合物形成的掩膜层也可以应用于本发明之中，从而实现本发明的目的。

然后执行步骤S105，图形化光刻胶层104，形成如图6所示的结构。

图形化光刻胶层104的过程可以采用本领域技术人员所熟知的光刻的方法，即通过光刻设备利用图形化的掩模对涂布有光刻胶层104的半导体衬底101进行曝光处理。光刻胶层104被曝光的部分发生光化学反应，从而对特定的溶剂产生从不溶到可溶的转变，或者从可溶到不溶的转变。使得光刻胶层104上的特定区域可以被溶剂清除，而残留下需要的图形，从而形成刻蚀其下的硬膜层103的掩膜。

再执行步骤S106，以光刻胶层104为掩膜，用不含硫的第二等离子体图形化硬膜层103，形成如图7所示的结构。

利用等离子体进行图形化，即将半导体衬底101置于等离子体腔室中，使其置于由气体电离形成的等离子体中。再对等离子体施以偏压，使电离后的等离子体高速冲击半导体衬底101的表面，与硬膜层103的暴露部分产生反应，从而去除硬膜层103的暴露部分。

这里所使用的第二等离子体是不含硫的等离子体。如前所述，本发明的发明人发现，由于这里使用光刻胶或其他有机物所形成的有机掩膜暴露在第二等离子体的氛围。而第二等离子体如果含有硫，则硫会与有机掩膜产生一系列反应，使得有机掩膜的表层形成一层阻隔层。这种阻隔层的存在使得光刻胶等有机掩膜显得难以去除，例如在后续过长中采用灰化法去除残留的光刻胶层104时，这样的阻隔层会延长灰化的时间。

第二等离子体的成分可以根据实际的硬膜层的材料和光刻胶的材料进行选择。例如当硬膜层103的材料是SiON时，形成第二等离子体的气体可以包括CF₄等含氟的气体，使得所形成的等离子体也含氟。

在图形化硬膜层103之后，再执行步骤S107，去除光刻胶层104，形成如图8所示的结构。

去除光刻胶层104的方法可以是灰化法，即利用氧等离子体冲击残留的光刻胶层104，使得氧与残留的光刻胶层104反应。由于光刻胶层104的材料是有机物，因此残留的光刻胶层104与氧反应后，大部分生成二氧化碳和水。另有少量的固体产物残留，可以用气流带走，从而实现光刻胶层104的完全去除。

接着执行步骤S108，以硬膜层为掩膜，用含硫的第一等离子体图形化电介质层102，形成如图9所示的结构。

这里所使用的第一等离子体是含硫的等离子体。例如可以将含硫的气体电离而形成第一等离子体。所述含硫的气体可以选自COS、H₂S、CS₂、SO₂，或前述气体经过任意配比后的混合气体，例如前述气体按任意比例择二或择三或全部混合。

上述含硫的气体仅仅是一个示例，在此不应用于限制权利要求的范围。本领域技术人员知道，采用其他的含硫气体也可以实现本发明的目的。

步骤S108的具体工艺参数的一个实施例为：刻蚀腔室中Ar气流量为100sccm至300sccm，C₄F₆的流量为10sccm至30sccm，O₂的流量为8sccm至30sccm，H₂S的流量为3sccm至6sccm；刻蚀腔室压力为20mTorr至30mTorr；RF功率为1000W至1500W。

如前所述，电介质层102的材料优选是无定型碳。因为硫更容易与无定型碳的表面反应产生稳定的含S-C键的保护层，从而保护所刻蚀出的沟槽或通孔的侧壁，避免氧等离子体或氟等离子体对沟槽或通孔侧壁的侵蚀，从而保持良好的刻蚀形状，进而获得优良的器件。同样原理，除了无定形碳电介质层可以用本发明的含硫气体刻蚀外，其他含碳的电介质材料也可以适用本发明的方法。

第一等离子体中，硫的比例为0.1％至10％，更优的比例为2％至5％。因为硫本身并不参与对电介质层102的刻蚀，硫的比例太高将会降低等离子体刻蚀的速度；而太低的硫含量又难以达到保持良好的刻蚀形状的目的，因而本发明的发明人通过创造性劳动获得硫的优选比例为2％至5％，但是发明人也发现，硫的比例为0.1％至10％也能够实现本发明的目的。

在本发明的另一个实施例中，使用其他材料，例如氧化硅作为电介质层102时，硫不太容易直接在氧化硅表层形成保护层。通常利用由氟碳化合物气体形成的等离子体刻蚀氧化硅，为了防止侧壁被反应气体刻蚀形成底切(Undercut)或者凹陷(Bowing)，因此通常需要在侧壁形成一层氟碳化合物的聚合物以保护侧壁。但是氟碳化合物的聚合物会与氧气反应被侵蚀，或者被加速过的等离子体撞击而被破坏。而硫又可以在该聚合物的表面形成一层保护层，防止聚合物在刻蚀过程中被破坏，从而实现对氧化硅层中图形侧壁的保护。所以，即使本身电介质层材料中不含碳，但是，如果刻蚀反应气体含碳并且在刻蚀过程中会在所刻蚀出的沟槽或通孔的侧壁形成含碳的聚合物，并且所述刻蚀反应气体也含硫，这样，刻蚀气体中的硫与聚合物中的碳形成S-C键的保护层，也可以达成本发明的发明目的。

在完成对电介质层102的刻蚀之后，还可以包括去除电介质层102的可选步骤。

本申请虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本申请的保护范围应当以本申请权利要求所界定的范围为准。

Claims

1.一种等离子体刻蚀电介质层的方法，其特征在于：

提供一半导体衬底，衬底上包括一电介质层和位于电介质层上的硬膜层和光刻胶层，所述电介质层的材料为无定型碳；

图形化光刻胶层；

以图形化的光刻胶层为掩膜，利用不含硫的等离子刻蚀气体图形化所述硬膜层，并在完成硬膜层刻蚀后去除所述光刻胶层，所述不含硫的等离子刻蚀气体中包括氟，且硬膜层由硅氮化合物组成；

并且，以图形化的硬膜层为掩膜用含硫等离子刻蚀气体刻蚀所述电介质层。

2.如权利要求1所述的方法，所述含硫等离子刻蚀气体包括氟和/或氧。

3.如权利要求1所述的方法，形成所述含硫等离子刻蚀气体的含硫气体选自COS、H₂S、CS₂、SO₂，或前述含硫气体经过任意配比后的混合气体。

4.如权利要求1所述的方法，所述含硫等离子刻蚀气体中，含硫气体的含量比例为0.1％至10％。

5.如权利要求4所述的方法，所述含硫等离子刻蚀气体中，含硫气体的含量比例为2％至5％。