CN101515542B - 用硫基蚀刻剂等离子体蚀刻含碳层 - Google Patents

用硫基蚀刻剂等离子体蚀刻含碳层 Download PDF

Info

Publication number
CN101515542B
CN101515542B CN2008101287836A CN200810128783A CN101515542B CN 101515542 B CN101515542 B CN 101515542B CN 2008101287836 A CN2008101287836 A CN 2008101287836A CN 200810128783 A CN200810128783 A CN 200810128783A CN 101515542 B CN101515542 B CN 101515542B
Authority
CN
China
Prior art keywords
frequency
substrate
carbon
gas mixture
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101287836A
Other languages
English (en)
Other versions
CN101515542A (zh
Inventor
王竹戌
马绍铭
斯昌林
布赖恩·廖
周杰
金汉相
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN101515542A publication Critical patent/CN101515542A/zh
Application granted granted Critical
Publication of CN101515542B publication Critical patent/CN101515542B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及用硫基蚀刻剂等离子体蚀刻含碳层，其用蚀刻剂气体混合物蚀刻含碳层，该蚀刻剂气体混合物包含氧分子(O2)和包含碳硫末端配位体的气体。在某些实施例中采用高RF频率源以便得到对无机电介质层具有高选择性的高蚀刻率。在某些实施例中，蚀刻剂气体混合物仅包含两种成分：COS和O2，但在其它实施例中，也可以进一步采用附加气体，例如氮分子(N2)、一氧化碳(CO)或二氧化碳(CO2)中的至少一种，来蚀刻含碳层。

Description

用硫基蚀刻剂等离子体蚀刻含碳层
技术领域
本发明实施例涉及电子制造产业，更特别地是涉及在含碳层中等离子体蚀刻特征的处理。
背景技术
由于装置图案的特征尺寸变得小于100nm，为了稳定和可重复的装置性能，特征的临界尺寸(CD)要求成为一项更加重要的基准。横跨衬底允许的CD变化量也随特征CD的定标而比例变化。例如，横跨300mm直径的衬底，为了达到大约80nm的平均目标CD一些应用可能需要小于10nm的3-西格玛。
同样，由于现在产业中流行诸如装置容量、高深宽比(HAR)的观点，横向尺寸的定标要快于垂直尺寸的定标。当这种深宽比和CD控制的需求结合高蚀刻选择性、侧壁光滑性和高的工具生产能力时，对于任何硬件配置而言处理窗口变得非常小。许多情况下，仅在许多处理气体混合成复合的蚀刻剂气体混合物并结合极端的硬件设定时可以发现小的处理窗口，例如非常高的RF偏置功率，才能在侧壁钝化、蚀刻速率和掩膜选择性间达到脆弱的平衡。然而，这种小的处理窗口典型遭受性能限制，而不能与已知方法的蚀刻处理相谐调。
发明内容
本发明实施例中，描述了一种使用蚀刻剂气体混合物蚀刻例如无定形碳的含碳层，蚀刻剂气体混合物包含氧分子(O2)和包含碳硫末端配位体的气体。某些实施例中，蚀刻剂气体混合物是无卤素的，以及在具体实施例中，蚀刻剂气体混合物仅包括两种成分，例如COS和O2。其它实施例中，还可以进一步使O2和该含硫气体与附加气体结合来蚀刻含碳层，例如氮分子(N2)、一氧化碳(CO)、二氧化碳(CO2)、臭氧(O3)、水(H2O)、过氧化氢(H2O2)或碳氟化合物中的至少一种。
实施例中，在大约0.25和大约1.0之间的COS∶O2体积流率由具有大约100MHz以上频率的电容耦合高频RF发生器发生器激励，以便在掩盖无机电介质保护层上用大于30∶1、优选大于50∶1的选择性蚀刻含碳层，同时在例如接触图案的HAR特征的侧壁中获得最小的弓形。进一步用一个或多个具有大约60MHz以下频率的低频RF发生器来激励COS∶O2蚀刻剂气体混合物可能有利于进一步谐调特征CD的均匀性。
仍然在其它实施例中，包含有碳硫末端配位体气体的蚀刻剂气体混合物，释放到等离子体蚀刻室中接近衬底中心的第一气体入口处的气体流量速率不同于接近衬底周边的第二开口处的气体流量速率，同时等离子体暴露于接近衬底中心处的磁场强度不同于接近衬底周边处的磁场强度，从而进一步改善含碳层蚀刻的均匀性。
一个示范实施例中，多层掩膜包含：设置在衬底层上的无定形碳层、设置在无定形碳层上的无机电介质盖层，以及设置在无机电介质盖层上的已构图光阻层，首先用包含氟碳化合物的蚀刻剂气体混合物蚀刻无机电介质盖层，然后清除蚀刻处理室的卤素，以及用包含O2和具有碳硫末端配位体的蚀刻剂气体混合物蚀刻无定形碳层。
本发明的其它方面提供了一种等离子体蚀刻装置，其配置为用包含混合有O2的具有碳硫末端配位体气体的蚀刻剂气体混合物执行含碳层的蚀刻。本发明的其它方面还提供了一种计算机可读媒体，其包含用于在电容耦合高频等离子体蚀刻装置上执行这种蚀刻方法的指令。
附图说明
图1是根据具体实施例的流程图，其描述了用多层掩膜蚀刻特征的方法，该多层掩膜的无定形碳层是用混合有O2的COS蚀刻。
图2A、2B、2C、2D、2E和2F是根据一个实施例的断面示意图，其描述了图1方法的示例性实施例，特征是使用包含COS和O2的蚀刻剂气体混合物蚀刻进多层掩膜。
图3是根据实施例配置为执行蚀刻方法的等离子体蚀刻装置的断面示意图。
图4描述了根据具体实施例使用包含COS和O2的蚀刻剂混合物蚀刻无定形碳层的方法的处理走向总结。
图5描述了根据具体实施例一组具有碳硫末端配位体的分子基。
具体实施方式
下面的描述中，阐明了许多具体的细节以便使本发明得到透彻的理解。显然，对于本领域技术人员来说，可以在没有这些具体细节的情况下实现本发明。另外，为了不给本发明带来不必要的晦涩，熟知的特征不进行详细的描述，例如具体的光刻构图和蚀刻技术。贯穿本说明书的涉及“实施例”表示与实施例描述联系的具体的特征、结构、材料或特性，是至少包含在本发明的一个实施例中。因此，在贯穿本说明书的不同位置出现的措辞“实施例中”不必涉及本发明的同一个实施例。此外，具体的特征、结构、材料或特性也可以任何适合的方式结合在一个或多个实施例中。同样，可以明白的是图中示出的不同示例性实施例仅仅是示意性的表述而不必按比例绘制。
这里使用的术语“在...之上”、“在...之下”、“在...之间”和“在...上”涉及一层与其它层的相对位置。即，例如，一层沉积或设置在另外一层之上或之下可以直接与其它层接触，或可以具有一个或多个间隔层。此外，一层沉积或设置在层之间可以直接与层接触，或可以具有一个或多个间隔层。相反，第一层在第二层“上”是与第二层接触。此外，所提供的一层与其它层的相对位置是没有考虑衬底的绝对方向，而假定相对起始时的衬底操作、沉积、更改和移动膜。
图1说明了根据本发明一个实施例用于蚀刻特征的方法100的流程图。在形成处理期间在衬底上执行方法100。图2A-2F说明了具有根据图1中所示流程的具体实施例制造的特征的示例性衬底的断面图。
图1的方法100从工件开始，如图2A所描述的包含在支持体210上的衬底层220。在一个实施例中，支持体210是半导体晶片，例如，但不限定于硅、锗或公知的III-V(族)化合物半导体材料。在另外一个实施例中，支持体210是玻璃或蓝宝石材料。衬底层220通常包括电介质层，例如具有大约2.5介电常数的二氧化硅。在其它实施例中，衬底层220包括具有大约2.4或以下介电常数的低-k材料，例如，但不限定于碳掺杂的氧化硅。也需要明白的是衬底层220可以包括本领域公知的各种材料的多种电介质、半导体或导体层。图2A所描述的具体实施例中，衬底层220在蚀刻停止层215上，蚀刻停止层215包括已知的对于蚀刻衬底层220的处理具有良好选择性的材料。在一个实施例中，衬底层220包括二氧化硅，蚀刻停止层215包括氮化硅。
如进一步描述的，例如无定形碳层225的含碳层形成在衬底层220之上。如这里使用的，含碳层包含的无机层包括至少20wt％的碳。包括于这类的材料是典型包括大于50wt％碳的无定形碳，以及包括至少20wt％碳含量的低-k电介质。排除在“含碳”类外的是具有全部碳含量小于20wt％的有机材料，例如通常用作底部抗反射涂层(BARC)的那些材料，典型的为聚酰胺和聚砜并且具有小于5wt％的碳。
可以用喷涂/旋涂方法、热沉积处理(CVD)、或等离子增强沉积处理(PECVD)形成含碳层。图2A描述的实施例中，无定形碳层225是用CVD或PECVD中任一个沉积来形成碳材料，该碳材料包括至少50wt％具有sp1、sp2和sp3键合状态的碳，该键合状态使膜具有那些典型的pyrolylic、石墨和类金刚石碳的混合物的特性。由于已沉积的碳材料可以包含多个不同特性的键合状态，因此其缺乏长程有序，因此通常称为“无定形碳”。在具体实施例中，无定形碳层225可以使用碳氢化合物的前驱体用PECVD处理形成，例如，但不限定于，甲烷(CH4)、丙烯(C3H6)、丙炔(C3H4)、丙烷(C3H8)、丁烷(C4H10)、丁烯(C4H8)、丁二烯(C4H6)、乙炔(C2H2)、甲苯(C7H8(C6H5CH3))及其混合物。无定形碳层225也可以包含氮或其它添加剂。示例性无定形碳材料是从美国加州应用材料公司(Applied Materials，Inc.，CA，U.S.A.)商标名为Advanced Patterning FilmTM(APF)可商业得到的。虽然没有描述，另外一个实施例中在碳wt％范围的较低端处，含碳层是低-k电介质，例如是从应用材料公司(Applied Materials，Inc.，)的商标名为Black DiamondTM商业得到的。
无定形碳层225不是光敏的并且用等离子体蚀刻替换已构图以便高度保真的再现光敏层上的图案。同时有利的是无定形碳层225提供到掩膜的附加厚度非常像传统的硬掩膜(采用硅的氮化物或氧化物)，因为无定形碳层225能用与去除光敏层相同的方法轻易去除，例如使用高频O2等离子体剥离。
无定形碳层225形成的厚度依赖于随后用来构图衬底层220的处理的材料的电阻和碳材料的结构整体性(限定无定形碳层的深宽比)。一个实施例中，无定形碳层225具有比用于5∶1深宽比的蚀刻进层的特征的临界尺寸大约大5倍的厚度。在进一步的实施例中，无定形碳层的厚度与特征尺寸的比率是在1∶1和5∶1之间。这种比例范围将提供足够的结构整体性，从而使已构图的无定形碳特征不会在随后的处理期间倒塌。在一个这种实施例中，无定形碳层225在大约100nm和大约1000nm之间。在具体实施例中包含二氧化硅的衬底大约1.5-2μm厚，无定形碳层的厚度在大约700nm到900nm之间。
同样如图2A描述的，无定形碳层225覆盖有无机电介质盖层230。无机电介质盖层230可以作为电介质抗反射层(DARC)和/或改善随后通过旋涂技术施加的有机膜的粘结，不然的话有机膜不能很好的粘结到无定形碳层225。无机电介质盖层230可以是单层膜或包括以二氧化硅、氮化硅或氮氧化硅(SiON)形式中的硅、氮、氧的膜的多层堆叠。也可以调整成分和厚度以便对在特征光刻构图期间采用的具体波长提供最小的反射和高对比度。在示例性实施例中，无机电介质盖层230形成在大约25nm和100nm之间的厚度。
如图2A进一步描述的，多层堆叠掩膜250包含在光刻操作后已构图的光阻层240。一些光阻实施例中，有机BARC施加在无机电介质盖层230上以便进一步减小光敏层构图期间光的反射。BARC典型包括聚酰胺和聚砜。同时经常不必要在无定形碳层225之上同时具有有机BARC(未示出)和无机电介质盖层230，但是这种多层掩膜也可实行。
在无定形碳层225之上的已构图光阻240可以用任何传统的方法构图，例如，使用193nm光刻和适合的已知光阻成分。一个实施例中，已构图光阻240包含具有大约80nm以下临界尺寸的接触开口241。在具体实施例中，已构图光阻240形成具有在大约60nm和80nm之间临界尺寸的接触开口。
回到图1，在操作120，如图2进一步描述的蚀刻无机电介质盖层230。一个有利的实施例中，无机电介质盖层230是用包含气体的传统卤素基的化学成分进行等离子体蚀刻，例如其，但不限定于像CF4和CHF3的氟碳化合物。包含这些化合物中一个或两个的混合物可以与或不与N2结合。在进一步的实施例中，氟碳化合物蚀刻剂气体是由具有大约50MHz以下频率的低频“偏置功率”RF发生器激励，例如13.56MHz和2MHz波段。在进一步实施例中，具有大约100MHz以上频率的高频“源功率”RF发生器，优选在无机电介质盖层230开口期间避开以便使蚀刻偏置最小。如果存在BARC层也可以使用基本类似的等离子体蚀刻处理进行等离子体蚀刻，从而使有机层和无机电介质盖层230二者可以在一个蚀刻步骤中蚀刻。操作120的持续时间依赖于盖层的厚度，但是，在一个实施例中，100nm无机电介质盖层230是明显小于100秒。
图1描述的实施例中，在操作125，在无定形碳层225蚀刻前，从蚀刻处理室清除在操作125中用于蚀刻无机抗反射盖的氟碳化合物基的化学成分。在具体实施例中，在无定形碳层225蚀刻处理前，将高容积流量例如氩气的惰性气体引入蚀刻室以便从蚀刻室清除任何卤素基的气体，从而防止残留的卤素转移到随后在蚀刻室中执行的处理。已经发现在某些条件下，在无定形碳层225蚀刻期间存在的氟会损害无定形碳层225，并且潜在地造成已形成装置的参数漂移。
在操作130，无定形碳层225是用包含O2和包括碳硫末端配位体气体的蚀刻剂气体混合物进行等离子体蚀刻。包括碳硫末端配位体的分子是与那些具有中心硫例如SF6的化合物有区别的。具有碳硫末端配位体的分子包含键合到碳原子的末端硫原子。然后碳原子还可以进一步键合到其它作为主链部分的原子。图5描述了许多包含碳硫末端配位体的分子，碳硫末端配位体用虚线圈起来。图5所描述的R，R’，R”，R”’基分别表示烃基、芳基或氢原子。图5所描述的那些分子包含导致非极性分子的非对称碳硫末端配位体。然而，其它具有对称碳硫末端配位体的分子，例如二硫化碳(CS2)，为了蚀刻含碳层的目的也可能是相当好的。在具体实施例中，包含碳硫末端配位体的气体具有化学通式(COS)x，以及在优选实施例中，包括碳硫末端配位体的气体是硫化羰、COS。
已经发现包括碳硫末端配位体例如COS的气体与O2混合时，对于蚀刻无定形碳膜提供了有利的宽处理窗口。也已经发现特别是在用大约100MHz以上高频电容耦合蚀刻装置操作来激励等离子体的情况下。结合有高频激励的COS∶O2蚀刻剂气体的宽处理窗口允许横跨衬底大范围调整蚀刻率和CD均匀性。同时已经发现许多其它无卤素的含硫气体例如二氧化硫(SO2)和硫化氢(H2S)，包括碳硫末端配位体的气体，具体是那些低沸点的例如COS的气体，对于含碳层的蚀刻是有利的。
当用高频RF源功率(大约100MHz以上)激励时，O2能够以远高于1μm/min的极高速率蚀刻无定形碳层225，然而产生了高的弓形侧壁并且对于大多数的掩膜例如无机电介质盖层230具有低选择性。已经发现用具有碳硫末端配位体例如COS的附加气体，可以极大地改善这些缺点，因为在缺少O2下用高频RF源激励时，不会以可察觉的速度蚀刻无定形碳。因此，在具体实施例中，蚀刻剂气体混合物主要由O2和COS组成，相当精妙的两种成分(氧化剂和钝化剂)混合物也提供了具有大处理窗口坚固的无定形碳蚀刻处理。相反，没有发现可选择的例如SO2和H2S的含硫气体提供了类似的宽工艺窗口。因此，不能期待诸如SO2和H2S的气体横跨衬底直径取得接触底部CD相同的无定形碳蚀刻速度、选择性或均匀性。
已经发现包含COS∶O2蚀刻剂混合物的高频RF激励的实施例提供了特别高的无定形碳蚀刻速率并且对例如无机电介质盖层230的材料的高选择性。如这里使用的，高频RF是指在大约100MHz以上RF频率工作的“源”功率。在大约60MHz以下RF频率工作的低频“源”功率通常提供了比用高频源工作时显著低的使用O2的无定形碳层蚀刻速率。已经发现电容耦合和电感耦合相类似的情况。例如，与这些低RF频率相联系的较低蚀刻速率依次要求高O2流和高RF功率的补偿。如已经在别处讨论的，在低RF频率时的高O2流和高RF功率都是对维持例如无机电介质盖层230的材料的高选择性有害的并且也对好的CD控制有害。例如，对于可比较的RF功率水平，采用50MHz源的蚀刻装置用O2提供的无定形碳蚀刻速率，例如应用材料公司(Applied Materials，Inc)的eMax系统，比用应用材料公司(Applied Materials Corp)的Enabler系统的162MHz电容源用O2提供的无定形碳蚀刻速率低大约2.5到3倍。同时在低RF频率处较高的O2流和2.5倍高的RF功率能对较低效率和无定形碳蚀刻速率消弱的结果进行部分补偿，在选择性(对要求11∶1HAR接触蚀刻的无机电介质盖层230的选择性远低于30∶1)的显著损失和横跨衬底的底部CD均匀性(从中心到边缘至少13nm的3西格玛)的显著损失的代价上也是如此。因此，这里描述的COS∶O2蚀刻剂气体混合物通常可应用于任何频率系统，以及可以相对例如O2与CO或O2与SO2的其它气体混合物提供改善，结合高频RF的COS∶O2蚀刻剂气体混合物的实施例提供了优异的处理窗口。
在具体实施例中，蚀刻操作130包含引入蚀刻室的COS∶O2的体积气体流比例是在大约0.25∶1和1∶1之间。图4中描述出依赖于混合物比例的处理趋势。这个当用高频源功率激励时的COS和O2的混合比例提供的无定形碳蚀刻速率高达从800nm/秒到大约1.2μm/秒。由于没有限定COS到例如低于大约10％的非常低的浓度，蚀刻剂混合物中相对高百分比的COS能够大范围谐调。因此，COS∶O2混合物是对可能导致横跨衬底均匀性的影响相对不敏感，例如局部种类损耗等。也已经发现在大约0.25∶1和1∶1之间的COS∶O2气体比例对在二氧化硅、氮化硅或SiON上的无定形碳提供了非常高的选择性，远高于30∶1，典型至少50∶1和接近100∶1。没有发现可替换的含硫气体，例如SO2具有如此高的选择性。虽然不必局限于任何特殊的理论，碳硫末端配位体的存在可能有利于在例如二氧化硅、氮化硅或SiON的那些非含碳层表面上提供钝化种类，而在缺少碳硫末端配位体的例如SO2的蚀刻剂混合物中是得不到的。用大约100MHz以上高频激励COS∶O2蚀刻剂也可以提供足够量的种类，从而在高偏置电压缺乏的情况下在衬底上进行钝化。高蚀刻速率、高选择性和减小侧壁弓形的这个混合比例的结合比例提供了用于宽处理窗口的基础，然后宽工艺窗口可以裁剪来达到良好的均匀性和蚀刻装置的高生产量。
如图4进一步描述的，当增加无定形碳蚀刻速率时，COS/O2蚀刻剂气体混合物的总流率趋向减少HAR接触BCD。依赖于蚀刻室的配置，总流量也可以在大约25sccm至1000sccm之间的任何地方，或更高。具体实施例中具有大约0.30∶1的COS∶O2流率比例时总流量大约是150sccm。理想的COS∶O2流率比例不是与总流率成线性的。在任何蚀刻装置中非常高的COS/O2蚀刻气体的总流量趋向减小处理窗口，因为在较高的O2流量时COS∶O2比例是增加的以便维持特征轮廓和CD。例如，当采用较高的O2流率时，也需要高的COS流率来防止特征侧壁的过量弓形。在非常高的总流率，横跨衬底直径的非均匀性增加了，以及因此为了维持较大的处理窗口，如果通过其它处理参数的方法在较低的总COS/O2流量时能得到足够高的无定形碳蚀刻速率，渴望相对低的总流量。
当两种成分的COS∶O2蚀刻剂混合物实施例提供了在无定形碳层中显著减小的HAR接触的侧壁弓形，通过将其它种类引入到蚀刻剂混合物中可以得到侧壁轮廓的进一步改善。在具体实施例中，蚀刻剂气体混合物还包括N2、CO、CO2、O3、H2O、H2O2中的至少一种。也需要说明的是在可选实施例中，N2源也可以用其它氮源代替，例如，但不限定于氧化氮(NO、N2O等)或氨气(NH3)。蚀刻剂气体混合物还可以包含惰性气体，例如Ar、He或Xe。
在某些其它实施例中，包含COS和O2二者的第一蚀刻剂气体混合物用于无定形碳层蚀刻的第一部分，以及然后缺少COS的第二蚀刻剂气体混合物使用在无定形碳层蚀刻的第二部分。在一个具体实施例中，O2和COS的两种成分蚀刻剂混合物用于无定形碳层蚀刻的第一部分，然后第二种两种成分的O2和N2的蚀刻剂气体混合物使用在无定形碳层蚀刻的第二部分。由于第一部分期间深宽比达到大约5∶1到7∶1，然后转变为第二蚀刻剂气体混合物继续蚀刻第二部分以便达到8∶1或更高的深宽比，因此这样的工艺可以特别有利于非常HAR蚀刻以便裁剪侧壁轮廓。已经发现这样的多步骤工艺对于大约10∶1的深宽比制造出基本垂直的接触侧壁的同时在大于30∶1的无机电介质材料上仍然提供连续的选择性。应该认识到其它实施例在这个主题上包含变化，因此有或没有可选成分例如N2、CO或CO2的脉冲，蚀刻处理无定形碳层的同时COS气体成分是脉冲的。
如图4所描述的，当处理压强增加时，发现增加无定形碳蚀刻速率的同时减小了HAR接触的底部临界尺寸(BCD)。如其它地方描述的，依赖于实施例，当COS∶O2气体比例是在0.25∶1到1∶1之间具有适度的大约500sccm以下的低总COS/O2气体混合物流量并且用高频电容系统激励时，处理压强可以在大约8mT到50mT之间的宽范围变化，优选处理压强大约是20mT。
由高频RF源功率激励的包括碳硫末端配位体的蚀刻剂气体混合物的宽处理窗口能够进一步附加至少一个大约60MHz以下的低频偏置功率，从而进一步增强无定形碳层蚀刻的性能。如图4描述的，已经发现HAR接触具有的BCD依赖于在低RF频率时期的功率水平和频率。在13.56MHz频率处增加功率趋向减小BCD，然而在2MHz频率处增加功率趋向增加BCD，然而增加它们中任何一个具有对弓形影响很小的同时增加无定形碳蚀刻速率的效果。以此方式，当与提供的高频RF源相结合时，等离子体蚀刻装置能够以独立控制的功率水平提供的2MHz和13.56MHz频率RF功率可以有利于提供非常协调的BCD。在某些实施例中，低频偏置功率与高频源功率的比例是在大约0.25和大约1∶1之间。在具体实施例中，用来激励蚀刻剂气体而提供的低频偏置功率的功率水平低于高频源功率的大约一半。在一个实施例中，在大约0.25∶1和大约1∶1之间的比例、适度低的总流量和大约20mT的处理压强处采用COS∶O2，依赖于室配置和衬底尺寸总功率在2000W和4000W之间时低频偏置功率与高频偏置源功率的比例是在大约0.25和大约0.5之间，对于容纳200mm衬底的室具有至少2000W的总功率。
COS∶O2的宽处理窗口允许进一步处理调整硬件配置，该硬件配置横跨衬底直径调整中性和带电等离子体种类密度中的任一个或二者。例如，等离子体蚀刻装置中包含带电种类调整单元(CSTU)横跨衬底直径施加变化强度的磁场，可以调整BCD的均匀性以便减少横跨衬底直径的“W”或“M”特性。“W”或“M”是指横跨衬底直径的无定形碳蚀刻性能中的变化量，例如，与衬底半径的一半处相比，在衬底中心和边缘处的BCD比率可能高或低。中性种类的调整单元(NSTU)，其允许横跨晶片直径以不同的体积流率将气体引入蚀刻室，可以进一步在无定形碳层蚀刻期间采用从而扩大HAR接触的BCD。当二者结合使用时，CTSU的具体设定与NSTU的具体设定执行很好，从而使高的内部对外部直径的气体流量比例可以从相对较高的内部对外部磁场比例中受益。例如，在一个实施例中，COS∶O2蚀刻剂气体混合物是仅在NSTU设定的内部执行的，已经发现具有混合的大约12G内部∶8G外部的内部对外部直径的磁通量比例的CSTU提供了改善了的横跨晶片的蚀刻均匀性，减少了“W”或“M”无定形碳层蚀刻特性。
需要进一步说明的是关于衬底温度处理窗口也是宽的，甚至可能在室温下在无机电介质材料上具有好的无定形碳蚀刻速率和选择性。如图4所示，无定形碳层的蚀刻速率可以通过操纵衬底温度而增加。此外，也可能在蚀刻装置中提供多个温度控制区域，以便进一步调整横跨衬底直径的无定形碳蚀刻速率从而改善均匀性。在具体实施例中，例如在接近衬底中心点处的衬底温度控制为第一设定点，例如20℃，同时在接近衬底周边点处的衬底温度控制为第二设定点，例如25℃，从而改善横跨衬底的无定形碳层蚀刻的均匀性。
同样有利的是，COS∶O2蚀刻剂气体混合物的相对倾斜的化学减小了由非均匀聚合物沉积在已蚀刻特征的侧壁上引起的粗糙度。类似的，即使混入附加的气体，例如N2，发现COS∶O2蚀刻气体提供了非常小的室污染物。已发现在等离子体蚀刻室包含碳化硅(SiC)或钇材料涂层时特别如此。采用COS∶O2混合物具体的无定形碳蚀刻处理执行大约三十RF小时。接下来的扩展处理进行粒子计数，剩余的低和非常少的蚀刻残留是在等离子体蚀刻室检查期间可见的。期望倾斜的化学能减少室清洁的频率，增加设备生产率。
返回图1，在操作140，主蚀刻是使用通过本发明实施例构图的多层掩膜执行的。如图2E进一步所示，主蚀刻使用多层掩膜以便如实的将形成在无定形碳层225中的特征转送到衬底层220。依赖于膜，可以在主蚀刻中采用各种已知的蚀刻技术和化学，例如，但不限定于，氮化物或氧化物衬底膜的氟碳化合物基的等离子体蚀刻。在实施例中，衬底膜是用使用多层掩膜的80nm以下的特征定义的。
在操作150，使用灰化或剥离处理来去除残留的多层掩膜。在一个实施例中，原位剥离处理是在与用于操作120、125、130和140相同的蚀刻室中进行的。在进一步的实施例中，高O2流量是用至少300W功率大约100MHz以上的高频源激励的，同时低频偏置功率小于150W。如在别处讨论过的，高频源功率将以例如大约60MHz以下的低RF频率不可能有的速率侵蚀无定形碳层225。原位剥离也通过去除任何历史影响来处理室以便在随后的衬底上重复方法100，该历史影响是由衬底层220的氟碳化合物主蚀刻造成的。
接下来进行无定形碳的剥离操作150，图1的方法100是基本完成并且得到可用于进一步处理的衬底，也许在同一蚀刻室中用于操作130、140和150。在具体实施例中，如图2F所描述的，在无定形碳层225已经去除后，蚀刻停止层205是利用操作150在同一蚀刻室中蚀刻的，从而暴露下面的层。在其它实施例中，图1中的方法100完成后，也可以使用本领域传统的方法处理衬底。
可选实施例中，图1和图2A-2F所描述的实施例中，采用COS∶O2蚀刻剂气体混合物来蚀刻包括比无定形碳层225低wt％碳的含碳层。这种含碳层包含具有至少20wt％碳的低-k电介质膜，可以通过CVD或喷涂/旋涂方法中的任一个沉积。这里公开的无定形碳膜情况下的处理条件通常可施加于采用那些采用具有较低碳含量的含碳膜的可选实施例，然而氟碳化合物到COS∶O2蚀刻剂混合物的添加变得有利，因为碳含量的下降以及硅或氧原子占据了材料成分的大部分比例。当层材料从含碳层转变为仅掺杂氧化物时，例如那些在操作140情况下描述的传统蚀刻处理变得可施加。
在一个实施例中，等离子体蚀刻装置能够用多个RF频率激励蚀刻剂气体混合物，例如由美国加州应用材料(Applied Materials of CA，USA)制造的EnablerTM蚀刻室。另外一个实施例中，方法100的等离子体蚀刻处理是在磁场增强的反应离子蚀刻器(MERIE)蚀刻室中执行的，例如也是由美国加州应用材料(Applied Materials of CA，USA)制造的
Figure S2008101287836D00121
MxP+TM、Super-ETM或也可以使用本领域已知的其它类型的高性能蚀刻室，例如使用电感应技术形成的等离子体室。
图3说明了示例性多频蚀刻系统300的断面视图。系统300包含接地的室305。衬底310通过开口315装载并且夹紧到温控的阴极320。在具体实施例中，温控的阴极320包含多个区域，每个区域可独立控制温度设定点，例如接近衬底310中心的第一热区域322和接近衬底310周边的第二热区域321。处理气体是通过各自的质量流量控制器349从气源345、346、347和348供应到室305的内部。在某些实施例中，NSTU 350提供可控的内部与外部直径的气体流量比例，因此，为了横跨衬底310的直径调整中性种类的浓度，可在接近衬底310的中心处或接近衬底310的周边处以更高的流量速率提供处理气体，例如COS/O2蚀刻剂气体混合物。室305是通过连接到高容量真空泵组355的排气阀351抽真空到5mTorr和500mTorr之间，真空泵组355包括涡轮分子泵。
当施加RF功率时，等离子体形成在衬底310上方的室处理区域。偏置功率RF发生器325耦接到阴极320。偏置功率RF发生器325提供偏置功率，进一步供给等离子体能量。偏置功率RF发生器325典型具有大约2MHz和60MHz之间的低频，以及在具体实施例中，是13.56MHz波段。在某些实施例中，等离子体蚀刻系统300包含在大约2MHz波段处频率的第三偏置功率RF发生器326，其与偏置功率RF发生器325一样连接到RF匹配327。源功率RF发生器330通过匹配(未描述)耦接到等离子体生成元件335，其相对于阴极320可以是阳极以便提供高频源功率来激励等离子体。源RF发生器330典型具有比偏置RF发生器325更高例如在100MHz和180MHz之间的频率，以及在具体实施例中，是162MHz的波段。偏置功率影响衬底310上的偏置电压，控制衬底310的离子轰击，同时源功率相对于衬底310上的偏置独立地影响等离子体的密度。需要说明的是：由已生成的等离子体的输入气体的指定设定的蚀刻性能随着等离子体的密度和晶片偏置显著变化，因此激励等离子体的总功率和频率都是重要的。由于衬底直径随时间而从150mm、200mm、300mm等发展，因此本领域普遍使等离子体蚀刻系统的源和偏置功率相对衬底区域标准化。
在具体实施例中，等离子体蚀刻室包含用于控制内部和外部直径的磁场强度比例的CSTU，从而控制横跨衬底310直径的等离子体中带电种类的密度。一个示例性CSTU包含接近衬底310周边的磁场线圈340和接近衬底310中心的磁场线圈341，从而在室305的内部区域和外部区域的任一个或二者中提供在0G和大约25G之间的磁场。
在本发明的实施例中，系统300是通过控制器370控制的计算机来控制低频偏置功率、高频源功率、CSTU内部对外部的磁场比例、蚀刻剂气体流量和NSTU内部对外部的流量比例、处理压强和阴极温度，以及其它处理参数。控制器370可以是任何形式的通用目的数据处理系统的一个，其可以为了控制各种子处理器和子控制器用于工业设定中。通常，控制器370包含其它通用零件中的与存储器373通讯的中央处理单元(CPU)372和输入/输出(I/O)374。通过CPU372执行软件命令，造成系统300去，例如：将衬底装载到等离子体蚀刻室，将蚀刻剂气体混合物引入等离子体蚀刻室，蚀刻剂气体混合物包含O2和包括碳硫末端配位体的气体，例如COS，以及用蚀刻剂气体混合物的等离子体蚀刻含碳层。根据本发明，也可以通过控制器370执行其它处理：例如蚀刻在无定形碳层上的无机电介质盖层，以及蚀刻在无定形碳层下的二氧化硅电介质。本发明的部分也可以作为计算机程序产品提供，该计算机程序产品可以包含具有存储在其中指令的计算机可读媒体，该计算机指令可以用来使计算机(或其它电子装置)程序化从而：将衬底装载进等离子体蚀刻室，将蚀刻剂气体混合物引入等离子体蚀刻室，蚀刻剂气体混合物包含O2和包括碳硫末端配位体的气体，例如例如COS，以及用蚀刻剂气体混合物的等离子体蚀刻无定形碳层。计算机可读媒体可以包括：但不限定于，软磁盘、光盘、CD-ROMs(紧缩磁盘可读存储器)，以及磁性-光盘、ROMs(只读存储器)、RAMs(随机访问存储器)、EPROMs(可擦除可编程只读存储器)、EEPROMs(电可擦除可编程只读存储器)、磁或光卡、闪存、或其它公知类型的适合存储电子指令的计算机可读存储媒体。此外，本发明也可以作为包含计算机程序产品的程序文件下载，程序文件可以从远程计算机传送到请求计算机。
虽然以语言方式描述了本发明的结构特征和/或方法动作，应该明白在附加的权利要求中定义的本发明不必局限于已描述的特定特征或动作。已公开的特定特征和动作是作为已要求的发明的特别适度的实施例来说明的，而不是限定本发明。

Claims (16)

1.一种在包括至少20wt％碳的含碳层中蚀刻高深宽比的特征的方法，该方法包括：
提供一衬底，该衬底包含设置在含碳层上的已构图光阻层；
将衬底装载到等离子体蚀刻室；
将第一蚀刻剂气体混合物引入等离子体蚀刻室，第一蚀刻剂气体混合物包含O2和包括碳硫末端配位体的气体；
用第一蚀刻剂气体混合物的等离子体蚀刻含碳层，直到被蚀刻的特征的深宽比在5∶1到7∶1之间；以及
随后，用被引入等离子体蚀刻室的第二蚀刻剂气体混合物的等离子体蚀刻含碳层，所述第二蚀刻剂气体混合物包含N2和O2并且基本上不含有包括碳硫末端配位体的气体。
2.权利要求1的方法，其中第一蚀刻剂气体混合物用具有100MHz以上RF频率的高频RF源激励。
3.权利要求1的方法，其中含碳层是包含至少50wt％碳的无机无定形碳层。
4.权利要求1的方法，其中包括碳硫末端配位体的气体从以下组中选择：COS、SCOR2、SCORNR2、SCR2、SCRNR2、SC(NR)2、SCNR、SC(OR)2，其中R是烃基、芳基或氢中的一个。
5.权利要求1的方法，其中包括碳硫末端配位体的气体是COS，并且COS∶O2体积流率的比例在0.25和1.0之间。
6.权利要求1的方法，其中第一蚀刻剂气体混合物主要由COS和O2组成。
7.权利要求1的方法，其中第一蚀刻剂气体混合物用具有100MHz以上频率的高频RF发生器和具有60MHz以下频率的一个或多个低频RF发生器激励，其中该一个或多个低频发生器释放到等离子体的功率不到高频RF发生器释放到等离子体的功率的一半。
8.权利要求1的方法，其中在等离子体暴露于接近衬底中心处的磁场要高于接近衬底周边处磁场的同时，第一等离子体蚀刻剂气体混合物释放到等离子体蚀刻室中的在接近衬底中心第一气体入口处的气体流量速率要高于在接近衬底周边第二气体入口处的气体流量速率，以便改善含碳层蚀刻的均匀性。
9.权利要求1的方法，还包括：
在控制接近衬底周边点的第二设定点处的衬底温度的同时，控制在接近衬底中心点的第一设定点处的衬底温度，其中第二设定点的温度不同于第一设定点的设定温度以便改善含碳层蚀刻的均匀性。
10.一种在包括至少50wt％碳的无机无定形碳层中蚀刻高深宽比的特征的方法，包括：
提供一衬底，该衬底包含在衬底层上的多层掩膜，该多层掩膜包括：
设置在衬底层上的无机无定形碳层；
设置在无机无定形碳层上的无机电介质盖层；
设置在无机电介质盖层上的已构图的光阻层；
将衬底装载进等离子体蚀刻室；
将蚀刻剂气体混合物引入等离子体蚀刻室，该蚀刻剂气体混合物包含O2和包括碳硫末端配位体的气体；
用蚀刻剂气体混合物在无机无定形碳层中蚀刻具有在5∶1到7∶1之间的深宽比的特征。
11.权利要求10的方法，其中蚀刻剂气体混合物用具有100MHz以上RF频率的高频RF源激励。
12.权利要求10的方法，其中包括碳硫末端配位体的气体是COS，并且COS∶O2的体积流量速率的比例在0.25和1.0之间。
13.权利要求10的方法，还包括：
用氟碳化合物气体蚀刻无机电介质盖层，该氟碳化合物气体用具有60MHz以下频率的一个或多个低频RF发生器激励并且没有向等离子体施加具有100MHz以上频率的高频RF能量；
清除等离子体蚀刻室的氟碳化合物气体；以及
使用蚀刻剂气体混合物蚀刻无机无定形碳层，该蚀刻剂气体混合物由具有100MHz以上频率的高频RF发生器激励。
14.权利要求13的方法，其中由高频RF发生器激励的蚀刻剂气体混合物进一步由一个或多个低频RF发生器激励，其中该一个或多个低频发生器释放到等离子体的功率小于高频RF发生器释放到等离子体功率的一半。
15.权利要求10的方法，还包括：
用氟碳化合物气体蚀刻衬底层；以及
在蚀刻衬底层后，用由高频RF发生器激励的等离子体剥离无机无定形碳层。
16.权利要求10的方法，其中蚀刻剂气体混合物还包括N2、O3、H2O、H2O2、CO或CO2中的至少一种。
CN2008101287836A 2008-02-21 2008-05-20 用硫基蚀刻剂等离子体蚀刻含碳层 Expired - Fee Related CN101515542B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/035,289 US8133819B2 (en) 2008-02-21 2008-02-21 Plasma etching carbonaceous layers with sulfur-based etchants
US12/035,289 2008-02-21

Publications (2)

Publication Number Publication Date
CN101515542A CN101515542A (zh) 2009-08-26
CN101515542B true CN101515542B (zh) 2011-08-17

Family

ID=40997299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101287836A Expired - Fee Related CN101515542B (zh) 2008-02-21 2008-05-20 用硫基蚀刻剂等离子体蚀刻含碳层

Country Status (6)

Country Link
US (1) US8133819B2 (zh)
JP (1) JP2009200459A (zh)
KR (1) KR101019928B1 (zh)
CN (1) CN101515542B (zh)
SG (1) SG155104A1 (zh)
TW (1) TW200937517A (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8501627B2 (en) * 2007-09-27 2013-08-06 Lam Research Corporation Profile control in dielectric etch
US8394722B2 (en) * 2008-11-03 2013-03-12 Lam Research Corporation Bi-layer, tri-layer mask CD control
JP5486883B2 (ja) * 2009-09-08 2014-05-07 東京エレクトロン株式会社 被処理体の処理方法
JP2011066164A (ja) * 2009-09-16 2011-03-31 Tokyo Electron Ltd マスクパターンの形成方法及び半導体装置の製造方法
JP5606060B2 (ja) * 2009-12-24 2014-10-15 東京エレクトロン株式会社 エッチング方法及びエッチング処理装置
CN101819933A (zh) * 2010-02-11 2010-09-01 中微半导体设备(上海)有限公司 一种含碳层的等离子刻蚀方法
JP5528244B2 (ja) 2010-07-26 2014-06-25 東京エレクトロン株式会社 プラズマ処理方法および記憶媒体
JP5674375B2 (ja) * 2010-08-03 2015-02-25 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US8076250B1 (en) * 2010-10-06 2011-12-13 Applied Materials, Inc. PECVD oxide-nitride and oxide-silicon stacks for 3D memory application
KR101295794B1 (ko) * 2011-05-31 2013-08-09 세메스 주식회사 기판 처리 장치
US8592321B2 (en) * 2011-06-08 2013-11-26 United Microelectronics Corp. Method for fabricating an aperture
JP5893864B2 (ja) * 2011-08-02 2016-03-23 東京エレクトロン株式会社 プラズマエッチング方法
US8778207B2 (en) 2011-10-27 2014-07-15 Applied Materials, Inc. Plasma etch processes for boron-doped carbonaceous mask layers
FR3000603B1 (fr) * 2012-12-28 2016-11-25 Commissariat Energie Atomique Procede de gravure anisotrope
CN103035508B (zh) * 2012-12-31 2016-09-07 中微半导体设备(上海)有限公司 特征尺寸收缩方法
US9299574B2 (en) * 2013-01-25 2016-03-29 Applied Materials, Inc. Silicon dioxide-polysilicon multi-layered stack etching with plasma etch chamber employing non-corrosive etchants
US9129911B2 (en) 2013-01-31 2015-09-08 Applied Materials, Inc. Boron-doped carbon-based hardmask etch processing
US9040430B2 (en) * 2013-06-27 2015-05-26 Lam Research Corporation Method of stripping organic mask with reduced damage to low-K film
JP6185305B2 (ja) * 2013-06-28 2017-08-23 東京エレクトロン株式会社 プラズマエッチング方法およびプラズマエッチング装置
TWI612182B (zh) * 2013-09-09 2018-01-21 液態空氣喬治斯克勞帝方法研究開發股份有限公司 用蝕刻氣體蝕刻半導體結構的方法
US9320387B2 (en) * 2013-09-30 2016-04-26 Lam Research Corporation Sulfur doped carbon hard masks
US9305804B2 (en) * 2013-10-07 2016-04-05 Applied Materials, Inc. Plasma etch processes for opening mask layers
US9390923B2 (en) * 2014-07-03 2016-07-12 Applied Materials, Inc. Methods of removing residual polymers formed during a boron-doped amorphous carbon layer etch process
US10546756B2 (en) 2016-11-29 2020-01-28 Lam Research Corporation Method for generating vertical profiles in organic layer etches
GB201620680D0 (en) * 2016-12-05 2017-01-18 Spts Technologies Ltd Method of smoothing a surface
US9941123B1 (en) * 2017-04-10 2018-04-10 Lam Research Corporation Post etch treatment to prevent pattern collapse
JP2018200925A (ja) * 2017-05-25 2018-12-20 東京エレクトロン株式会社 エッチング方法およびエッチング装置
CN117524848A (zh) 2017-06-08 2024-02-06 应用材料公司 用于硬掩模及其他图案化应用的高密度低温碳膜
KR102016615B1 (ko) * 2017-09-14 2019-08-30 (주)코미코 내플라즈마 특성이 향상된 플라즈마 에칭 장치용 부재 및 그 제조 방법
SG11202009406RA (en) 2018-04-09 2020-10-29 Applied Materials Inc Carbon hard masks for patterning applications and methods related thereto
US11603591B2 (en) 2018-05-03 2023-03-14 Applied Materials Inc. Pulsed plasma (DC/RF) deposition of high quality C films for patterning
US11158507B2 (en) 2018-06-22 2021-10-26 Applied Materials, Inc. In-situ high power implant to relieve stress of a thin film
WO2020086241A1 (en) 2018-10-26 2020-04-30 Applied Materials, Inc. High density carbon films for patterning applications
TW202024047A (zh) * 2018-10-26 2020-07-01 日商關東電化工業股份有限公司 含有含硫氟碳化合物之乾蝕刻氣體組成物及使用其之乾蝕刻方法
CN112368805A (zh) 2018-12-18 2021-02-12 玛特森技术公司 使用含硫工艺气体的含碳硬掩模去除工艺
WO2020242799A1 (en) 2019-05-24 2020-12-03 Applied Materials, Inc. Substrate processing chamber
CN113891954A (zh) 2019-05-29 2022-01-04 朗姆研究公司 通过高功率脉冲低频率rf产生的高选择性、低应力、且低氢的类金刚石碳硬掩模
US11270905B2 (en) 2019-07-01 2022-03-08 Applied Materials, Inc. Modulating film properties by optimizing plasma coupling materials
US11664214B2 (en) 2020-06-29 2023-05-30 Applied Materials, Inc. Methods for producing high-density, nitrogen-doped carbon films for hardmasks and other patterning applications
US11664226B2 (en) 2020-06-29 2023-05-30 Applied Materials, Inc. Methods for producing high-density carbon films for hardmasks and other patterning applications
US11421324B2 (en) 2020-10-21 2022-08-23 Applied Materials, Inc. Hardmasks and processes for forming hardmasks by plasma-enhanced chemical vapor deposition
WO2022140108A1 (en) * 2020-12-21 2022-06-30 Tokyo Electron Limited Conformal amorphous carbon layer etch with side-wall passivation
WO2023234305A1 (ja) * 2022-05-31 2023-12-07 株式会社レゾナック エッチング方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1213456A (zh) * 1997-01-21 1999-04-07 松下电器产业株式会社 模样形成方法
CN1956154A (zh) * 2005-10-12 2007-05-02 三星电子株式会社 刻蚀含－碳层的方法和制造半导体器件的方法
CN101185157A (zh) * 2005-03-30 2008-05-21 朗姆研究公司 蚀刻形貌控制

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US650674A (en) * 1899-12-26 1900-05-29 Frederic Ecaubert Dredging-machine.
US4786361A (en) * 1986-03-05 1988-11-22 Kabushiki Kaisha Toshiba Dry etching process
JP3116533B2 (ja) * 1992-04-08 2000-12-11 ソニー株式会社 ドライエッチング方法
US6228775B1 (en) 1998-02-24 2001-05-08 Micron Technology, Inc. Plasma etching method using low ionization potential gas
US6853141B2 (en) * 2002-05-22 2005-02-08 Daniel J. Hoffman Capacitively coupled plasma reactor with magnetic plasma control
US20050211385A1 (en) * 2001-04-30 2005-09-29 Lam Research Corporation, A Delaware Corporation Method and apparatus for controlling spatial temperature distribution
US6835663B2 (en) * 2002-06-28 2004-12-28 Infineon Technologies Ag Hardmask of amorphous carbon-hydrogen (a-C:H) layers with tunable etch resistivity
US20040014327A1 (en) * 2002-07-18 2004-01-22 Bing Ji Method for etching high dielectric constant materials and for cleaning deposition chambers for high dielectric constant materials
JP2004363150A (ja) 2003-06-02 2004-12-24 Matsushita Electric Ind Co Ltd パターン形成方法
US7271106B2 (en) 2004-08-31 2007-09-18 Micron Technology, Inc. Critical dimension control for integrated circuits
JP4827081B2 (ja) * 2005-12-28 2011-11-30 東京エレクトロン株式会社 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1213456A (zh) * 1997-01-21 1999-04-07 松下电器产业株式会社 模样形成方法
CN101185157A (zh) * 2005-03-30 2008-05-21 朗姆研究公司 蚀刻形貌控制
CN1956154A (zh) * 2005-10-12 2007-05-02 三星电子株式会社 刻蚀含－碳层的方法和制造半导体器件的方法

Also Published As

Publication number Publication date
SG155104A1 (en) 2009-09-30
US20090212010A1 (en) 2009-08-27
KR101019928B1 (ko) 2011-03-08
CN101515542A (zh) 2009-08-26
TW200937517A (en) 2009-09-01
KR20090090981A (ko) 2009-08-26
JP2009200459A (ja) 2009-09-03
US8133819B2 (en) 2012-03-13

Similar Documents

Publication Publication Date Title
CN101515542B (zh) 用硫基蚀刻剂等离子体蚀刻含碳层
US8778207B2 (en) Plasma etch processes for boron-doped carbonaceous mask layers
JP4579611B2 (ja) ドライエッチング方法
CN100514570C (zh) 等离子体蚀刻方法
US6869542B2 (en) Hard mask integrated etch process for patterning of silicon oxide and other dielectric materials
KR102245901B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
KR100227772B1 (ko) 산화물 부분 또는 질화물 부분을 함유하는 피처리체의 에칭방법
CN1985335B (zh) 双层抗蚀剂等离子体蚀刻方法
US10643854B2 (en) Silicon dioxide-polysilicon multi-layered stack etching with plasma etch chamber employing non-corrosive etchants
KR101476435B1 (ko) 다중-레이어 레지스트 플라즈마 에치 방법
US8133817B2 (en) Shallow trench isolation etch process
KR102608178B1 (ko) 플라즈마 처리 방법
US20110253670A1 (en) Methods for etching silicon-based antireflective layers
US20180061659A1 (en) Silicon-based deposition for semiconductor processing
KR20150043978A (ko) 플라즈마 처리 방법
US20090065479A1 (en) Dry etching method of high-k film
US9280051B2 (en) Methods for reducing line width roughness and/or critical dimension nonuniformity in a patterned photoresist layer
CN115380365A (zh) 具有无穷大选择性的高深宽比蚀刻
JP7296912B2 (ja) 基板処理方法及び基板処理装置
KR101813321B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
KR20070022608A (ko) 높은 유전상수 물질의 에칭 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110817

Termination date: 20130520