KR102245901B1 - 플라즈마 에칭 방법 및 플라즈마 에칭 장치 - Google Patents

플라즈마 에칭 방법 및 플라즈마 에칭 장치 Download PDF

Info

Publication number
KR102245901B1
KR102245901B1 KR1020140079591A KR20140079591A KR102245901B1 KR 102245901 B1 KR102245901 B1 KR 102245901B1 KR 1020140079591 A KR1020140079591 A KR 1020140079591A KR 20140079591 A KR20140079591 A KR 20140079591A KR 102245901 B1 KR102245901 B1 KR 102245901B1
Authority
KR
South Korea
Prior art keywords
flow rate
gas
film
cos
groove
Prior art date
Application number
KR1020140079591A
Other languages
English (en)
Other versions
KR20150002525A (ko
Inventor
타카유키 이시이
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150002525A publication Critical patent/KR20150002525A/ko
Application granted granted Critical
Publication of KR102245901B1 publication Critical patent/KR102245901B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

홈의 형상을 개선한다. 플라즈마 에칭 방법은, 제 1 공정과 제 2 공정과 제 3 공정을 포함한다. 제 1 공정은, 마스크막 상에 형성된 소정의 패턴을 가지는 포토레지스트막을 플라즈마 처리한다. 제 2 공정은, 플라즈마 처리된 포토레지스트막의 패턴을 따라 마스크막을 플라즈마에 의해 에칭하여, 마스크막의 하층에 형성되어 있는 유기막을 노출시킨다. 제 3 공정은, O2, COS 및 Cl2를 포함하는 혼합 가스의 플라즈마에 의해 유기막을 에칭한다.

Description

플라즈마 에칭 방법 및 플라즈마 에칭 장치{PLASMA ETCHING METHOD AND PLASMA ETCHING APPARATUS}
본 발명은 플라즈마 에칭 방법 및 플라즈마 에칭 장치에 관한 것이다.
플라즈마에 의한 에칭 공정에서 피처리막에 홈을 형성할 경우, 홈의 측벽이 필요 이상으로 깎임으로써 홈의 중간의 공간이 볼록해지는 보잉이 발생하는 것이 알려져 있다. 미세화의 진전에 따라 이 보잉의 문제가 표면화되어, 홈의 폭을 설계대로 제어하는 것이 어려워지고 있다. 그 대책으로서, 하기의 특허문헌 1에는, 에칭 가스에 COS(황화 카르보닐)을 첨가하는 기술이 개시되어 있다.
일본특허공개공보 제2012-204668호
그런데, 에칭 공정에서 피처리막에 홈을 형성할 경우, 홈의 측벽이 수직이면 홈의 바닥(코너부)에 반응 생성물(퇴적물)이 퇴적되고, 그 후에 형성된 디바이스의 성능에 영향이 미친다. 홈의 측벽에 소정의 각도를 이루는 경사(테이퍼)를 형성함으로써 반응 생성물(퇴적물)의 제거가 용이해진다. 또한, 그 후에 홈의 측벽에 막을 퇴적시키는 공정에서 막이 퇴적되기 쉬워지는 등의 이점이 생긴다. 그러나 종래에는, 보잉의 발생을 억제하면서 소정의 테이퍼를 형성하는 것이 곤란했다.
또한 상기 특허문헌 1의 기술에서는, 보잉의 발생을 어느 정도 억제할 수는 있지만, 홈의 측벽에 소정의 테이퍼를 형성할 수 있기까지는 이르지 않았다.
본 발명의 일측면에 따른 플라즈마 에칭 방법은, 기판 상에, Si(실리콘)을 포함하지 않는 유기막, 마스크막, 레지스트막이 차례로 형성되고, 상기 레지스트막은 소정의 패턴을 가지며, 상기 레지스트막을 마스크로 하여 상기 마스크막을 에칭하여 마스크를 형성하고, 상기 레지스트막 및 마스크막을 마스크로 하여, 상기 유기막을 O2(산소), COS 및 Cl2(염소)를 포함하는 혼합 가스의 플라즈마에 의해 에칭한다.
본 발명의 다양한 측면 및 실시예에 따르면, 홈의 형상을 개선할 수 있는 플라즈마 에칭 방법 및 플라즈마 에칭 장치가 실현된다.
도 1은 실시예에 따른 에칭 장치의 일례를 도시한 종단면도이다.
도 2는 실시예에 따른 에칭 장치에서 에칭되는 반도체 웨이퍼의 구조의 일례를 설명하기 위한 모식도이다.
도 3a ~ 도 3d는 처리 가스와 홈의 형상의 관계의 일례를 도시한 모식도이다.
도 4는 실시예에 따른 에칭 방법의 순서의 일례를 나타낸 순서도이다.
도 5a ~ 도 5c는 COS 가스 및 Cl2 가스를 포함하는 처리 가스를 이용하여 에칭한 경우의 홈의 단면의 실험 결과의 일례를 도시한 도이다.
도 6은 테이퍼 각도의 정의를 설명하기 위한 모식도이다.
도 7은 COS 가스와 Cl2 가스의 유량의 비에 대한 테이퍼 각도의 계산 결과의 일례를 나타낸 도이다.
도 8은 COS 가스와 Cl2 가스의 유량의 비에 대한 테이퍼 각도의 변화의 일례를 나타낸 그래프이다.
도 9a ~ 도 9c는 COS 가스, Cl2 가스 및 O2 가스를 포함하는 처리 가스를 이용하여 에칭한 경우의 홈의 단면의 실험 결과의 일례를 도시한 도이다.
도 10은 COS 가스의 유량과 Cl2 가스의 유량의 합계에 대한 O2 가스의 유량의 비에 대한 CD비 및 테이퍼 각도의 계산 결과의 일례를 나타낸 도면이다.
도 11은 COS 가스의 유량과 Cl2 가스의 유량의 합계에 대한 O2 가스의 유량의 비에 대한 CD비 및 테이퍼 각도의 변화의 일례를 나타낸 그래프이다.
먼저, 본 발명의 실시예에 대하여 도면을 참조하여 설명한다.
도 1은 실시예에 따른 에칭 장치의 일례를 도시한 종단면도이다. 본 실시예에서의 플라즈마 에칭 장치는, 용량 결합형 평행 평판 플라즈마 에칭 장치로서 구성되어 있고, 예를 들면 표면이 양극 산화 처리된 알루미늄으로 이루어지는 대략 원통 형상의 챔버(처리 용기)(10)를 가지고 있다. 이 챔버(10)는 보안 접지되어 있다.
챔버(10)의 저부(底部)에는, 세라믹스 등으로 이루어지는 절연판(12)을 개재하여 원기둥 형상의 서셉터 지지대(14)가 배치되고, 이 서셉터 지지대(14) 상에 예를 들면 알루미늄으로 이루어지는 서셉터(16)가 설치되어 있다. 서셉터(16)는 하부 전극을 구성하고, 그 위에 피처리 기판인 반도체 웨이퍼(W)가 재치(載置)된다. 이 반도체 웨이퍼(W)에는 본 발명의 에칭 대상인 유기막이 형성되어 있다.
서셉터(16)의 상면에는, 반도체 웨이퍼(W)를 정전력으로 흡착 보지(保持)하는 정전 척(18)이 설치되어 있다. 이 정전 척(18)은, 도전막으로 이루어지는 전극(20)을 Al2O3 등의 유전체의 절연층으로 개재시킨 구조를 가진다. 전극(20)에는 직류 전원(22)이 전기적으로 접속되어 있다. 그리고, 직류 전원(22)으로부터의 직류 전압에 의해 발생한 쿨롱력 등의 정전력에 의해 반도체 웨이퍼(W)가 정전 척(18)에 흡착 보지된다.
정전 척(18)(반도체 웨이퍼(W))의 주위이며 서셉터(16)의 상면에는, 에칭의 균일성을 향상시키기 위한 예를 들면 실리콘으로 이루어지는 도전성의 포커스 링(보정 링)(24)이 배치되어 있다. 서셉터(16) 및 서셉터 지지대(14)의 측면에는 예를 들면 석영으로 이루어지는 원통 형상의 내벽 부재(26)가 설치되어 있다.
서셉터 지지대(14)의 내부에는 예를 들면 원주 상에 냉매실(28)이 설치되어 있다. 이 냉매실(28)에는, 외부에 설치된 도시하지 않은 칠러 유닛으로부터 배관(30a, 30b)을 거쳐 소정 온도의 냉매, 예를 들면 냉각수가 순환 공급되고, 냉매의 온도에 의해 서셉터(16) 상의 반도체 웨이퍼(W)의 처리 온도를 제어할 수 있다.
또한, 도시하지 않은 전열 가스 공급 기구로부터의 냉열 전달용 가스(냉각 가스), 예를 들면 He 가스가 가스 공급 라인(32)을 거쳐 정전 척(18)의 상면과 반도체 웨이퍼(W)의 이면과의 사이로 공급된다. 이들의 구성에 의해, 반도체 웨이퍼(W)를 소정의 온도로 제어 가능하게 되어 있다.
하부 전극인 서셉터(16)의 상방에는, 서셉터(16)와 대향하도록 평행하게 상부 전극(34)이 설치되어 있다. 그리고, 상부 전극(34) 및 하부 전극(16) 사이의 공간에 플라즈마가 생성된다.
이 상부 전극(34)은 절연성 차폐 부재(42)를 개재하여 챔버(10)의 상부에 지지되어 있고, 서셉터(16)와의 대향면을 구성하고 또한 다수의 가스 토출홀(37)을 가진다. 또한 상부 전극(34)은, 도전성 재료, 예를 들면 알루미늄으로 이루어지는 수냉 구조의 전극 지지체(38)를 가진다. 전극 지지체(38)의 내부에는 가스 확산실(40)이 설치되고, 이 가스 확산실(40)로부터는 가스 토출홀(37)에 연통하는 다수의 가스 통류홀(41)이 하방으로 연장되어 있다.
전극 지지체(38)에는 가스 확산실(40)로 처리 가스를 유도하는 가스 도입구(62)가 형성되어 있고, 이 가스 도입구(62)에는 가스 공급관(64)이 접속되며, 가스 공급관(64)에는 처리에 필요한 가스를 공급하는 가스 공급원(66)이 접속되어 있다. 가스 공급관(64)에는 복수의 가스 배관이 접속되어 있고, 이들 가스 배관에는 유량 제어기 및 개폐 밸브(모두 도시하지 않음)가 설치되어 있다. 그리고, 처리에 필요한 가스는 가스 공급원(66)으로부터 가스 공급관(64)을 거쳐 가스 확산실(40)에 도달하고, 가스 통류홀(41) 및 가스 토출홀(37)을 거쳐 샤워 형상으로 플라즈마 생성 공간에 토출된다. 즉, 상부 전극(34)은 처리 가스를 공급하기 위한 샤워 헤드로서 기능한다.
상부 전극(34)에는, 로우 패스 필터(LPF)(51)를 개재하여 가변 직류 전원(50)이 전기적으로 접속되어 있다. 가변 직류 전원(50)은 음극이 상부 전극(34)측이 되도록 접속되어 있고, 상부 전극(34)에 마이너스의 전압을 인가하도록 되어 있다. 가변 직류 전원(50)으로부터의 급전은 온·오프 스위치(52)에 의해 온·오프가 가능하게 되어 있다. 로우 패스 필터(LPF)(51)는 후술하는 제 1 및 제 2 고주파 전원으로부터의 고주파를 트랩하는 것이며, 바람직하게는 LR 필터 또는 LC 필터로 구성된다.
챔버(10)의 측벽으로부터 상부 전극(34)의 높이 위치보다 상방으로 연장되도록 원통 형상의 접지 도체(10a)가 설치되어 있다.
하부 전극인 서셉터(16)에는 제 1 정합기(46)를 개재하여 제 1 고주파 전원(48)이 전기적으로 접속되어 있다. 제 1 고주파 전원(48)은 27 ~ 100 MHz의 주파수, 예를 들면 60 MHz의 고주파 전력을 출력한다. 제 1 정합기(46)는 제 1 고주파 전원(48)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시키는 것으로, 챔버(10) 내에 플라즈마가 생성되어 있을 때 제 1 고주파 전원(48)의 출력 임피던스와 부하 임피던스가 외관상 일치하도록 기능한다.
또한, 하부 전극인 서셉터(16)에는 제 2 정합기(88)를 개재하여 제 2 고주파 전원(90)도 전기적으로 접속되어 있다. 이 제 2 고주파 전원(90)으로부터 하부 전극인 서셉터(16)에 고주파 전력이 공급됨으로써, 반도체 웨이퍼(W)에 고주파 바이어스가 인가되어 반도체 웨이퍼(W)에 이온이 인입된다. 제 2 고주파 전원(90)은 400 kHz ~ 20 MHz의 범위 내의 주파수, 예를 들면 13.56 MHz의 고주파 전력을 출력한다. 제 2 정합기(88)는 제 2 고주파 전원(90)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시키기 위한 것으로, 챔버(10) 내에 플라즈마가 생성되어 있을 때 제 2 고주파 전원(90)의 내부 임피던스와 챔버(10) 내의 플라즈마를 포함한 부하 임피던스가 외관상 일치하도록 기능한다.
챔버(10)의 저부에는 배기구(80)가 형성되고, 이 배기구(80)에 배기관(82)을 거쳐 배기 장치(84)가 접속되어 있다. 배기 장치(84)는 터보 분자 펌프 등의 진공 펌프를 가지고 있어, 챔버(10) 내를 원하는 진공도까지 감압 가능하게 되어 있다. 또한, 챔버(10)의 측벽에는 반도체 웨이퍼(W)의 반입출구(85)가 형성되어 있고, 이 반입출구(85)는 게이트 밸브(86)에 의해 개폐 가능하게 되어 있다. 또한, 챔버(10)의 내벽을 따라 챔버(10)에 에칭 부생물(퇴적물)이 부착하는 것을 방지하기 위한 퇴적물 실드(11)가 착탈 가능하게 설치되어 있다. 즉, 퇴적물 실드(11)가 챔버벽을 구성하고 있다. 또한, 퇴적물 실드(11)는 내벽 부재(26)의 외주에도 설치되어 있다. 챔버(10)의 저부의 챔버벽측의 퇴적물 실드(11)와 내벽 부재(26)측의 퇴적물 실드(11)의 사이에는 배기 플레이트(83)가 설치되어 있다. 퇴적물 실드(11) 및 배기 플레이트(83)로서는, 알루미늄재에 Y2O3 등의 세라믹스를 피복한 것을 바람직하게 이용할 수 있다.
퇴적물 실드(11)의 챔버 내벽을 구성하는 부분의 반도체 웨이퍼(W)와 대략 동일한 높이의 부분에는, 그라운드에 DC적으로 접속된 도전성 부재(GND 블록)(91)가 설치되어 있고, 이에 의해 이상 방전 방지 효과를 발휘한다. 또한 이 도전성 부재(91)는, 플라즈마 생성 영역에 설치되어 있으면 그 위치는 도 1의 위치에 한정되지 않고, 예를 들면 서셉터(16)의 주위에 설치하는 등, 서셉터(16)측에 설치해도 되고, 또한 상부 전극(34)의 외측에 링 형상으로 설치하는 등, 상부 전극(34) 근방에 설치해도 된다.
플라즈마 에칭 장치의 각 구성부, 예를 들면 전원계 또는 가스 공급계, 구동계, 또한 제 1 고주파 전원(48), 제 2 고주파 전원(90), 정합기(46, 88) 등은, 마이크로 프로세서(컴퓨터)를 포함하는 제어부(전체 제어 장치)(100)에 접속되어 제어되는 구성으로 되어 있다. 또한 제어부(100)에는, 오퍼레이터가 플라즈마 에칭 장치를 관리하기 위하여 커멘드의 입력 조작 등을 행하는 키보드 및 플라즈마 에칭 장치의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(101)가 접속되어 있다.
또한 제어부(100)에는, 플라즈마 에칭 장치에서 실행되는 각종 처리를 제어부(100)로 실현하기 위한 제어 프로그램, 또는 처리 조건에 따라 플라즈마 에칭 장치의 각 구성부에 처리를 실행시키기 위한 프로그램, 즉 처리 레시피가 저장된 기억부(102)가 접속되어 있다. 처리 레시피는 기억부(102) 내의 기억 매체에 기억되어 있다. 기억 매체는 하드 디스크 또는 반도체 메모리여도 되고, CD ROM, DVD, 플래쉬 메모리 등의 가반성인 것이어도 된다. 또한 다른 장치로부터, 예를 들면 전용 회선을 거쳐 레시피를 적절히 전송시키도록 해도 된다.
그리고, 필요에 따라 유저 인터페이스(101)로부터의 지시 등으로 임의의 처리 레시피를 기억부(102)로부터 호출하여 제어부(100)로 실행시킴으로써, 플라즈마 에칭 장치에서의 원하는 처리가 행해진다.
예를 들면 제어부(100)는, 후술하는 플라즈마 에칭 방법을 실행하도록 플라즈마 에칭 장치의 각 부를 제어한다. 그 일례를 들어 상세한 설명을 한다. 제어부(100)는, 마스크막(203) 상에 형성된 소정의 패턴을 가지는 포토레지스트막(204)을 플라즈마 처리하도록 플라즈마 에칭 장치의 각 부를 제어한다. 그리고 제어부(100)는, 플라즈마 처리된 포토레지스트막(204)의 패턴을 따라 마스크막(203)을 플라즈마에 의해 에칭하여, 마스크막(203)의 하층에 형성되어 있는 유기막(202)을 노출시키도록 플라즈마 에칭 장치의 각 부를 제어한다. 그리고 제어부(100)는, O2, COS 및 Cl2를 포함하는 혼합 가스에 의한 플라즈마에 의해 유기막(202)을 에칭하도록 플라즈마 에칭 장치의 각 부를 제어한다.
도 2는 실시예에 따른 에칭 장치에서 에칭되는 반도체 웨이퍼의 구조의 일례를 설명하기 위한 모식도이다. 본 실시예에서는, 일례로서 도 2에 도시한 바와 같은 구조의 반도체 웨이퍼(W)를 이용한다.
여기에서 이용하는 반도체 웨이퍼는, 도 2에 도시한 바와 같이, 기판 상에 하층막(201), 유기막(202), 마스크막(무기막)(203), BARC(유기막) 및 포토레지스트(PR)막(204)을 순차 형성한 후, 포토레지스트막(204)에 포토리소그래피에 의해 소정 패턴을 형성한 구조를 가지고 있다.
본 실시예에서의 에칭 대상막인 유기막(202)으로서는, 통상적으로 이 분야에서 이용되는 유기막으로서, 실리콘이 포함되지 않은 것이면 제한은 없고, 아몰퍼스 카본(a－C) 또는 SOC(스핀 온 카본), SOH(스핀 온 하드 마스크) 등을 바람직하게 이용할 수 있다. 유기막(202)의 두께는 100 ~ 1000 nm 정도로, 예를 들면 200 nm이다.
마스크막(203)으로서는, 예를 들면 SiON막(실리콘 산질화막)을 바람직하게 이용할 수 있고, 그 두께는 10 ~ 100 nm 정도로, 예를 들면 각각 12 nm 및 20 nm이다. 포토레지스트막(204)은 전형적으로는 ArF(불화 아르곤) 레지스트이고, 그 두께는 20 ~ 200 nm 정도이다.
이어서, 본 실시예에 따른 플라즈마 에칭의 원리에 대하여 도 3a ~ 도 3d를 이용하여 설명한다. 도 3a ~ 도 3d는 처리 가스와 홈의 형상의 관계의 일례를 도시한 모식도이다. 도 3a는, 처리 가스에 COS도 Cl2도 포함되지 않은 CF계의 처리 가스의 플라즈마에 의해 마스크막(203)을 마스크로 하여 유기막(202)을 에칭한 경우의 홈의 형상의 일례를 도시한 모식도이다. 도 3a에 도시한 바와 같이, 유기막(202)에 형성된 홈의 형상은, 홈의 개구 또는 바닥의 폭에 비해 홈의 중앙이 볼록한 형상이 되는 보잉이 생성된다. 이 때문에, 홈을 설계치대로의 폭으로 하기 위해서는, 보잉에 의한 중앙 부분의 볼록함을 고려하여, 마스크막을 에칭하는 BT 공정에서 마스크막(203)에 형성되는 홈의 폭을 좁게 함으로써, 유기막(202)의 홈의 개구를 좁힐 필요가 있다.
그러나, 마스크막(203)의 홈의 폭을 높은 정밀도를 유지하면서 좁히는데는 고도의 미세화된 기술을 필요로 한다. 또한, 개구의 좁은 홈을 에칭에 의해 유기막(202)에 형성할 수 있었다 하더라도, 홈의 내부에 비해 개구가 좁기 때문에, 그 후의 공정에서 내부에 모인 퇴적물을 제거하거나, 유기막(202)에 형성된 홈의 내벽에 균일한 막을 형성하는 것 등이 어려워지는 경우가 있다.
여기서, 홈의 개구의 폭이 홈의 바닥의 폭보다 넓어지도록 홈의 내벽에 경사(테이퍼)를 형성할 수 있으면, 반도체의 제조 공정에서 내부에 모인 퇴적물을 제거하거나, 홈의 내벽에 균일한 막을 형성하는 것 등이 용이해진다. 단, 고밀도화를 달성하기 위해서는, 홈의 내벽의 경사를 지나치게 완만하게 할 수도 없다. 이들을 고려하면, 테이퍼의 각도는 84° ~ 89°인 것이 바람직하다. 보다 바람직하게는, 테이퍼의 각도는 84° ~ 86°이면 좋다.
또한, 보잉의 발생을 억제하는 첨가 가스로서는 COS 가스가 알려져 있다. 도 3b는, 처리 가스에 COS 가스를 첨가, 또는 COS 단가스인 처리 가스의 플라즈마에 의해 마스크막(203)을 마스크로 하여 유기막(202)을 에칭한 경우의 홈의 형상의 일례를 도시한 모식도이다. 도 3b에 도시한 바와 같이, 처리 가스에 COS 가스가 첨가되면, 플라즈마 중에 생성된 S(유황) 성분의 이온에 의해 홈의 내벽에 S의 퇴적물이 부착하면서 에칭되므로, 보잉의 발생이 어느 정도 억제된다. 그러나, COS 가스를 이용함으로써 보잉이 억제되었다 하더라도 불충분하며, 또한 테이퍼 형상이 형성되지 않는다. 이 때문에, 여전히 보잉의 억제 및 테이퍼 형상을 고려한 설계가 필요해진다.
도 3c는, 처리 가스에 Cl2 가스를 첨가, 또는 Cl2 단가스인 처리 가스의 플라즈마에 의해 마스크막(203)을 마스크로 하여 유기막(202)을 에칭한 경우의 홈의 형상의 일례를 도시한 모식도이다. 도 3c에 도시한 바와 같이, COS 가스를 이용한 경우와 마찬가지로, 처리 가스에 Cl2 가스가 첨가되면, 플라즈마 중에 생성된 SiClx(염화 규소) 성분의 이온에 의해, 홈의 내벽에 SiClx의 퇴적물이 부착하면서 에칭되므로, 보잉의 발생이 어느 정도 억제된다. 그러나, Cl2 가스를 이용함으로써 보잉이 억제되었다 하더라도 불충분하며, 또한 테이퍼 형상이 형성되지 않는다. 이 때문에, 여전히 보잉의 억제 및 테이퍼 형상을 고려한 설계가 필요해진다.
따라서 본 실시예의 유기막 에칭 공정에서는, O2 가스 / Cl2 가스 / COS 가스를 포함하는 처리 가스의 플라즈마에 의해 유기막(202)을 에칭한다. 도 3d는, O2 가스 / Cl2 가스 / COS 가스를 포함하는 처리 가스의 플라즈마에 의해 마스크막(203)을 마스크로 하여 유기막(202)을 에칭한 경우의 홈의 형상의 일례를 도시한 모식도이다.
발명자는 예의 연구한 결과, 처리 가스에 COS 가스 및 Cl2 가스가 첨가되면, 도 3d에 도시한 바와 같이, 플라즈마 중에 생성된 S 성분의 이온 및 SiClx 성분의 이온에 의해 홈의 내벽에 S와 SiClx의 혼합 퇴적물이 부착하면서 에칭되므로, 보잉의 발생이 큰 폭으로 억제되는 것을 알았다. 이에 의해, 홈의 내벽을 테이퍼 형상으로 할 수 있어, 이후의 공정에서 홈의 내부에 모인 퇴적물의 제거 또는 홈의 내벽에 균일한 막을 형성하는 것 등이 용이해진다. 이와 같이, 본원 발명의 에칭 방법에 의해 유기막을 에칭하여 바람직한 CD 또는 테이퍼 형상의 홈을 형성한 후, 그 유기막(202)을 마스크로 하여, 예를 들면 SiON막, TiN(메탈 하드 마스크) 등의 하층막(201)을 플라즈마에 의해 에칭함으로써, 하층막(201)에 형성되는 홈의 CD 및 형상을 높은 정밀도로 형성하는 것이 가능해진다. 또한 그 하층막의 하층에 형성하는 막을, 하층막을 마스크로 하여 에칭함으로써, 양호한 형상의 홈을 형성하는 것이 가능해진다. 또한 이에 따라, 반도체 장치의 성능 및 수율을 향상시키는 것이 가능해진다.
<플라즈마 에칭 방법의 실시예>
이어서, 본 실시예에서의 플라즈마 에칭 방법의 각 공정에 대하여 설명한다. 도 4는 본 실시예에 따른 플라즈마 에칭 방법의 순서의 일례를 나타낸 순서도이다.
본 실시예에서의 플라즈마 에칭 방법에서는, 도 4에 나타낸 바와 같이, 먼저 피처리체가 되는 웨이퍼(W)가 챔버(10) 내로 반입되어 서셉터(16) 상에 재치된다. 그리고 제어부(100)는, 배기 장치(84)의 진공 펌프에 의해 배기구(80)를 개재하여 챔버(10) 내를 소정의 압력까지 배기하고, 챔버(10) 내로 처리 가스를 공급하여 플라즈마 처리를 실행한다(단계(S100)).
예를 들면 제어부(100)는, 수소를 포함하는 처리 가스를 가스 공급원(66)으로부터 챔버(10) 내로 공급하고, 수소 함유 가스의 플라즈마에 의해 포토레지스트막의 표면을 플라즈마 처리하여 레지스트막을 고체화시킨다. 플라즈마 처리 공정은 큐어 공정이라고도 칭해지며, 마스크로서 이용되는 포토레지스트막의 SWR(Side Wall Roughness) 또는 LER(Line Edge Roughness) 등을 개선한다.
보다 상세하게는, 제어부(100)는, 예를 들면 이하의 조건으로 포토레지스트막(204)을 플라즈마 처리를 실행한다.
챔버(10) 내의 압력 : 10 mT
상부 전극(34)에 공급하는 고주파 전력 : 200 W
상부 전극(34)에 공급하는 전력의 주파수 : 60 MHz
하부 전극(서셉터(16))에 공급하는 고주파 전력 : 0 W
공급 가스 및 유량비 : H2(수소) / N2(질소) / CH4(메탄) = 180 / 60 / 10 sccm
냉각 가스의 압력 : 20 / 20 Torr
상부 전극(34)의 온도 : 90℃
챔버(10)의 내벽의 온도 : 60℃
서셉터(16)의 중앙의 온도 : 15℃
서셉터(16)의 엣지의 온도 : 5℃
이어서 제어부(100)는, 챔버(10) 내를 배기하고, 챔버(10) 내로 처리 가스를 공급하여 마스크막(203)의 에칭 공정을 실행한다(단계(S101)). 예를 들면 제어부(100)는, CF계 가스 및 CH계 가스를 포함하는 처리 가스를 가스 공급원(66)으로부터 챔버(10) 내로 공급하고, 플라즈마 처리된 포토레지스트막(204)을 마스크로 하여 CF계 가스 및 CH계 함유 가스에 의한 플라즈마에 의해 BARC(유기막) 및 실리콘 함유막인 마스크막(203)을 에칭하여, 마스크막(203)의 하층에 형성되어 있는, Si을 포함하지 않는 유기막(202)을 노출시킨다. 마스크막(203)의 에칭 공정은 BT(Break Through) 공정이라고도 칭해진다. 이 경우, 마스크막(203) 상에는 ArF 등의 포토레지스트막(204)이 소정의 두께로 남겨진다.
보다 상세하게는, 제어부(100)는, 예를 들면 이하의 조건으로 마스크막(203)의 에칭을 행한다.
챔버(10) 내의 압력 : 15 mT
상부 전극(34)에 공급하는 고주파 전력 : 500 W
상부 전극(34)에 공급하는 전력의 주파수 : 60 MHz
하부 전극(서셉터(16))에 공급하는 고주파 전력 : 100 W
하부 전극(서셉터(16))에 공급하는 전력의 주파수 : 13 MHz
공급 가스 및 유량비 : CF4(사불화 탄소) / CH4 / O2 = 250 / 20 / 8 sccm
냉각 가스의 압력 : 20 / 20 Torr
상부 전극(34)의 온도 : 90℃
챔버(10)의 내벽의 온도 : 60℃
서셉터(16)의 중앙의 온도 : 15℃
서셉터(16)의 엣지의 온도 : 5℃
이어서 제어부(100)는, 챔버(10) 내를 배기하고, 챔버(10) 내로 처리 가스를 공급하여 Si을 포함하지 않는 유기막(202)의 에칭 공정을 실행한다(단계(S102)). 예를 들면 제어부(100)는, COS 및 Cl2를 포함하는 처리 가스를 가스 공급원(66)으로부터 챔버(10) 내로 공급하고, 잔막인 포토레지스트막(204) 및 마스크막(203)을 마스크로 하여 COS 가스 및 Cl2 가스 함유 가스의 플라즈마에 의해 Si을 포함하지 않는 유기막(202)을 에칭한다.
보다 상세하게는, 제어부(100)는, 예를 들면 이하의 조건으로 Si을 포함하지 않는 유기막(202)의 에칭을 행한다.
챔버(10) 내의 압력 : 10 mT
상부 전극(34)에 공급하는 고주파 전력 : 500 W
상부 전극(34)에 공급하는 전력의 주파수 : 60 MHz
하부 전극(서셉터(16))에 공급하는 고주파 전력 : 200 W
하부 전극(서셉터(16))에 공급하는 전력의 주파수 : 13.56 MHz
공급 가스 : O2 / He(헬륨) / Cl2 / COS
냉각 가스의 압력 : 20 / 20 Torr
상부 전극(34)의 온도 : 90℃
챔버(10)의 내벽의 온도 : 60℃
서셉터(16)의 중앙의 온도 : 15℃
서셉터(16)의 엣지의 온도 : 5℃
또한, Si을 포함하지 않는 유기막(202)의 에칭 공정에서 챔버(10) 내로 공급되는 처리 가스에는 O2 및 He가 많이 포함되어 있기 때문에, 플라즈마가 발생하기 어렵다. 이 때문에 제어부(100)는, 챔버(10) 내의 압력을 일시적으로 20 mT까지 올린 후에 플라즈마를 발생시키고, 플라즈마가 안정적으로 발생된 후에 챔버(10) 내의 압력을 처리 압력인 10 mT까지 낮추는 제어를 행하는 것이 바람직하다.
<실험예 1>
이어서 도 2에 도시한 막 구성의 웨이퍼를 이용하여, COS 가스 및 Cl2 가스의 유량을 변경하여 에칭하고, 유량비와 CD 및 테이퍼 각도와의 관계를 조사하는 실험을 행했다. 이하의 실험 결과에서는 마스크막(203) / 유기막(202) / 하층막(201) = 28 / 170 / 40 nm의 웨이퍼를 이용하고 있다. 또한, 프로세스 조건은 이하의 3 가지이다.
공급 가스 : O2 / He / Cl2 / COS = 50 / 160 / 20 / 8 sccm … (1)
= 50 / 160 / 13 / 6 sccm … (2)
= 50 / 160 / 16 / 8 sccm … (3)
각 가스의 바람직한 유량은, COS 가스에서는 3 ~ 10 sccm, Cl2 가스에서는 10 ~ 25 sccm, He 가스에서는 100 ~ 200 sccm, O2 가스에서는 45 ~ 100 sccm이다. 그 외의 단계 및 조건은 상술한 유기막 에칭의 조건과 동일하다.
도 5a ~ 도 5c는 COS 가스 및 Cl2 가스를 포함하는 처리 가스의 플라즈마에 의해 에칭한 경우의 홈의 단면의 실험 결과의 일례를 도시한다. 도 5a는 상기 (1)에서 나타낸 유량비의 처리 가스를 이용하여 에칭한 경우의 홈의 단면을 도시하고, 도 5b는 상기 (2)에서 나타낸 유량비의 처리 가스를 이용하여 에칭한 경우의 홈의 단면을 도시하고, 도 5c는 상기 (3)에서 나타낸 유량비의 처리 가스를 이용하여 에칭한 경우의 홈의 단면을 도시한다.
상기 (1)에서 나타낸 유량비의 처리 가스를 이용하여 에칭한 경우에는, 도 5a에 도시한 바와 같이, 홈의 개구의 폭이 홈의 바닥의 폭보다 넓어져 있고, 홈의 측벽의 경사도 타당한 범위에 포함되어 있다. 도 5a의 경우, 홈의 개구의 폭은 271 nm, 홈의 바닥의 폭은 239 nm였다. 또한 상기 (1)에서 나타낸 유량비의 처리 가스에서는, Cl2 가스의 유량에 대한 COS 가스의 유량의 비는 0.4이다.
또한, 상기 (2)에서 나타낸 유량비의 처리 가스를 이용하여 에칭한 경우에도, 도 5b에 도시한 바와 같이 홈의 개구의 폭이 홈의 바닥의 폭보다 넓어져 있고, 홈의 측벽에 테이퍼가 형성되어 있다. 도 5b의 경우, 홈의 개구의 폭은 264 nm, 홈의 바닥의 폭은 257 nm였다. 또한 상기 (2)에서 나타낸 유량비의 처리 가스에서는, Cl2의 유량에 대한 COS의 유량의 비는 0.46이다.
또한 상기 (3)에서 나타낸 유량비의 처리 가스를 이용하여 에칭한 경우에도, 도 5c에 도시한 바와 같이, 홈의 개구의 폭이 홈의 바닥의 폭보다 넓어져 있고, 홈의 측벽에 테이퍼가 형성되어 있다. 도 5c의 경우, 홈의 개구의 폭은 270 nm, 홈의 바닥의 폭은 255 nm였다. 또한 상기 (3)에서 나타낸 유량비의 처리 가스에서는, Cl2의 유량에 대한 COS의 유량의 비는 0.5이다.
여기서 본 명세서에서는, 예를 들면 도 6에 도시한 바와 같은 각도(θ)를 테이퍼 각도라고 정의한다. 테이퍼 각도(θ)는, 홈의 개구의 폭을 Top CD로 하고, 홈의 바닥의 폭을 Bottom CD로 하고, 홈의 깊이(유기막(202)의 두께)를 L로 하여, 예를 들면 하기의 산출식(4)을 이용하여 산출된다.
θ = tan-1 {L / ((Top CD - Bottom CD) / 2)} … (4)
상기 (1) ~ (3)에서 나타낸 유량비의 처리 가스를 이용하여 에칭한 경우의 각각의 홈의 형상에서, Top CD와 Bottom CD로부터 테이퍼 각도를 산출하면, 예를 들면 도 7에 나타낸 바와 같이 된다. 또한 테이퍼 각도의 계산 결과를 플롯하면, 예를 들면 도 8에 나타낸 바와 같은 그래프가 된다. 도 7은 COS 가스와 Cl2 가스의 유량의 비에 대한 테이퍼 각도의 계산 결과의 일례를 나타낸다. 도 8은 COS 가스와 Cl2 가스의 유량의 비에 대한 테이퍼 각도의 변화의 일례를 나타낸 그래프이다.
도 7 및 도 8로부터 알 수 있는 바와 같이, Cl2 가스의 유량에 대한 COS 가스의 유량의 비가 증가함에 따라, 테이퍼 각도가 증가하는 경향이 보여진다. 테이퍼 각도는 84° ~ 89°의 범위 내가 되는 것이 바람직하다. 도 7 및 도 8의 결과를 참조하면, Cl2 가스의 유량에 대한 COS 가스의 유량의 비가 0.4 ~ 0.5의 범위이면, 테이퍼 각도가 보잉을 억제하면서 바람직한 테이퍼 각도인 84° ~ 89°의 범위 내로 되어 있는 것을 알 수 있다.
또한 발명자는, 더 예의 연구를 거듭한 결과, Cl2 가스의 유량에 대한 COS 가스의 유량의 비가 0.35 ~ 0.5의 범위이면, 테이퍼 각도가 보잉을 억제하면서 바람직한 테이퍼 각도인 84° ~ 89°의 범위에 포함되는 것을 알았다. 이 때문에, 처리 가스에 포함되는 COS 가스와 Cl2 가스의 유량비는 Cl2 가스의 유량에 대한 COS 가스의 유량의 비가 0.35 ~ 0.5의 범위 내인 것이 바람직하다.
또한 테이퍼 각도의 범위는, 보다 바람직하게는 84° ~ 86°의 범위이면 된다. 여기서 도 7 및 도 8의 결과를 참조하면, Cl2 가스의 유량에 대한 COS 가스의 유량의 비가 0.4이면, 테이퍼 각도가 보잉을 억제하면서 바람직한 테이퍼 각도인 84° ~ 86°의 범위 내로 되어 있는 것을 알 수 있다. 또한 발명자는, 더 예의 연구를 거듭한 결과, Cl2 가스의 유량에 대한 COS 가스의 유량의 비가 0.35 ~ 0.45의 범위이면, 테이퍼 각도가 보잉을 억제하면서 바람직한 테이퍼 각도인 84° ~ 86°의 범위에 포함되는 것을 알았다. 이 때문에, 처리 가스에 포함되는 COS 가스와 Cl2 가스의 유량비는 Cl2 가스의 유량에 대한 COS 가스의 유량의 비가 0.35 ~ 0.45의 범위인 것이 더 바람직하다.
<실험예 2>
이어서 도 2에 도시한 막 구성의 웨이퍼를 이용하여, COS 가스 및 Cl2 가스에 대하여 O2 가스의 유량을 변경하여 에칭하고, 유량비와 CD 및 테이퍼 각도와의 관계를 조사하는 실험을 행했다. 이하의 실험에서의 프로세스 조건은 이하의 3 가지이다.
공급 가스 : O2 / He / Cl2 / COS = 40 / 160 / 20 / 8 sccm … (5)
= 50 / 160 / 20 / 8 sccm … (6)
= 70 / 160 / 20 / 8 sccm … (7)
각 가스의 바람직한 유량은, COS 가스에서는 3 ~ 10 sccm, Cl2 가스에서는 10 ~ 25 sccm, He 가스에서는 100 ~ 200 sccm, O2 가스에서는 45 ~ 100 sccm이다. 그 외의 단계 및 조건은 실험예 1에서의 유기막 에칭의 조건과 동일하다.
도 9a ~ 도 9c는 COS 가스, Cl2 가스 및 O2 가스를 포함하는 처리 가스를 이용하여 에칭한 경우의 홈의 단면의 실험 결과의 일례를 도시한다. 도 9a는 상기 (5)에서 나타낸 유량비의 처리 가스를 이용하여 에칭한 경우의 홈의 단면을 도시하고, 도 9b는 상기 (6)에서 나타낸 유량비의 처리 가스를 이용하여 에칭한 경우의 홈의 단면을 도시하고, 도 9c는 상기 (7)에서 나타낸 유량비의 처리 가스를 이용하여 에칭한 경우의 홈의 단면을 도시한다.
상기 (5)에서 나타낸 유량비의 처리 가스를 이용하여 에칭한 경우에는, 도 9a에 도시한 바와 같이, 홈의 개구의 폭이 홈의 바닥의 폭보다 지나치게 넓어져 있고, 홈의 측벽의 경사도 지나치게 작아져 있다. 도 9a의 경우, 홈의 개구의 폭은 381 nm, 홈의 바닥의 폭은 250 nm였다. 이 경우, 홈의 바닥의 폭(Bottom CD)에 대한 홈의 개구의 폭(Top CD)의 비인 CD비는 1.52이다. 또한 상기 (5)에 나타낸 유량비의 처리 가스에서는, COS 가스의 유량과 Cl2 가스의 유량의 합계에 대한 O2 가스의 유량의 비는 1.43이다.
또한 상기 (6)에서 나타낸 유량비의 처리 가스를 이용하여 에칭한 경우에는, 도 9b에 도시한 바와 같이, 홈의 개구의 폭이 홈의 바닥의 폭보다 넓어져 있으나, 홈의 측벽의 경사는 타당한 범위에 포함되어 있다. 도 9b의 경우, 홈의 개구의 폭은 271 nm, 홈의 바닥의 폭은 239 nm였다. 이 경우, CD비는 1.13이다. 또한 상기 (6)에 나타낸 유량비의 처리 가스에서는, COS 가스의 유량과 Cl2 가스의 유량의 합계에 대한 O2 가스의 유량의 비는 1.78이다.
또한 상기 (7)에서 나타낸 유량비의 처리 가스를 이용하여 에칭한 경우에는, 도 9c에 도시한 바와 같이, 홈의 개구의 폭이 홈의 바닥의 폭보다 넓어져 있으나, 홈의 측벽의 테이퍼의 각도가 급준해져 있다. 도 9c의 경우, 홈의 개구의 폭은 279 nm, 홈의 바닥의 폭은 265 nm였다. 이 경우, CD비는 1.05이다. 또한 상기 (7)에 나타낸 유량비의 처리 가스에서는, COS 가스의 유량과 Cl2 가스의 유량의 합계에 대한 O2 가스의 유량의 비는 2.5이다.
상기 (5) ~ (7)에서 나타낸 유량비의 처리 가스를 이용하여 에칭한 경우의 각각의 홈의 형상에서, Top CD와 Bottom CD로부터 CD비 및 테이퍼 각도를 산출하면, 예를 들면 도 10에 나타낸 바와 같이 된다. 또한 CD비 및 테이퍼 각도의 계산 결과를 플롯하면, 예를 들면 도 11에 나타낸 바와 같은 그래프가 된다. 도 10은 COS 가스의 유량과 Cl2 가스의 유량의 합계에 대한 O2 가스의 유량의 비에 대한 CD비 및 테이퍼 각도의 계산 결과의 일례를 나타낸다. 도 11은 COS 가스의 유량과 Cl2 가스의 유량의 합계에 대한 O2 가스의 유량의 비에 대한 CD비 및 테이퍼 각도의 변화의 일례를 나타낸 그래프이다.
도 10 및 도 11의 실험 결과를 참조하면, COS 가스의 유량과 Cl2 가스의 유량의 합계에 대한 O2 가스의 유량의 비를 증가시키면 CD비는 감소하는 한편, 테이퍼 각도는 증가하는 경향에 있는 것을 알 수 있다.
또한 도 10 및 도 11의 실험 결과를 참조하면, COS 가스의 유량과 Cl2 가스의 유량의 합계에 대한 O2 가스의 유량의 비가 1.78 ~ 2.63의 범위 내가 바람직하다. 그 경우, 테이퍼 각도가 바람직한 테이퍼 각도의 범위인 84° ~ 89°의 범위 내의 각도가 되어 있는 것을 알 수 있다.
또한 발명자는, 더 예의 연구를 거듭한 결과, Cl2의 유량과 COS의 유량의 합계에 대한 O2의 유량의 비가 1.5 ~ 2.7의 범위이면, 테이퍼 각도가 바람직한 테이퍼 각도인 84° ~ 89°의 범위에 포함되는 것을 알았다. 이 때문에, 처리 가스에서 COS 가스의 유량과 Cl2 가스의 유량의 합계에 대한 O2 가스의 유량의 비는 1.5 ~ 2.7의 범위 내인 것이 바람직하다.
또한 도 10 및 도 11의 실험 결과를 참조하면, COS 가스의 유량과 Cl2 가스의 유량의 합계에 대한 O2 가스의 유량의 비가 1.78인 경우에, 테이퍼 각도가 보다 바람직한 테이퍼 각도의 범위인 84° ~ 86°의 범위 내의 각도가 되어 있는 것을 알 수 있다.
또한 발명자는, 더 예의 연구를 거듭한 결과, COS 가스의 유량과 Cl2 가스의 유량의 합계에 대한 O2 가스의 유량의 비가 1.7 ~ 1.9의 범위 내이면, 테이퍼 각도가 보다 바람직한 테이퍼 각도인 84° ~ 86°의 범위 내에 포함되는 것을 알았다. 이 때문에, 처리 가스에서 COS 가스의 유량과 Cl2 가스의 유량의 합계에 대한 O2 가스의 유량의 비는 1.7 ~ 1.9의 범위 내인 것이 더 바람직하다. 따라서, 보잉을 억제하면서 바람직한 테이퍼 각도 범위 내의 홈을 형성하는 가스 조건으로서, COS 가스의 유량과 Cl2 가스의 유량의 합계에 대한 O2 가스의 유량의 비가 1.5 ~ 2.7의 범위 내가 바람직하고, 또한 Cl2 가스의 유량에 대한 COS 가스의 유량의 비가 0.35 ~ 0.5의 범위가 바람직하다.
이상, 본 발명을 실시예를 이용하여 설명했지만, 본 발명의 기술적 범위는 상기 실시예에 기재된 범위에는 한정되지 않는다. 상기 실시예에 다양한 변경 또는 개량을 추가하는 것이 가능하다는 것이 당업자에게는 명백하다. 또한, 그러한 변경 또는 개량을 추가한 형태도 본 발명의 기술적 범위에 포함될 수 있는 것이 특허 청구의 범위의 기재로부터 명백하다.
10 : 챔버
16 : 서셉터
34 : 상부 전극
48 : 제 1 고주파 전원
50 : 가변 직류 전원
66 : 가스 공급원
90 : 제 2 고주파 전원
100 : 제어부
102 : 기억부
W : 반도체 웨이퍼

Claims (11)

  1. 기판 상에, Si(실리콘)을 포함하지 않는 유기막을 포함하는 에칭 대상막 또는 아몰퍼스 카본(a－C)막을 포함하는 에칭 대상막, 마스크막, 레지스트막이 차례로 형성되고, 상기 레지스트막은 소정의 패턴을 가지는 상기 기판을 에칭하는 방법으로,
    상기 레지스트막을 마스크로 하여 상기 마스크막을 에칭하고,
    상기 에칭 대상막에 홈이 형성되도록, 상기 레지스트막 및 마스크막을 마스크로 하여, 상기 에칭 대상막을 O2(산소), COS(황화 카르보닐) 및 Cl2(염소)를 포함하는 혼합 가스의 플라즈마에 의해 에칭하며,
    상기 홈의 개구의 폭이 상기 홈의 바닥의 폭보다 넓어지도록 상기 홈의 내벽에 경사가 형성되고, 상기 경사의 각도가 84° ~ 89°의 범위가 되도록, 상기 Cl2의 유량에 대한 COS의 유량의 비는 0.35 ~ 0.5의 범위로 설정되는 것을 특징으로 하는 플라즈마 에칭 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 Cl2의 유량에 대한 COS의 유량의 비는 0.35 ~ 0.45의 범위인 것을 특징으로 하는 플라즈마 에칭 방법.
  4. 제 1 항에 있어서,
    상기 COS의 유량 및 Cl2의 유량의 합계에 대한 O2의 유량의 비는 1.5 ~ 2.7의 범위인 것을 특징으로 하는 플라즈마 에칭 방법.
  5. 제 4 항에 있어서,
    상기 COS의 유량 및 Cl2의 유량의 합계에 대한 O2의 유량의 비는 1.7 ~ 1.9의 범위인 것을 특징으로 하는 플라즈마 에칭 방법.
  6. 기판 상에, 유기막, 마스크막 및 포토레지스트막이 차례로 형성되고, 상기 포토레지스트막은 소정의 패턴을 가지는 상기 기판을 에칭하는 방법으로,
    상기 포토레지스트막을 마스크로 하여 상기 마스크막을 플라즈마 에칭하는 제 1 공정과,
    상기 마스크막의 하층에 형성되어 있는 상기 유기막을 노출시키는 제 2 공정과,
    상기 유기막에 홈이 형성되도록, 상기 마스크막을 마스크로 하여, O2(산소), COS(황화 카르보닐) 및 Cl2(염소)를 포함하는 혼합 가스의 플라즈마에 의해 상기 유기막을 에칭하는 제 3 공정을 포함하며,
    상기 홈의 개구의 폭이 상기 홈의 바닥의 폭보다 넓어지도록 상기 홈의 내벽에 경사가 형성되고, 상기 경사의 각도가 84° ~ 89°의 범위가 되도록, 상기 Cl2의 유량에 대한 COS의 유량의 비는 0.35 ~ 0.5의 범위로 설정되는 것을 특징으로 하는 플라즈마 에칭 방법.
  7. 삭제
  8. 제 6 항에 있어서,
    상기 제 3 공정에서의 Cl2의 유량에 대한 COS의 유량의 비는 0.35 ~ 0.45의 범위인 것을 특징으로 하는 플라즈마 에칭 방법.
  9. 제 6 항에 있어서,
    상기 제 3 공정에서의 COS의 유량 및 Cl2의 유량의 합계에 대한 O2의 유량의 비는 1.5 ~ 2.7의 범위인 것을 특징으로 하는 플라즈마 에칭 방법.
  10. 제 9 항에 있어서,
    상기 제 3 공정에서의 COS의 유량 및 Cl2의 유량의 합계에 대한 O2의 유량의 비는 1.7 ~ 1.9의 범위인 것을 특징으로 하는 플라즈마 에칭 방법.
  11. 피처리체에 대하여 플라즈마 에칭 처리를 행하기 위한 처리 챔버와,
    상기 처리 챔버 내를 감압하는 감압부와,
    상기 처리 챔버 내로 처리 가스를 공급하는 가스 공급부와,
    제 1 항, 제 3 항 내지 제 5 항, 제 6 항 및 제 8 항 내지 제 10 항 중 어느 한 항에 기재된 플라즈마 에칭 방법을 실행하는 제어부를 구비하는 것을 특징으로 하는 플라즈마 에칭 장치.
KR1020140079591A 2013-06-28 2014-06-27 플라즈마 에칭 방법 및 플라즈마 에칭 장치 KR102245901B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013137118A JP6185305B2 (ja) 2013-06-28 2013-06-28 プラズマエッチング方法およびプラズマエッチング装置
JPJP-P-2013-137118 2013-06-28

Publications (2)

Publication Number Publication Date
KR20150002525A KR20150002525A (ko) 2015-01-07
KR102245901B1 true KR102245901B1 (ko) 2021-04-29

Family

ID=50981431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140079591A KR102245901B1 (ko) 2013-06-28 2014-06-27 플라즈마 에칭 방법 및 플라즈마 에칭 장치

Country Status (6)

Country Link
US (1) US9324569B2 (ko)
EP (1) EP2819151B1 (ko)
JP (1) JP6185305B2 (ko)
KR (1) KR102245901B1 (ko)
CN (1) CN104253036B (ko)
TW (1) TWI618145B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6817692B2 (ja) * 2015-08-27 2021-01-20 東京エレクトロン株式会社 プラズマ処理方法
JP6748354B2 (ja) 2015-09-18 2020-09-02 セントラル硝子株式会社 ドライエッチング方法及びドライエッチング剤
CN109997212B (zh) * 2016-11-29 2023-06-13 朗姆研究公司 在有机层蚀刻中生成竖直轮廓的方法
JP6833657B2 (ja) * 2017-11-07 2021-02-24 東京エレクトロン株式会社 基板をプラズマエッチングする方法
CN108550578B (zh) * 2018-03-26 2020-10-02 长江存储科技有限责任公司 三维存储器制造方法
JP7022651B2 (ja) 2018-05-28 2022-02-18 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
WO2019138654A1 (ja) * 2018-10-26 2019-07-18 株式会社日立ハイテクノロジーズ プラズマ処理装置及びプラズマ処理方法
JP7195113B2 (ja) * 2018-11-07 2022-12-23 東京エレクトロン株式会社 処理方法及び基板処理装置
WO2020131608A1 (en) 2018-12-18 2020-06-25 Mattson Technology, Inc. Carbon containing hardmask removal process using sulfur containing process gas
US11476123B2 (en) 2019-09-13 2022-10-18 Tokyo Electron Limited Etching method, plasma processing apparatus, and substrate processing system
JP7493400B2 (ja) 2019-09-13 2024-05-31 東京エレクトロン株式会社 エッチング方法、プラズマ処理装置、及び基板処理システム
JP7336365B2 (ja) 2019-11-19 2023-08-31 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
US11443954B2 (en) 2019-12-10 2022-09-13 Tokyo Electron Limited Method and apparatus for controlling a shape of a pattern over a substrate
KR20220146239A (ko) 2021-04-23 2022-11-01 삼성전자주식회사 하드 마스크 구조체를 포함하는 반도체 소자
JP2023082809A (ja) * 2021-12-03 2023-06-15 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3116533B2 (ja) * 1992-04-08 2000-12-11 ソニー株式会社 ドライエッチング方法
CN1107342C (zh) * 1997-01-21 2003-04-30 松下电器产业株式会社 图案形成方法
JP2000077386A (ja) * 1998-08-27 2000-03-14 Seiko Epson Corp パターン形成方法
JP2001168084A (ja) * 1999-12-07 2001-06-22 Nec Corp 半導体装置の製造方法
JP5108489B2 (ja) * 2007-01-16 2012-12-26 株式会社日立ハイテクノロジーズ プラズマ処理方法
KR20090069122A (ko) * 2007-12-24 2009-06-29 주식회사 하이닉스반도체 반도체 장치의 제조방법
US8133819B2 (en) 2008-02-21 2012-03-13 Applied Materials, Inc. Plasma etching carbonaceous layers with sulfur-based etchants
JP2010041028A (ja) * 2008-07-11 2010-02-18 Tokyo Electron Ltd 基板処理方法
KR20100031962A (ko) * 2008-09-17 2010-03-25 삼성전자주식회사 카본계막 식각 방법 및 이를 이용한 콘택홀 형성방법
JP5528244B2 (ja) * 2010-07-26 2014-06-25 東京エレクトロン株式会社 プラズマ処理方法および記憶媒体
JP5642001B2 (ja) * 2011-03-25 2014-12-17 東京エレクトロン株式会社 プラズマエッチング方法
FR3000603B1 (fr) * 2012-12-28 2016-11-25 Commissariat Energie Atomique Procede de gravure anisotrope

Also Published As

Publication number Publication date
CN104253036A (zh) 2014-12-31
US9324569B2 (en) 2016-04-26
TWI618145B (zh) 2018-03-11
EP2819151B1 (en) 2020-08-05
EP2819151A1 (en) 2014-12-31
US20150004795A1 (en) 2015-01-01
KR20150002525A (ko) 2015-01-07
CN104253036B (zh) 2017-11-28
TW201515102A (zh) 2015-04-16
JP6185305B2 (ja) 2017-08-23
JP2015012178A (ja) 2015-01-19

Similar Documents

Publication Publication Date Title
KR102245901B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
US9177823B2 (en) Plasma etching method and plasma etching apparatus
US11664236B2 (en) Method of etching film and plasma processing apparatus
US20210134604A1 (en) Etching method
US10290476B2 (en) Plasma processing method and plasma processing apparatus
US20220051904A1 (en) Etching method
KR102608178B1 (ko) 플라즈마 처리 방법
JP2010205967A (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
TW201611080A (zh) 電漿處理方法及電漿處理裝置
US20190027372A1 (en) Etching method
US9653321B2 (en) Plasma processing method
US20200126801A1 (en) Etching method and plasma processing apparatus
KR102424479B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
KR20200052844A (ko) 처리 방법 및 기판 처리 장치
TWI822918B (zh) 電漿處理方法及電漿處理裝置
KR101353258B1 (ko) 반도체 소자의 갭필 방법
KR101813321B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right