JP2001168084A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001168084A
JP2001168084A JP34774499A JP34774499A JP2001168084A JP 2001168084 A JP2001168084 A JP 2001168084A JP 34774499 A JP34774499 A JP 34774499A JP 34774499 A JP34774499 A JP 34774499A JP 2001168084 A JP2001168084 A JP 2001168084A
Authority
JP
Japan
Prior art keywords
film
dry etching
semiconductor device
manufacturing
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34774499A
Other languages
English (en)
Inventor
Nobuyuki Ikezawa
延幸 池澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP34774499A priority Critical patent/JP2001168084A/ja
Publication of JP2001168084A publication Critical patent/JP2001168084A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 有機系反射防止膜のドライエッチング工程時
に、フォトレジスト層のマスク残膜の確保とフォトレジ
スト層のマスク寸法変動の抑制とを両立させる。 【解決手段】 有機系反射防止膜１２のドライエッチン
グ工程時に、エッチングガスとして二酸化硫黄と酸素と
塩素との混合ガスを用いているため、混合ガス中の二酸
化硫黄が作用して生成された反応生成物によってフォト
レジスト膜１３の側壁にデポ膜１４が形成され、混合ガ
ス中の塩素によってフォトレジスト膜１３と有機系反射
防止膜１２との選択比の向上が図られる。また、混合ガ
ス中の二酸化硫黄、酸素及び塩素のそれぞれの混合比を
最適にすることによって、有機系反射防止膜１２のパタ
ーン形成不能及び導電膜１１の下地膜やられを発生させ
ることなく、フォトレジスト膜１３のマスク寸法変動が
抑制されるととも、次工程の導電膜１１のドライエッチ
ング工程時にフォトレジスト膜１３に必要とされるマス
ク残膜が確保される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、有機系反射防止膜に対してエッチン
グガスによりドライエッチングを行う工程を含む半導体
装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置を製造する場合には、フォト
リソグラフィでフォトレジストにマスクパターンを形成
するが、フォトリソグラフィにおける露光工程でフォト
レジストに入射された入射光の一部がフォトレジストの
下地の導電膜にて反射し、この反射光が入射光と干渉す
ることにより定在波効果が生じてしまう。
【０００３】このような定在波効果を低減させるための
方法としては、フォトレジストに入射された入射光の導
電膜における反射を防止するために、フォトレジストの
下層に有機系反射防止膜を形成する方法が考案されてい
る。
【０００４】ここで、フォトレジストの下層に有機系反
射防止膜を形成する場合の半導体装置の製造方法につい
て説明する。
【０００５】まず、導電膜上に有機系反射防止膜及びフ
ォトレジスト膜を成膜する。
【０００６】次に、導電膜上に成膜されたフォトレジス
ト膜に対して露光及び現像を行い、これにより、フォト
レジスト膜にマスクパターンを形成する。
【０００７】次に、有機系反射防止膜に対してフォトレ
ジスト膜をマスクとしてエッチングガスによりドライエ
ッチングを行い、これにより、有機系反射防止膜にマス
クパターンを形成する。
【０００８】その後、導電膜に対してフォトレジスト膜
をマスクとしてエッチングガスによりドライエッチング
を行い、これにより、導電膜にゲート電極を形成する。
【０００９】従来の半導体装置の製造方法においては、
有機系反射防止膜のドライエッチング工程時に、エッチ
ングガスとして塩素と酸素との混合ガスを用いており、
例えば、その技術が特開平１０−３０３１８３号公報に
開示されている。
【００１０】また、エッチングガスとして二酸化硫黄と
酸素との混合ガスを用いた技術も開示されている（Jpn.
Ｊ.Appl.Phys.Vol.37(1998)pp.2369-2372）。
【００１１】以下に、従来の半導体装置の製造方法にお
ける有機系反射防止膜のドライエッチング工程について
説明する。
【００１２】まず、エッチングガスとして塩素と酸素と
の混合ガスを用いた有機系反射防止膜のドライエッチン
グ工程について説明する。
【００１３】図２は、従来の半導体装置の製造方法にお
ける有機系反射防止膜のドライエッチング工程の一例を
説明するための図であり、エッチングガスとして塩素と
酸素との混合ガスを用いた場合の例を示す。また、図３
は、図２に示す有機系反射防止膜２２のドライエッチン
グ工程における混合ガス中の塩素の混合比とフォトレジ
スト層２３の状態との関係を示す図である。なお、図３
においては、フォトレジスト層２３の状態として、有機
系反射防止膜２２のドライエッチング工程後のマスク残
膜Ｍと、有機系反射防止膜２２のドライエッチング工程
前のマスク寸法Ｔからドライエッチング工程後のマスク
寸法ｔへの変動分であるマスク寸法変動とが示されてい
る。
【００１４】まず、Ｓｉからなる導電膜２１上に、１０
０〜１５０ｎｍの膜厚を具備する有機系反射防止膜２２
と、５００ｎｍの膜厚を具備するフォトレジスト膜２３
とを順次成膜し、フォトレジスト膜２３に所望のマスク
パターンを形成する（図２（ａ））。
【００１５】その後、有機系反射防止膜２２に対してフ
ォトレジスト膜２３をマスクとして塩素と酸素との混合
ガスによりドライエッチングを行う（図２（ｂ））。
【００１６】本従来例においては、エッチングガスとし
て塩素と酸素との混合ガスを用いているため、混合ガス
中の塩素によりフォトレジスト膜２３と有機系反射防止
膜２２との選択比を向上させることができる。
【００１７】これにより、図３に示すように、有機系反
射防止膜２２のドライエッチング工程後のフォトレジス
ト膜２３のマスク残膜Ｍが２５０ｎｍ以上となり、次工
程の導電膜２１のドライエッチング工程時にフォトレジ
スト膜２３をマスクとして使用するために必要とされる
フォトレジスト膜２３のマスク残膜を確保することがで
きる。
【００１８】しかしながら、有機系反射防止膜２２のド
ライエッチング工程に用いられる塩素と酸素との混合ガ
スは、次工程の導電膜２１のドライエッチング工程にて
用いられるものであるため、図２に示すように、有機系
反射防止膜２２のドライエッチング工程時に導電膜２１
も同時にエッチングされてしまう。なお、以下の記載で
は、有機系反射防止膜２２のドライエッチング工程時に
導電膜２１が同時にエッチングされてしまう現象を下地
膜やられと称する。
【００１９】通常、導電膜２１上の有機系反射防止膜２
２に対してドライエッチングを行う場合には、混合ガス
中の酸素により導電膜２１上に数ｎｍ厚の自然酸化膜
（不図示）が形成され、この自然酸化膜により導電膜２
１が保護されることになる。
【００２０】このため、上述した下地膜やられを防止す
るためには、混合ガス中の酸素の混合比を増加させて自
然酸化膜の膜厚を厚くする必要がある。
【００２１】しかしながら、混合ガス中の酸素の混合比
を増加させる場合においては、図３に示すように、ライ
ン／スペースの繰り返しパターン（以下、Ｌ／Ｓパター
ンと称する）及び孤立ラインを形成する場合のフォトレ
ジスト膜２３のマスク寸法が、共に、有機系反射防止膜
２２のドライエッチング工程前後で大きく変動してしま
う。
【００２２】具体例を挙げると、混合ガス中の塩素の混
合比が５０％前後である場合においては、有機系反射防
止膜２２のドライエッチング工程後のフォトレジスト膜
２３のマスク残膜Ｍとして２５０μｍ以上の膜厚を確保
することができるが、Ｌ／Ｓパターン及び孤立ラインを
形成する場合のフォトレジスト膜２３のマスク寸法が、
共に、有機系反射防止膜２２のドライエッチング工程前
に対してドライエッチング工程後で約０．０４μｍ細く
なってしまう。
【００２３】また、混合ガス中の塩素の混合比を更に減
少させて約２０％以下にした場合においては、フォトレ
ジスト層２３のマスク寸法変動等により有機系反射防止
膜２２に対してマスクパターンを形成することができな
くなってしまう。
【００２４】次に、エッチングガスとして二酸化硫黄と
酸素との混合ガスを用いた有機系反射防止膜のドライエ
ッチング工程について説明する。
【００２５】図４は、従来の半導体装置の製造方法にお
ける有機系反射防止膜のドライエッチング工程の他の例
を説明するための図であり、エッチングガスとして二酸
化硫黄と酸素との混合ガスを用いた場合の例を示す。ま
た、図５は、図４に示す有機系反射防止膜４２のドライ
エッチング工程における混合ガス中の二酸化硫黄の混合
比とフォトレジスト層４３の状態との関係を示す図であ
る。なお、図５においては、フォトレジスト層４３の状
態として、フォトレジスト層４３のドライエッチング工
程後のマスク残膜Ｍと、フォトレジスト層４３のドライ
エッチング工程前のマスク寸法Ｔからドライエッチング
工程後のマスク寸法ｔへの変動分であるマスク寸法変動
とが示されている。
【００２６】まず、Ｓｉからなる導電膜４１上に、１０
０〜１５０ｎｍの膜厚を具備する有機系反射防止膜４２
と、５００ｎｍの膜厚を具備するフォトレジスト膜４３
とを順次成膜し、フォトレジスト膜４３に所望のマスク
パターンを形成する（図４（ａ））。
【００２７】その後、有機系反射防止膜４２に対してフ
ォトレジスト膜４３をマスクとして二酸化硫黄と酸素と
の混合ガスによりドライエッチングを行う（図４
（ｂ））。
【００２８】本従来例においては、エッチングガスとし
て二酸化硫黄と酸素との混合ガスを用いているため、有
機系反射防止膜４２のドライエッチング工程時に導電膜
４１が同時にエッチングされることがない。
【００２９】また、混合ガス中の二酸化硫黄とフォトレ
ジスト膜４３中の炭素成分とが結合して反応生成物（Ｃ
Ｓx）が生成され、この反応生成物がデポ膜（側壁保護
膜）４４として有機系反射防止膜４２及びフォトレジス
ト膜４３の側壁に付着するため、フォトレジスト膜４３
がデポ膜４４により保護されることになる。
【００３０】これにより、有機系反射防止膜４２に対し
てマスクパターンが形成可能な条件下で混合ガス中の二
酸化硫黄の混合比を最適化した場合においては、図５に
示すように、Ｌ／Ｓパターン及び孤立ラインともにフォ
トレジスト膜４３のマスク寸法変動を０．０１μｍ以下
に抑制することができる。
【００３１】なお、本従来例においては、混合ガス中の
二酸化硫黄の混合比が約２０％以下である場合に、有機
系反射防止膜４２に対してマスクパターンが形成不能に
なる。
【００３２】しかしながら、二酸化硫黄と酸素との混合
ガスにおいては、二酸化硫黄がデポ膜４４の要素として
有機系反射防止膜４２及びフォトレジスト膜４３の側壁
に付着するため、有機系反射防止膜４２に対するエッチ
ングガスとしては実質的に酸素のみが用いられることに
なり、これにより、フォトレジスト膜４３と有機系反射
防止膜４２との選択比が低下してしまう。
【００３３】このため、有機系反射防止膜４２のドライ
エッチング工程後のフォトレジスト膜４３のマスク残膜
Ｍを確保することが困難となり、次工程の導電膜４１の
ドライエッチング工程時にフォトレジスト膜４３をマス
クとして使用することができないおそれがある。
【００３４】具体例を挙げると、混合ガス中の二酸化硫
黄の混合比が５０％前後である場合においては、Ｌ／Ｓ
パターン及び孤立ラインを形成する場合のフォトレジス
ト膜４３のマスク寸法変動を、共に、有機系反射防止膜
４２のドライエッチング工程前後で０．０１μｍ以下に
抑制することができるが、有機系反射防止膜４２のドラ
イエッチング工程後のフォトレジスト膜４３のマスク残
膜Ｍが約２００ｎｍであるため、次工程の導電膜４１の
ドライエッチング工程時にフォトレジスト膜４３をマス
クとして使用することができなくなってしまう。
【００３５】
【発明が解決しようとする課題】上述したように、図２
〜図５を用いて説明した従来の半導体装置の製造方法に
おいては、有機系反射防止膜のドライエッチング工程時
に、フォトレジスト層のマスク残膜の確保と、フォトレ
ジスト層のマスク寸法変動の抑制とを両立させることが
できないという問題点がある。
【００３６】本発明は上述したような従来の技術が有す
る問題点に鑑みてなされたものであって、有機系反射防
止膜のドライエッチング工程時に、フォトレジスト膜の
マスク寸法変動を抑制することができるとともに、次工
程の導電膜のドライエッチング工程時にフォトレジスト
膜に必要とされるマスク残膜を確保することができる半
導体装置の製造方法を提供することを目的とする。
【００３７】
【課題を解決するための手段】上記目的を達成するため
に本発明は、導電膜上に有機系反射防止膜とフォトレジ
スト膜とを順次成膜する工程と、前記フォトレジスト膜
にマスクパターンを形成する工程と、前記有機系反射防
止膜に対してエッチングガスによりドライエッチングを
行う工程とを含む半導体装置の製造方法において、前記
エッチングガスは、二酸化硫黄と酸素と塩素との混合ガ
スであることを特徴とする。
【００３８】また、前記混合ガス中の二酸化硫黄の混合
比は、１０％〜８０％の範囲であることを特徴とする。
【００３９】また、前記混合ガス中の酸素の混合比は、
１０％〜８０％の範囲であることを特徴とする。
【００４０】また、前記混合ガス中の塩素の混合比は、
１０％〜６０％の範囲であることを特徴とする。
【００４１】また、ＩＣＰ型ドライエッチング装置によ
って、前記有機系反射防止膜のドライエッチングを行う
ことを特徴とする。
【００４２】また、前記ＩＣＰ型ドライエッチング装置
の使用条件は、ソースパワーが２００Ｗ〜６００Ｗの範
囲であり、かつ、バイアスパワーが２０Ｗ〜８０Ｗの範
囲であり、かつ、ガス圧が０．４Ｐａ〜６．７Ｐａの範
囲であることを特徴とする。
【００４３】また、反応性イオンエッチング装置、ＥＣ
Ｒ型エッチング装置及びマイクロ波プラズマエッチング
装置のエッチング装置からなる群の中から選ばれたエッ
チング装置によって、前記有機系反射防止膜のドライエ
ッチングを行うことを特徴とする。
【００４４】（作用）上記のように構成された本発明に
おいては、有機系反射防止膜のドライエッチング工程時
に、エッチングガスとして二酸化硫黄と酸素と塩素との
混合ガスを用いているため、混合ガス中の二酸化硫黄が
作用して生成された反応生成物によってフォトレジスト
膜の側壁が保護されるとともに、混合ガス中の塩素によ
ってフォトレジスト膜と有機系反射防止膜との選択比の
向上が図られる。
【００４５】また、混合ガス中の二酸化硫黄、酸素及び
塩素のそれぞれの混合比を、二酸化硫黄が１０％〜８０
％、酸素が１０％〜８０％及び塩素が１０％〜６０％と
した場合においては、有機系反射防止膜のパターン形成
不能及び導電膜の下地膜やられを発生させることなく、
フォトレジスト膜のマスク寸法変動が抑制されるととも
に、次工程の導電膜のドライエッチング工程時にフォト
レジスト膜に必要とされるマスク残膜が確保される。
【００４６】
【発明の実施の形態】以下に、本発明の実施例の形態に
ついて図面を参照して説明する。
【００４７】図１は、本発明の半導体装置の製造方法の
実施の一形態における有機系反射防止膜のドライエッチ
ング工程を説明するための図である。
【００４８】まず、Ｓｉからなる導電膜１１上に、主成
分がメラミン樹脂誘導体であり、１００〜１５０ｎｍの
膜厚を具備する有機系反射防止膜１２と、主成分がアセ
タール系樹脂であり、５００ｎｍの膜厚を具備するフォ
トレジスト膜１３とを回転塗布法により成膜し、フォト
レジスト膜１３に対して縮小投影型露光機及び現像装置
を用いて露光及び現像を行うことにより、フォトレジス
ト膜１３に所望のマスクパターンを形成する（図１
（ａ））。
【００４９】その後、導電膜１１上に成膜された有機系
反射防止膜１２に対して、フォトレジスト膜１３をマス
クとして二酸化硫黄と酸素と塩素との混合ガスによりド
ライエッチングを行う（図１（ａ））。
【００５０】本形態においては、二酸化硫黄と酸素と塩
素との混合ガス中の二酸化硫黄と酸素と塩素とのそれぞ
れの混合比は、塩素が５０％、酸素が１２．５％、二酸
化硫黄が３７．５％である。
【００５１】なお、二酸化硫黄と酸素と塩素との混合ガ
ス中の二酸化硫黄と酸素と塩素とのそれぞれの混合比
は、塩素が１０％〜６０％、酸素が１０％〜８０％、二
酸化硫黄が１０％〜８０％の範囲にあることが好まし
い。
【００５２】また、本形態においては、ＩＣＰ（Induct
ive Coupled Plasma）型ドライエッチング装置を用いて
有機系反射防止膜１２のドライエッチングが行われてお
り、このＩＣＰ型ドライエッチング装置の使用条件は、
ガス圧が２．０Ｐａ、ソースパワーが４００Ｗ、バイア
スパワーが４０Ｗである。
【００５３】なお、ＩＣＰ型ドライエッチング装置の使
用条件は、ソースパワーが２００Ｗ〜６００Ｗ、バイア
スパワーが２０Ｗ〜８０Ｗ、ガス圧が０．４Ｐａ〜６．
７Ｐａの範囲にあることが好ましい。
【００５４】上述したように本形態においては、エッチ
ングガスとして二酸化硫黄と酸素と塩素との混合ガスを
用いているため、混合ガス中の二酸化硫黄が作用して生
成された反応生成物（ＣＳx）によってフォトレジスト
膜の側壁を保護するためのデポ膜１４が形成されるとと
もに、混合ガス中の塩素によってフォトレジスト膜１３
と有機系反射防止膜１２との選択比の向上が図られる。
【００５５】また、混合ガス中の二酸化硫黄、酸素及び
塩素のそれぞれの混合比を最適化しているため、有機系
反射防止膜１２のパターン形成不能及び導電膜１１の下
地膜やられを発生させることなく、Ｌ／Ｓパターン及び
孤立ラインを形成する場合のフォトレジスト膜１３のマ
スク寸法変動を、共に、０．０１μｍ以下に抑制するこ
とができるとともに、次工程の導電膜１１のドライエッ
チング工程時にフォトレジスト膜１３に必要とされる２
５０ｎｍ以上のマスク残膜Ｍを確保することができる。
【００５６】なお、本形態においては、ＩＣＰ型ドライ
エッチング装置を用いて有機系反射防止膜１２のドライ
エッチングを行っているが、本発明に用いられるドライ
エッチング装置としては、ＩＣＰ型ドライエッチング装
置に限定されるものではなく、例えば、反応性イオンエ
ッチング装置、ＥＣＲ型エッチング装置或いはマイクロ
波プラズマエッチング装置等を用いることができる。
【００５７】
【発明の効果】以上説明したように本発明においては、
有機系反射防止膜のドライエッチング工程時に、エッチ
ングガスとして二酸化硫黄と酸素と塩素との混合ガスを
用いているため、混合ガス中の二酸化硫黄が作用して生
成された反応生成物によってフォトレジスト膜の側壁を
保護することができるとともに、混合ガス中の塩素によ
ってフォトレジスト膜と有機系反射防止膜との選択比の
向上を図ることができる。
【００５８】また、混合ガス中の二酸化硫黄、酸素及び
塩素のそれぞれの混合比を、二酸化硫黄が１０％〜８０
％、酸素が１０％〜８０％及び塩素が１０％〜６０％と
した場合においては、有機系反射防止膜のパターン形成
不能及び導電膜の下地膜やられを発生させることなく、
フォトレジスト膜のマスク寸法変動を抑制することがで
きるとともに、次工程の導電膜のドライエッチング工程
時にフォトレジスト膜に必要とされるマスク残膜を確保
することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法の実施の一形態
における有機系反射防止膜のドライエッチング工程を説
明するための図である。
【図２】従来の半導体装置の製造方法における有機系反
射防止膜のドライエッチング工程の一例を説明するため
の図である。
【図３】図２に示した有機系反射防止膜のドライエッチ
ング工程における混合ガス中の塩素の混合比とフォトレ
ジスト層の状態との関係を示す図である。
【図４】従来の半導体装置の製造方法における有機系反
射防止膜のドライエッチング工程の他の例を説明するた
めの図である。
【図５】図４に示した有機系反射防止膜のドライエッチ
ング工程における混合ガス中の二酸化硫黄の混合比とフ
ォトレジスト層の状態との関係を示す図である。
【符号の説明】
１１ 導電膜 １２ 有機系反射防止膜 １３ フォトレジスト膜 １４ デポ膜

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 導電膜上に有機系反射防止膜とフォトレ
    ジスト膜とを順次成膜する工程と、前記フォトレジスト
    膜にマスクパターンを形成する工程と、前記有機系反射
    防止膜に対してエッチングガスによりドライエッチング
    を行う工程とを含む半導体装置の製造方法において、 前記エッチングガスは、二酸化硫黄と酸素と塩素との混
    合ガスであることを特徴とする半導体装置の製造方法。
  2. 【請求項２】 請求項１に記載の半導体装置の製造方法
    において、 前記混合ガス中の二酸化硫黄の混合比は、１０％〜８０
    ％の範囲であることを特徴とする半導体装置の製造方
    法。
  3. 【請求項３】 請求項１または請求項２に記載の半導体
    装置の製造方法において、 前記混合ガス中の酸素の混合比は、１０％〜８０％の範
    囲であることを特徴とする半導体装置の製造方法。
  4. 【請求項４】 請求項１乃至３のいずれか１項に記載の
    半導体装置の製造方法において、 前記混合ガス中の塩素の混合比は、１０％〜６０％の範
    囲であることを特徴とする半導体装置の製造方法。
  5. 【請求項５】 請求項１乃至４のいずれか１項に記載の
    半導体装置の製造方法において、 ＩＣＰ型ドライエッチング装置によって、前記有機系反
    射防止膜のドライエッチングを行うことを特徴とする半
    導体装置の製造方法。
  6. 【請求項６】 請求項５に記載の半導体装置の製造方法
    において、 前記ＩＣＰ型ドライエッチング装置の使用条件は、ソー
    スパワーが２００Ｗ〜６００Ｗの範囲であり、かつ、バ
    イアスパワーが２０Ｗ〜８０Ｗの範囲であり、かつ、ガ
    ス圧が０．４Ｐａ〜６．７Ｐａの範囲であることを特徴
    とする半導体装置の製造方法。
  7. 【請求項７】 請求項１乃至４のいずれか１項に記載の
    半導体装置の製造方法において、 反応性イオンエッチング装置、ＥＣＲ型エッチング装置
    及びマイクロ波プラズマエッチング装置のエッチング装
    置からなる群の中から選ばれたエッチング装置によっ
    て、前記有機系反射防止膜のドライエッチングを行うこ
    とを特徴とする半導体装置の製造方法。
JP34774499A 1999-12-07 1999-12-07 半導体装置の製造方法 Pending JP2001168084A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34774499A JP2001168084A (ja) 1999-12-07 1999-12-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34774499A JP2001168084A (ja) 1999-12-07 1999-12-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001168084A true JP2001168084A (ja) 2001-06-22

Family

ID=18392297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34774499A Pending JP2001168084A (ja) 1999-12-07 1999-12-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2001168084A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087896A (ja) * 2002-08-28 2004-03-18 Matsushita Electric Ind Co Ltd パターン形成方法
JP2015012178A (ja) * 2013-06-28 2015-01-19 東京エレクトロン株式会社 プラズマエッチング方法およびプラズマエッチング装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087896A (ja) * 2002-08-28 2004-03-18 Matsushita Electric Ind Co Ltd パターン形成方法
JP2015012178A (ja) * 2013-06-28 2015-01-19 東京エレクトロン株式会社 プラズマエッチング方法およびプラズマエッチング装置

Similar Documents

Publication Publication Date Title
US7807064B2 (en) Halogen-free amorphous carbon mask etch having high selectivity to photoresist
JP6133585B2 (ja) Ｅｕｖフォトレジスト封入
US8293460B2 (en) Double exposure patterning with carbonaceous hardmask
KR20000044928A (ko) 반도체 소자의 트랜치 형성 방법
JP3003657B2 (ja) 半導体装置の製造方法
JPH10199864A (ja) 反射防止膜のエッチング方法
JP2000091318A (ja) 半導体装置の製造方法
US5342481A (en) Dry etching method
US6933236B2 (en) Method for forming pattern using argon fluoride photolithography
US7371695B2 (en) Use of TEOS oxides in integrated circuit fabrication processes
JP2001168084A (ja) 半導体装置の製造方法
US6686296B1 (en) Nitrogen-based highly polymerizing plasma process for etching of organic materials in semiconductor manufacturing
JP2000277494A (ja) 有機系反射防止膜のエッチング方法および半導体装置の製造方法
JP3358547B2 (ja) 配線形成法
JP2001257156A (ja) 半導体装置の製造方法
US20070117320A1 (en) Flash memory device and method for fabricating the same
KR100800165B1 (ko) 반도체 소자의 제조방법
JP2000077386A (ja) パターン形成方法
JP2004158538A (ja) 半導体装置の製造方法
JP2003124190A (ja) 半導体装置およびその製造方法
KR20030058247A (ko) 패턴 변형을 방지할 수 있는 반도체 소자 제조 방법
KR100418121B1 (ko) 반도체소자의 제조방법
US20060292797A1 (en) Method of fabricating floating gate of flash memory device
WO2001009683A1 (en) Reduction of resist poisoning
JPH07169739A (ja) ドライエッチング方法