JP2004087896A - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP2004087896A
JP2004087896A JP2002248291A JP2002248291A JP2004087896A JP 2004087896 A JP2004087896 A JP 2004087896A JP 2002248291 A JP2002248291 A JP 2002248291A JP 2002248291 A JP2002248291 A JP 2002248291A JP 2004087896 A JP2004087896 A JP 2004087896A
Authority
JP
Japan
Prior art keywords
film
pattern
dimension
target
antireflection film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002248291A
Other languages
English (en)
Other versions
JP3913145B2 (ja
Inventor
Shiyunsuke Hisakure
久呉 俊介
Seiji Matsumoto
松元 省二
Hiroyuki Nakai
中井 裕之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002248291A priority Critical patent/JP3913145B2/ja
Publication of JP2004087896A publication Critical patent/JP2004087896A/ja
Application granted granted Critical
Publication of JP3913145B2 publication Critical patent/JP3913145B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

【課題】高精度な微細パターンの加工をロットアウトなどを防止しつつ実現する。
【解決手段】基板上に被エッチング膜、有機系反射防止膜、マスク層を順次形成し、マスク層にパターンを形成する工程(S1)と、マスク層のパターン寸法と有機系反射防止膜が有すべき目標パターン寸法(目標仕上がり寸法)との差である目標寸法シフト量を得るに際し、二酸化イオウ(SO)と酸素の混合ガスまたはその混合ガスを含むガスの、二酸化イオウと酸素との流量比を決定した後、流量比を決定したガスでマスク層をマスクとして有機系反射防止膜をエッチングする工程(S2,S3)と、少なくとも有機系反射防止膜をマスクとして被エッチング膜をエッチングする工程(S5)とを含む。
【選択図】    図1

Description

【0001】
【発明の属する技術分野】
この発明は、半導体集積回路装置の微細パターン形成方法に関するもので、特に有機系反射防止膜をドライエッチングする工程を含む高精度なパターン形成方法に関するものである。
【0002】
【従来の技術】
近年、システムLSIを代表とする半導体集積回路素子は、高集積化、高密度化の一途をたどっている。その中でも回路素子の微細加工はデバイスの製造歩留まりと品質に最も大きく影響を及ぼす技術であり、いかに加工精度を向上させるかが最近の製造技術においてキーポイントとなっている。
【0003】
図4はMOS型システムLSIなどの0.25μmレベルのゲート電極部分製造工程の一例を示した工程断面図である。半導体基板上には素子分離1が形成されており、基板の活性領域にはゲート酸化膜2を介してポリシリコン、ポリシリコン/金属シリサイド、ポリシリコン/高融点金属などゲート電極材料膜3、フォトリソ工程で微細パターンを形成するための有機系反射防止膜5が形成されている。そしてその上にはゲート電極のフォトレジスト4が形成されている(図4(a))。次にフォトレジスト4をマスクとして有機系反射防止膜5、ゲート電極材料膜3を順次異方性ドライエッチングする(図4(b),(c))。最後に、フォトレジスト4、有機系反射防止膜5を酸素を含むガスでアッシングし、洗浄してゲート電極パターンが完成する(図4(d))。
【0004】
以上の工程において、従来は図5に示すようなフローチャートの手順によって各膜のパターン寸法制御が行われていた。図5のステップS1では、ロット単位(1ロット25枚〜50枚)で処理されるウエハの1枚を試験的に前回処理したロットの露光量でゲート電極のレジストパターン形成用リソグラフィ処理を行う。次にステップS2では試験的リソグラフィ後のレジスト寸法測定結果から、寸法規格のセンター値になる露光量を予測算出し、ロット全体のリソグラフィ処理を行う。この時、ステップS1で試験的にリソグラフィ処理されたウエハはシンナー除去処理を行って再度レジストパターン形成処理される。
【0005】
次にステップS3で、リソグラフィ処理後のレジスト寸法を測定し、寸法規格内であれば次工程へ進行、規格外であればレジストアッシング、洗浄、レジスト再塗布による再生処理を行い、再度規格センター値になると考えられる露光量を予測算出し、ロット全体のリソグラフィ処理を行う。次にステップS4で、有機系反射防止膜を高密度プラズマ、たとえば誘導結合型ドライエッチャーを用い、5mTorr、ソース電力300W、バイアス電力50W、Cl/Oガス=20/20sccmの条件下でドライエッチングを行う。次にステップS5で、有機系反射防止膜ドライエッチング後の仕上がり寸法を測定し、規格内であればゲート電極材料膜エッチングへ進行させる。もし反射防止膜の仕上がりが寸法が規格外であった場合は、このパターン形成をやり直すことが困難であるのでロットアウトとなる場合が多い。
【0006】
次にステップS6で、ゲート電極材料膜を高密度プラズマ、例えば誘導結合型ドライエッチャーを用いてCl/HBr/O系のガスを用いてドライエッチングを行う。次にステップS7で、エッチングマスクとなったフォトレジストのアッシング、洗浄を行って、レジスト、有機系反射防止膜、異方性エッチング時に生成した反応生成物である側壁保護膜等を除去する。次にステップS8で、ゲート電極ドライエッチング後の仕上がり寸法を測定し、寸法規格内であれば次工程へ進行させ、規格外であった場合はロットアウトとなる場合が多い。
【0007】
【発明が解決しようとする課題】
しかしながら従来のようなゲートパターン制御方法では、有機系反射防止膜、ゲート電極材料膜のパターン形成のやり直しが困難であるのでこれらの仕上がり寸法が最終ゲート電極パターンの仕上がり寸法を律束してしまい、寸法規格外れが頻発し、ロットアウトや歩留り低下を引き起こしてしまうという問題点を有していた。
【0008】
したがって、この発明の目的は、上記問題点に鑑み、高精度な微細パターンの加工をロットアウトなどを防止しつつ実現しようとするパターン形成方法を提供することである。
【0009】
【課題を解決するための手段】
上記課題を解決するためにこの発明の請求項1記載のパターン形成方法は、基板上に被エッチング膜、有機系反射防止膜、マスク層を順次形成し、前記マスク層にパターンを形成する工程と、前記マスク層のパターン寸法と前記有機系反射防止膜が有すべき目標パターン寸法(目標仕上がり寸法)との差である目標寸法シフト量を得るに際し、二酸化イオウ(SO)と酸素の混合ガスまたはその混合ガスを含むガスの、二酸化イオウと酸素との流量比を決定した後、前記流量比を決定したガスで前記マスク層をマスクとして前記有機系反射防止膜をエッチングする工程と、少なくとも前記有機系反射防止膜をマスクとして前記被エッチング膜をエッチングする工程とを含む。
【0010】
このように、マスク層のパターン寸法と有機系反射防止膜が有すべき目標パターン寸法(目標仕上がり寸法)との差である目標寸法シフト量を得るに際し、二酸化イオウ(SO)と酸素の混合ガスまたはその混合ガスを含むガスの、二酸化イオウと酸素との流量比を決定した後、流量比を決定したガスでマスク層をマスクとして有機系反射防止膜をエッチングする工程とを含むので、二酸化イオウと酸素の混合ガスを用いて有機系反射防止膜のドライエッチングを行うが、このガスを使用するエッチングでは、レジストなどのマスク層からの寸法シフト量(有機系反射防止膜ドライエッチング後の寸法−マスク層寸法)が二酸化イオウと酸素の流量比を変化させることで直線的に変化し、所望の寸法シフト量が容易に求まる。従って、被エッチング膜を最終目標寸法に加工するため、マスク層のパターン寸法と有機系反射防止膜が有すべき目標パターン寸法(目標仕上がり寸法)との差である目標シフト量が得られるように、二酸化イオウと酸素の混合ガスまたはその混合ガスを含むガスの、二酸化イオウと酸素との流量比を決定した後、有機系反射防止膜をエッチングすると、高精度な微細パターンの加工を実現させることが可能となる。
【0011】
請求項2記載のパターン形成方法は、基板上に被エッチング膜、有機系反射防止膜、マスク層を順次形成し、前記マスク層にパターンを形成する工程と、前記被エッチング膜が有すべき目標仕上がりパターン寸法と前記有機系反射防止膜をマスクとした前記被エッチング膜のエッチングによる第1の寸法シフト量との差から前記有機系反射防止膜の目標仕上がりパターン寸法を求める工程と、前記マスク層のパターン寸法と前記有機系反射防止膜の目標仕上がりパターン寸法との差である第2の寸法シフト量を得るに際し、二酸化イオウと酸素の混合ガスまたはその混合ガスを含むガスの、二酸化イオウと酸素との流量比を決定した後、前記流量比を決定したガスで前記マスク層をマスクとして前記有機系反射防止膜をエッチングする工程と、少なくとも前記有機系反射防止膜をマスクとして前記被エッチング膜をエッチングする工程とを含む。
【0012】
このように、被エッチング膜が有すべき目標仕上がりパターン寸法と有機系反射防止膜をマスクとした被エッチング膜のエッチングによる第1の寸法シフト量との差から有機系反射防止膜の目標仕上がりパターン寸法を求める工程を含むので、有機系反射防止膜と被エッチング膜との間のドライエッチングに起因する寸法シフトがある場合、その寸法シフトである第1の寸法シフト量を計算して有機系反射防止膜の目標仕上がりパターン寸法を求め、この有機系反射防止膜の目標仕上がりパターン寸法を用いて請求項1と同様の工程を行うことにより、被エッチング膜の目標仕上がりパターン寸法により一層近い値を得ることができる。
【0013】
すなわち、被エッチング膜を最終目標寸法に加工するため、マスク層のパターン寸法と有機系反射防止膜が有すべき目標パターン寸法(目標仕上がり寸法)との差である目標シフト量(第2の寸法シフト量)が得られるように、二酸化イオウと酸素の混合ガスまたはその混合ガスを含むガスの、二酸化イオウと酸素との流量比を決定した後、有機系反射防止膜をエッチングすると、高精度な微細パターンの加工を実現させることが可能となる。
【0014】
請求項3記載のパターン形成方法は、請求項2記載のパターン形成方法において、第1の寸法シフト量は、前回処理ロットにおける被エッチング膜の仕上がりパターン寸法と有機系反射防止膜の仕上がりパターン寸法との差である。このように、第1の寸法シフト量は、前回処理ロットにおける被エッチング膜の仕上がりパターン寸法と有機系反射防止膜の仕上がりパターン寸法との差であるので、被エッチング膜のエッチングによる寸法シフト量の結果(実績)を用いることができる。
【0015】
請求項4記載のパターン形成方法は、請求項1,2または3記載のパターン形成方法において、マスク層にパターンを形成する形成条件は、前回処理ロットにおける形成条件を用いる。このように、マスク層にパターンを形成する形成条件は、前回処理ロットにおける形成条件を用いるので、前回のパターン加工処理が終了したロットの形成条件でマスク層にパターンを形成することができる。
【0016】
【発明の実施の形態】
この発明の第1の実施の形態を図1および図2に基づいて説明する。本発明の実施の形態のゲート電極パターン形成工程では、図4に示した有機系反射防止膜5にドライエッチングをSO+O系混合ガスを用いて行うようにする。
【0017】
すなわち、基板上に被エッチング膜(ゲート電極材料)3、有機系反射防止膜5、マスク層(フォトレジスト)4を順次形成し、マスク層4にパターンを形成する工程と、マスク層4のパターン寸法と有機系反射防止膜5が有すべき目標パターン寸法との差である目標寸法シフト量を得るに際し、二酸化イオウ(SO)と酸素の混合ガスまたはその混合ガスを含むガスの、二酸化イオウと酸素との流量比を決定した後、流量比を決定したガスでマスク層4をマスクとして有機系反射防止膜5をエッチングする工程と、少なくとも有機系反射防止膜5をマスクとして被エッチング膜3をエッチングする工程とを含む。
【0018】
図1はこの発明の第1の実施の形態によるゲート電極形成工程を示したフローチャート、図2はSO/(SO+O)ドライエッチングガス流量比と有機系反射防止膜寸法シフト量の関係を示すグラフである。
【0019】
図2に示すように、レジストをマスクとしてSO+O混合ガスを用いて有機系反射防止膜のドライエッチングを行ったとき、SO/(SO+O)ガスの流量比によって直線的に寸法シフト量(有機系反射防止膜寸法−レジストパターン寸法)が変化する。従ってガス流量比を選択して容易に目標とする寸法シフトが得られるという特徴がある。本発明はこのような特性を利用するものである。
【0020】
まず図1のステップS1では、ロット単位で処理されるウエハ全体を、例えば前回ゲート電極パターン形成処理したロットの平均露光量でゲート電極のレジストパターン形成を行う。次にステップS2で、レジストパターン寸法を測定する。本実施の形態では、図4の工程(c)において有機系反射防止膜5をマスクとしてゲート電極材料膜3をエッチングしたとき、反射防止膜5のパターン寸法どおりにゲート電極材料膜3のパターンが形成できる場合を取り扱う。この場合、最終のゲート電極パターンがその寸法規格のセンター値とするには、有機系反射防止膜5も同一センター値とすればよい。
【0021】
そこでステップS1で形成したレジストパターン4をマスクとして反射防止膜5をエッチングしたときの寸法シフト量をいくらにすれば上記センター値となるかを計算する。すなわち目標寸法シフト量を計算するのである。例えばゲート電極の寸法規格センター値が180nmであり、ステップS1で形成したレジストパターン寸法が205nmとなった場合には、反射防止膜5の目標寸法シフト量は180−205=−25nmと計算される。
【0022】
次にステップS3で、ステップS2で求めた反射防止膜5の目標寸法シフト量を実現するためのSO+Oドライエッチングにおける、SO/(SO+O)ガス流量比を決定する。有機系反射防止膜5を高密度プラズマ、例えば誘導結合型ドライエッチャーを用い、5mTorr、ソース電力300W、バイアス電力50Wの条件下でエッチングするとき、目標寸法シフト量が−20nmであれば図2から50%(SO/O=20/20sccm)、−25nmであれば45%(SO/O=18/22sccm)、−30nmであれば40%(SO/O=16/24sccm)というように容易に決定でき、それに基づいて有機系反射防止膜5のドライエッチングを行う。この場合、上記のように目標寸法シフト量が−25nmであれば、SO/(SO+O)ガス流量比を45%に決定する。
【0023】
次にステップS4で、有機系反射防止膜ドライエッチング後の仕上がり寸法を測定し、寸法規格内であることを確認する。次にステップS5で、ポリシリコン、ポリシリコン/高融点金属シリサイド、ポリシリコン/高融点金属などのゲート電極材料膜3を高密度プラズマ、例えば誘導結合型ドライエッチャーを用い、Cl/HBr/O系のガスを用いてドライエッチングを行う。
【0024】
次にステップS6で、レジスト4のアッシング、洗浄を行って、レジスト4、有機系反射防止膜5、エッチング時に生成した側壁保護膜等を除去する。次にステップS7で、ゲート電極ドライエッチング後の最終仕上がり寸法を測定し、規格内であることを確認して次工程へ進行させる。
【0025】
以上のように本発明の第1の実施の形態によれば、ほぼ有機系反射防止膜パターン寸法どおりにゲート電極材料膜をエッチングしてゲート電極を形成できるとき、最初のゲート電極レジスト寸法が多少本来の寸法よりばらついたとしても、SOとOガス流量比を変化させて、レジストパターンからの有機系反射防止膜寸法シフト量を図2のようなデーダに基づいて容易に調整し、反射防止膜の目標パターン寸法を得ることができる。つまり、レジスト寸法のばらつきを反射防止膜のSO+O混合ガスドライエッチング条件によって吸収することができるのである。このことにより、図5に見られる、従来行っていたリソグラフィ処理のやり直し、および有機系反射防止膜エッチング後の規格外れに基づくロットアウトを防止できるとともに、ゲート電極の最終仕上がり寸法がより規格センター値に近いものとなり高歩留まりを実現する精度の高い微細加工が可能となる。
【0026】
従来のゲート電極加工方法と本実施の形態による180nmゲート電極を例にとって、最終仕上がり寸法の工程能力指数Cp((寸法規格の最大値−寸法規格の最小値)/仕上がり寸法の6σ)、およびCpk(|仕上がり寸法の平均値に近い方の規格限界値−仕上がり寸法の平均値|/仕上がり寸法の3σ)を実験的に求めた。その比較を表1に示す。
【0027】
【表1】
Figure 2004087896
【0028】
上の式で規格限界値は寸法規格の最大値または最小値のどちらかであることを意味する。また、σはゲート電極寸法の標準偏差である。また、ゲート電極の寸法規格を180±18nmとしている。式からわかるように、Cp,Cpkの値が大きいほどマージンの大きい安定したプロセスである。表1から明らかなように、従来のゲート電極加工方法と比較して本発明の方法ではCp,Cpkの値が飛躍的に向上し、より精度の高い微細加工が可能となっている。
【0029】
この発明の第2の実施の形態を図3に基づいて説明する。本実施の形態では、図4の製造工程において、フォトレジスト4と有機系反射防止膜5との間の寸法シフト、および有機系反射防止膜5とゲート電極パターンとの間のドライエッチングに起因する寸法シフトがある場合を取り扱う。
【0030】
すなわち、基板上に被エッチング膜(ゲート電極材料)3、有機系反射防止膜5、マスク層(フォトレジスト)4を順次形成し、マスク層4にパターンを形成する工程と、被エッチング膜3が有すべき目標仕上がりパターン寸法と有機系反射防止膜5をマスクとした被エッチング膜のエッチングによる第1の寸法シフト量との差から有機系反射防止膜5の目標仕上がりパターン寸法を求める工程と、マスク層4のパターン寸法と有機系反射防止膜5の目標仕上がりパターン寸法との差である第2の寸法シフト量を得るに際し、二酸化イオウ(SO)と酸素の混合ガスまたはその混合ガスを含むガスの、二酸化イオウと酸素との流量比を決定した後、流量比を決定したガスでマスク層4をマスクとして有機系反射防止膜5をエッチングする工程と、少なくとも有機系反射防止膜5をマスクとして被エッチング膜3をエッチングする工程とを含む。
【0031】
図3はこの発明の第2の実施の形態によるゲート電極形成工程を示したフローチャートである。
【0032】
まず図3のステップS1では、前回ゲート電極パターン形成処理したロットの、ゲート電極最終仕上がり寸法(例えばそのロットの平均値)と有機系反射防止膜5の仕上がり寸法とのシフト量(第1の寸法シフト量)を計算する。次にステップS2で、ステップS1で求めた寸法シフト量に基づいて、ゲート電極が最終的に目標仕上がり寸法(寸法規格のセンター値)とするための、有機系反射防止膜5の目標仕上がり寸法を計算する。このための式は、「有機系反射防止膜の目標仕上がり寸法=ゲート電極目標仕上がり寸法−前回処理ロットの寸法シフト量」である。例えば、目標仕上がり寸法180nmのゲート電極にするとき、前回処理ロットの寸法シフト量が+5nmであったとすると、有機系反射防止膜5の目標仕上がり寸法を180−5=175nmとしなければならない。
【0033】
次にステップS3で、ロット単位のウエハ全体を、例えば前回処理の複数ロットにおける平均露光量などの条件でゲート電極のレジストパターン形成を行う。次にステップS4で、まずレジストパターン寸法測定をする。そしてステップS2で求めた有機系反射防止膜の目標仕上がり寸法(寸法規格のセンター値)と測定したレジストパターン寸法との寸法シフト量(第2の寸法シフト量)を求める。これがレジストパターン4をマスクとして反射防止膜5をSO+Oガスエッチングするときに実現しなければならない目標寸法シフト量である。例えば、レジストパターン4の測定寸法が200nm、有機系反射防止膜5の目標仕上がり寸法が175nmならば目標寸法シフト量は175nm−200nm=−25nmとなる。
【0034】
次にステップS5で、有機系反射防止膜5を高密度プラズマ、例えば誘導結合型ドライエッチャーを用い、5mTorr、ソース電力300W、バイアス電力50Wの条件下でエッチングするとき、目標寸法シフト量が−20nmであれば図2から50%(SO/O=20/20sccm)、−25nmであれば45%(SO/O=18/22sccm)、−30nmであれば40%(SO/O=16/24sccm)というようにSO/(SO+O)ガス流量比を決定してドライエッチングを行う。こうして有機系反射防止膜を目標仕上がり寸法に近い値に加工することができる。
【0035】
次にステップS6で、有機系反射防止膜ドライエッチング後の仕上がり寸法を測定し、規格内であることを確認して次工程へ進行させる。この時の有機系反射防止膜ドライエッチング後の仕上がり寸法データは次ロットのゲート電極加工の基礎データとなる。次にステップS7で、ゲート電極材料膜3を高密度プラズマ、例えば誘導結合型ドライエッチャーを用い、Cl/HBr/O系のガスを用いてレジストパターン4および反射防止膜5をマスクとしてドライエッチングを行う。
【0036】
次にステップS8で、レジストおよび反射防止膜アッシング、洗浄を行い、ステップS9で、ゲート電極ドライエッチング後の最終仕上がり寸法を測定し、規格内であることを確認して次工程へ進行させる。この時の最終仕上がり寸法のデータは次ロットのゲート電極加工の基礎データとなる。
【0037】
本発明の第2の実施の形態によれば、最初のゲート電極レジスト寸法が多少本来の寸法よりばらついたとしても、レジストパターンと有機系反射防止膜との寸法シフト量だけでなく、有機系反射防止膜とゲート電極パターンとのドライエッチングに起因する寸法シフト量をも計算し、SOとOガス流量比を変化させて、レジストパターンからの有機系反射防止膜寸法シフト量を図2のようなデータに基づいて調整してエッチングしているので、反射防止膜の目標パターン寸法、およびゲート電極の目標仕上がり寸法により一層近い値を得ることができる。
【0038】
つまり、レジスト寸法のばらつき、およびゲート電極パターン寸法の反射防止膜からのエッチングシフトを反射防止膜のSO+O混合ガスドライエッチング条件を選択することによって吸収することができるのである。このことにより、第2の実施の形態では、図5に見られる、従来のリソグラフィ処理のやり直し、および有機系反射防止膜エッチング後の規格外れに基づくロットアウトを防止できるとともに、ゲート電極の最終仕上がり寸法の規格外れによるロットアウトもまた減少させることができる。
【0039】
従来のゲート電極加工方法と本実施の形態による180nmゲート電極を例にとって、第1の実施の形態と同様に最終仕上がり寸法の工程能力指数CpおよびCpkを実験的に求めた結果の比較を表2に示す。
【0040】
【表2】
Figure 2004087896
【0041】
ゲート電極の寸法規格を180±18nmとしている。表2から明らかなように、従来のゲート電極加工方法と比較して本発明の方法ではCp,Cpkの値が飛躍的に向上し、しかも本発明の第1の実施の形態より精度の高い微細加工が可能となっている。
【0042】
なお、図3に示したゲート電極パターン形成工程では最初に前回処理ロットの寸法シフトと有機系反射防止膜の目標仕上がり寸法を求めたが、工程(S3)の後の目標寸法シフト計算(工程(S4))においてまとめて計算してもよい。
【0043】
【発明の効果】
この発明の請求項1記載のパターン形成方法によれば、マスク層のパターン寸法と有機系反射防止膜が有すべき目標パターン寸法(目標仕上がり寸法)との差である目標寸法シフト量を得るに際し、二酸化イオウ(SO)と酸素の混合ガスまたはその混合ガスを含むガスの、二酸化イオウと酸素との流量比を決定した後、流量比を決定したガスでマスク層をマスクとして有機系反射防止膜をエッチングする工程とを含むので、有機系反射防止膜をSO+O系ガスにてドライエッチングする工程を採用し、このガスがSO/(SO+O)流量比(SO/O流量比)を変えることによって直線的にマスク層からの寸法シフト量(有機系反射防止膜ドライエッチング後の寸法−マスク層寸法)が変化するという特性を利用する。これによって、マスク層形成後の寸法値、被エッチング膜の目標仕上がり寸法に応じて目標寸法シフト量を容易に設定することができ、目標設定値に近い最終仕上がり寸法を実現させることが可能となる。したがって従来のような寸法規格外れやロットアウトのような問題点を防止することができる。
【0044】
この発明の請求項2記載のパターン形成方法によれば、被エッチング膜が有すべき目標仕上がりパターン寸法と有機系反射防止膜をマスクとした被エッチング膜のエッチングによる第1の寸法シフト量との差から有機系反射防止膜の目標仕上がりパターン寸法を求める工程を含むので、有機系反射防止膜と被エッチング膜との間のドライエッチングに起因する寸法シフトがある場合、その寸法シフトである第1の寸法シフト量を計算して有機系反射防止膜の目標仕上がりパターン寸法を求め、この有機系反射防止膜の目標仕上がりパターン寸法を用いて請求項1と同様の工程を行うことにより、被エッチング膜の目標仕上がりパターン寸法により一層近い値を得ることができる。
【0045】
すなわち、マスク層形成後の寸法値、被エッチング膜の目標仕上がり寸法に応じて有機系反射防止膜の目標寸法あるいは目標寸法シフト量(第2の寸法シフト量)を容易に設定することができ、目標設定値に近い最終仕上がり寸法を実現させることが可能となる。したがって従来のような寸法規格外れやロットアウトのような問題点を防止することができる。
【0046】
請求項3では、第1の寸法シフト量は、前回処理ロットにおける被エッチング膜の仕上がりパターン寸法と有機系反射防止膜の仕上がりパターン寸法との差であるので、被エッチング膜のエッチングによる寸法シフト量の結果(実績)を用いることができる。
【0047】
請求項4では、マスク層にパターンを形成する形成条件は、前回処理ロットにおける形成条件を用いるので、前回のパターン加工処理が終了したロットの形成条件でマスク層にパターンを形成することができる。
【図面の簡単な説明】
【図1】この発明の第1の実施の形態によるゲート電極形成方法を示したフローチャートである。
【図2】SO/(SO+O)ドライエッチングガス流量比と有機系反射防止膜寸法シフト量の関係を示すグラフである。
【図3】この発明の第2の実施の形態によるゲート電極形成方法を示したフローチャートである。
【図4】ゲート電極形成工程を示す工程断面図である。
【図5】従来のゲート電極形成方法を示すフローチャートである。
【符号の説明】
1 素子分離
2 ゲート酸化膜
3 ゲート電極材料膜(被エッチング膜)
4 フォトレジスト(マスク層)
5 有機系反射防止膜

Claims (4)

  1. 基板上に被エッチング膜、有機系反射防止膜、マスク層を順次形成し、前記マスク層にパターンを形成する工程と、前記マスク層のパターン寸法と前記有機系反射防止膜が有すべき目標パターン寸法との差である目標寸法シフト量を得るに際し、二酸化イオウと酸素の混合ガスまたはその混合ガスを含むガスの、二酸化イオウと酸素との流量比を決定した後、前記流量比を決定したガスで前記マスク層をマスクとして前記有機系反射防止膜をエッチングする工程と、少なくとも前記有機系反射防止膜をマスクとして前記被エッチング膜をエッチングする工程とを含むパターン形成方法。
  2. 基板上に被エッチング膜、有機系反射防止膜、マスク層を順次形成し、前記マスク層にパターンを形成する工程と、前記被エッチング膜が有すべき目標仕上がりパターン寸法と前記有機系反射防止膜をマスクとした前記被エッチング膜のエッチングによる第1の寸法シフト量との差から前記有機系反射防止膜の目標仕上がりパターン寸法を求める工程と、前記マスク層のパターン寸法と前記有機系反射防止膜の目標仕上がりパターン寸法との差である第2の寸法シフト量を得るに際し、二酸化イオウと酸素の混合ガスまたはその混合ガスを含むガスの、二酸化イオウと酸素との流量比を決定した後、前記流量比を決定したガスで前記マスク層をマスクとして前記有機系反射防止膜をエッチングする工程と、少なくとも前記有機系反射防止膜をマスクとして前記被エッチング膜をエッチングする工程とを含むパターン形成方法。
  3. 第1の寸法シフト量は、前回処理ロットにおける被エッチング膜の仕上がりパターン寸法と有機系反射防止膜の仕上がりパターン寸法との差である請求項2記載のパターン形成方法。
  4. マスク層にパターンを形成する形成条件は、前回処理ロットにおける形成条件を用いる請求項1,2または3記載のパターン形成方法。
JP2002248291A 2002-08-28 2002-08-28 パターン形成方法 Expired - Fee Related JP3913145B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002248291A JP3913145B2 (ja) 2002-08-28 2002-08-28 パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002248291A JP3913145B2 (ja) 2002-08-28 2002-08-28 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2004087896A true JP2004087896A (ja) 2004-03-18
JP3913145B2 JP3913145B2 (ja) 2007-05-09

Family

ID=32055710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002248291A Expired - Fee Related JP3913145B2 (ja) 2002-08-28 2002-08-28 パターン形成方法

Country Status (1)

Country Link
JP (1) JP3913145B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009042438A1 (en) * 2007-09-27 2009-04-02 Lam Research Corporation Line width roughness control with arc layer open
US7645707B2 (en) 2005-03-30 2010-01-12 Lam Research Corporation Etch profile control
JP2010123868A (ja) * 2008-11-21 2010-06-03 Fujitsu Microelectronics Ltd 電子デバイスの製造方法及び設定装置
US8501627B2 (en) 2007-09-27 2013-08-06 Lam Research Corporation Profile control in dielectric etch

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62250643A (ja) * 1986-04-24 1987-10-31 Fuji Electric Co Ltd プラズマエツチング方法
JPH09326382A (ja) * 1996-06-04 1997-12-16 Matsushita Electron Corp エッチング方法
WO1998032162A1 (fr) * 1997-01-21 1998-07-23 Matsushita Electric Industrial Co., Ltd. Procede de formation de configuration
JPH10199864A (ja) * 1996-12-27 1998-07-31 Lg Semicon Co Ltd 反射防止膜のエッチング方法
JP2001168084A (ja) * 1999-12-07 2001-06-22 Nec Corp 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62250643A (ja) * 1986-04-24 1987-10-31 Fuji Electric Co Ltd プラズマエツチング方法
JPH09326382A (ja) * 1996-06-04 1997-12-16 Matsushita Electron Corp エッチング方法
JPH10199864A (ja) * 1996-12-27 1998-07-31 Lg Semicon Co Ltd 反射防止膜のエッチング方法
WO1998032162A1 (fr) * 1997-01-21 1998-07-23 Matsushita Electric Industrial Co., Ltd. Procede de formation de configuration
JP2001168084A (ja) * 1999-12-07 2001-06-22 Nec Corp 半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7645707B2 (en) 2005-03-30 2010-01-12 Lam Research Corporation Etch profile control
WO2009042438A1 (en) * 2007-09-27 2009-04-02 Lam Research Corporation Line width roughness control with arc layer open
CN101809723B (zh) * 2007-09-27 2012-04-04 朗姆研究公司 蚀刻蚀刻层的方法和装置
US8158524B2 (en) 2007-09-27 2012-04-17 Lam Research Corporation Line width roughness control with arc layer open
US8501627B2 (en) 2007-09-27 2013-08-06 Lam Research Corporation Profile control in dielectric etch
TWI458009B (zh) * 2007-09-27 2014-10-21 Lam Res Corp 利用抗反射塗佈(arc)層開口之線寬粗糙度控制
JP2010123868A (ja) * 2008-11-21 2010-06-03 Fujitsu Microelectronics Ltd 電子デバイスの製造方法及び設定装置

Also Published As

Publication number Publication date
JP3913145B2 (ja) 2007-05-09

Similar Documents

Publication Publication Date Title
US10242952B2 (en) Registration mark formation during sidewall image transfer process
TWI527117B (zh) 橫向修整硬遮罩的方法
JP7219278B2 (ja) 極紫外線(euv)リソグラフィにおいて感度を向上させるための金属含有トップ・コートを用いるパターニング材料積層膜
US7183205B2 (en) Method of pitch dimension shrinkage
US8138093B2 (en) Method for forming trenches having different widths and the same depth
US8728945B2 (en) Method for patterning sublithographic features
TW201839914A (zh) 特徵尺寸縮減技術(三)
US9091931B2 (en) Photomask blank and method for manufacturing photomask
US20230389436A1 (en) Metal/Dielectric/Metal Hybrid Hard Mask To Define Ultra-Large Height Top Electrode For Sub 60nm MRAM Devices
US8048764B2 (en) Dual etch method of defining active area in semiconductor device
US11500293B2 (en) Patterning material film stack with hard mask layer configured to support selective deposition on patterned resist layer
JP2010087300A (ja) 半導体装置の製造方法
US20090246954A1 (en) Method of manufacturing semiconductor device
US20050118531A1 (en) Method for controlling critical dimension by utilizing resist sidewall protection
US20070161255A1 (en) Method for etching with hardmask
JP3913145B2 (ja) パターン形成方法
JP2009032872A (ja) 半導体装置の製造方法
JP5164446B2 (ja) 半導体素子の微細パターン形成方法
KR100720473B1 (ko) 반도체 트랜지스터의 제조 방법
US10395941B1 (en) SADP method with mandrel undercut spacer portion for mandrel space dimension control
KR20120026255A (ko) 반도체 소자의 형성 방법
TWI727049B (zh) 半導體裝置的形成方法
JP2004158538A (ja) 半導体装置の製造方法
TW502335B (en) Method for controlling the line width of polysilicon gate by an etching process of a hard mask layer
KR100876873B1 (ko) 반도체 소자의 도전 패턴 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070130

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100209

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120209

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees