JP2010123868A - 電子デバイスの製造方法及び設定装置 - Google Patents

Abstract

【課題】電子デバイスの更なる微細化及び高集積化が進んでも、リソグラフィー及びエッチングにより被加工対象の極めて高い寸法精度を達成し、信頼性の高い電子デバイスを実現する。
【解決手段】被加工対象上に形成されたレジスト膜を加工してレジストパターンを形成する工程と、レジストパターンをマスクとして、所定のエッチング条件で被加工対象をエッチングする工程とを実行する際に、形成されたレジストパターンの寸法及び形状（膜厚及びテーパ角度）を測定し、測定されたレジストパターンの寸法及び形状に基づいて前記エッチング条件を調整する。
【選択図】図５

Description

本発明は、被加工対象をリソグラフィー及びエッチングにより加工して、半導体装置に代表される電子デバイスを製造する方法及び加工時のエッチング条件を設定する設定装置に関する。

半導体装置の微細化及び高集積化に伴い、機能素子における寸法精度への要求が高くなってきている。特にＭＯＳトランジスタのゲート電極の形成時における加工精度は、トランジスタ特性のバラツキに直接影響を与えるためにより高い加工精度が要求されている。
ＬＳＩ製造時のパターン形成には、一般的にレジストパターンをリソグラフィーで形成し、レジストパターンをマスクとして被加工対象をエッチングにより加工する。より高い加工寸法精度を得るためには、リソグラフィーにより形成されたレジストパターンの寸法を測定し、この実測寸法と予め規定された所望寸法（狙い寸法）との差分値を求め、この差分値をできるだけ縮めるようにエッチング条件を調整する。このエッチング条件の調整により、エッチング後の寸法変動を小さくすることができる。例えば、特許文献１には、レジストパターンの寸法を測定したうえでエッチングプロセスのレシピを調整し、エッチング後における寸法の安定化を図る技術が開示されている。

特開２００５−１０９５１４号公報

エッチング時の条件変更による素子寸法の調整方法を用いるためには、レジストマスクの寸法とエッチング後における被加工対象の寸法との差がエッチング条件により一定である事が望ましいが、実際には様々な要因でこの差に変動が生じる。エッチング時のエッチング装置の状態変化による変動は、急激な変化については、エッチング装置の状態管理により予測が可能であり、緩慢な変化については、寸法変化の変動管理により補正が可能となる。

より高い寸法精度を達成するために問題となるのは、レジストパターンの形状変化に起因する寸法変動である。同一条件下でエッチング処理を施しても、レジスト形状が変動した場合にはレジスト寸法とエッチング後の素子寸法との間に相関関係が見られなくなることがある。この場合、レジストパターンの寸法の測定結果からエッチング後の被加工対象の寸法を見積もることが不能となり、特許文献１のようにエッチング条件を調整することが実質的にできない状態となる。このように、レジストパターンの寸法のみに基づいてエッチング条件を調整した場合には、寸法変動が増大してしまい、本来の目的である加工精度の向上が実現できない。

本発明は、上記の課題に鑑みてなされたものであり、電子デバイスの更なる微細化及び高集積化が進んでも、リソグラフィー及びエッチングにより被加工対象の極めて高い寸法精度を達成し、信頼性の高い電子デバイスを実現できる電子デバイスの製造方法及び設定装置を提供することを目的とする。

電子デバイスの製造方法の一態様は、被加工対象上に形成されたレジスト膜を露光してレジストパターンを形成する工程と、前記レジストパターンをマスクとして、所定のエッチング条件で前記被加工対象をエッチングする工程とを含み、形成された前記レジストパターンの寸法及び形状を測定し、測定された前記レジストパターンの寸法及び形状に基づいて前記エッチング条件を調整する。

設定装置の一態様は、被加工対象上に形成されたレジストパターンをマスクとして前記被加工対象をエッチングする際のエッチング条件の設定装置であって、測定された前記レジストパターンの寸法及び形状に基づいて、前記被加工対象の所望する寸法に対応した前記レジストパターンの実質寸法を予測する寸法予測部と、前記レジストパターンの所望寸法と前記実質寸法との差分値を算出する差分値算出部と、前記差分値に基づいて前記エッチング条件を調整する条件調整部とを含む。

上記の各態様によれば、電子デバイスの更なる微細化及び高集積化が進んでも、リソグラフィー及びエッチングにより被加工対象の極めて高い寸法精度を達成し、信頼性の高い電子デバイスが実現される。

―本実施形態の基本骨子―
以下、本実施形態の基本骨子について説明する。ここでは、所望幅寸法（狙い幅寸法）が４０ｎｍであるゲート電極を形成する場合を例示する。

素子分離及びゲート絶縁膜の形成を終了したシリコン半導体基板に、被加工対象であるゲート材料として多結晶シリコン膜を成膜し、多結晶シリコン膜上にリソグラフィーによりレジストパターンを形成する。
続いて、レジストパターンをマスクとして用いて多結晶シリコン膜をドライエッチングする。ここで、標準的なエッチング条件では、レジストパターンの寸法に対してエッチング後のゲート電極の幅寸法は１５ｎｍ程度狭く形成される。本例では、ゲート電極の狙い寸法は４０ｎｍであるため、レジストマスクの狙い寸法は、ゲート電極の狙い幅寸法の４０ｎｍに１５ｎｍを加えた５５ｎｍ程度となる。この狙い寸法でレジストパターンを形成するが、リソグラフィー時の様々なゆらぎにより、形成されたレジストパターンには寸法変動が生じる。

実際に上記の狙い寸法でレジストパターンを形成したところ、幅寸法が５２ｎｍ〜５４ｎｍ程度の範囲内で変動するレジストパターンが得られた。このレジストパターンを用いて多結晶シリコン膜をドライエッチングし、形成されたゲート電極の幅寸法とレジストマスクの寸法との関係を調べた結果を図１に示す。ゲート電極の幅寸法とレジストマスクの寸法との関係は、理想的には、ゲート電極のエッチングによる幅寸法の変化分−１５ｎｍを切片とした傾き１の直線状となると考えられる。ところが図１の例ではそのような相関が全く見られない結果となった。

本実施形態では、エッチング条件を調整する際のパラメータとして、レジストパターンの寸法に加えて、レジストパターンの形状を考慮する。レジストパターンの形状としては、レジストパターンの膜厚（高さ）及びテーパ角度が好適である。テーパ角度の代わりに、レジストパターンの上端幅と下端幅との差分値を用いても良い。レジストパターンの縦断面が台形である（或いはほぼ台形と見なせる形状）ならば、レジストパターンの上端幅と下端幅との差分値は、レジストパターンの膜厚を一定とすれば実質的にはレジストパターンのテーパ角度と等価となる。

図１のレジストパターンについて、テーパ角度とゲート電極の幅寸法との関係を調べた結果を図２に示す。この結果を見ると、ゲート電極の幅寸法が、レジストパターンのテーパ角度をθとしたときの１／ｔａｎθに近い関係で変化していることが判る。
エッチング後におけるゲート電極の幅寸法を予測するために、本実施形態では以下のモデル式を採用する。
レジストパターンの実質寸法
＝レジストパターンの寸法＋ａ×レジストパターンの膜厚／ｔａｎθ・・・（１）
（１）式において、ａは係数、θはレジストパターンのテーパ角度である。係数ａは、レジストパターンのサイズ及びエッチング条件等により変わる値であり、同一のリソグラフィー及びエッチングプロセスの場合にのみ定数として扱うことができる。レジストパターンの寸法、膜厚、及びテーパ角度は全て実測された値を用いる。

図１のレジストパターンについて、（１）式の係数ａを例えば０．４３７とした場合の、レジストパターンの実質寸法とエッチング後のゲート電極の幅寸法との関係を調べた結果を図３に示す。図３では、レジストパターンの実質寸法とエッチング後のゲート電極の幅寸法との関係は、切片を−１５ｎｍとした傾き１の直線と強い相関を示すことが確認される。即ち、エッチング時の寸法変化量は、レジストパターンの寸法、膜厚及びテーパ角度により正確に予測することができる。本実施形態では、レジストマスクの寸法の測定時に、レジストマスクの寸法に加えてレジストマスクの膜厚及びテーパ角度を測定して、レジストマスクの寸法、膜厚及びテーパ角度の３つをエッチング条件を調整するためのパラメータとする。これらのパラメータを用いて、エッチング条件の最適化を行うことにより、所望の寸法に正確に被加工対象を加工することができる。

―具体的な実施形態―
以下、上記の基本骨子を踏まえ、具体的な実施形態について図面を参照して詳細に説明する。本実施形態では、機能素子としてＭＯＳトランジスタを形成する場合を例示する。本件は、他の機能素子（半導体メモリ素子又は各種のキャパシタ等）を備えた半導体装置にも適用できる。また、半導体装置以外のＦＰＤ（Flat Panel Display）、ＭＥＭＳ（Micro-Electro-Mechanical Systems）、磁気ヘッド等の電子デバイスにも適用可能である。

図４は、本実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
先ず、図４（ａ）に示すように、シリコン半導体基板１０に素子分離構造１１を形成する。
詳細には、シリコン半導体基板１０の表層に例えばＳＴＩ（Shallow Trench Isolation）法により素子分離構造１１を形成し、半導体基板１０上で素子活性領域を画定する。

続いて、図４（ｂ）に示すように、半導体基板１０上にゲート絶縁膜１２を介してゲート電極１３を形成する。
詳細には、半導体基板１０の素子活性領域に熱酸化法等により薄いゲート絶縁膜１２を形成した後、ゲート絶縁膜１２上にＣＶＤ法等により例えば多結晶シリコン膜を堆積する。そして、多結晶シリコン膜及びゲート絶縁膜１２をリソグラフィー及びドライエッチングにより電極形状に加工する。以上により、ゲート絶縁膜１３上に多結晶シリコン膜からなるゲート電極１３を形成する。

続いて、図４（ｃ）に示すように、エクステンション領域１４を形成する。
詳細には、ゲート電極１３をマスクとして素子活性領域内に不純物を所定のドーズ量及び加速エネルギーでイオン注入し、一対のエクステンション領域１４を形成する。イオン注入する不純物としては、ＰＭＯＳトランジスタを作製する場合にはホウ素（Ｂ⁺）等のＰ型不純物を、ＮＭＯＳトランジスタを作製する場合にはリン（Ｐ⁺）又は砒素（Ａｓ⁺）等のＮ型不純物を用いる。

続いて、図４（ｄ）に示すように、サイドウォール絶縁膜１５及びソース／ドレイン領域１６を順次形成する。
詳細には、先ず、全面に例えばシリコン酸化膜をＣＶＤ法等により堆積し、このシリコン酸化膜をいわゆるエッチバックすることにより、ゲート電極１３の側面のみにシリコン酸化膜を残してサイドウォール絶縁膜１５を形成する。
次に、ゲート電極１３及びサイドウォール絶縁膜１５をマスクとして、素子活性領域内に不純物をエクステンション領域１４よりも深くなる条件でイオン注入し、一対のソース／ドレイン領域１６を形成する。イオン注入する不純物としては、ＰＭＯＳトランジスタを作製する場合にはホウ素（Ｂ⁺）等のＰ型不純物を、ＮＭＯＳトランジスタを作製する場合にはリン（Ｐ⁺）又は砒素（Ａｓ⁺）等のＮ型不純物を用いる。
以上により、ゲート電極１３、エクステンション領域１４、及びソース／ドレイン領域１６を有するＭＯＳトランジスタが形成される。

続いて、図４（ｅ）に示すように、層間絶縁膜１７と、層間絶縁膜１７内でソース／ドレイン領域１８と電気的に接続されるコンタクトプラグ１８とを順次形成する。
詳細には、先ず、ＭＯＳトランジスタを覆うように、ＣＶＤ法等により例えばシリコン酸化膜を堆積し、層間絶縁膜１７を形成する。
次に、ソース／ドレイン領域１６の表面の一部を露出させるように、層間絶縁膜１７をリソグラフィー及びそれに続くドライエッチングにより加工し、層間絶縁膜１７にコンタクト孔１８ａを形成する。

次に、コンタクト孔１８ａの内壁面を覆うように、層間絶縁膜１７上にスパッタ法等によりＴｉ、ＴｉＮ、或いはＴｉとＴｉＮの積層膜等を堆積し、下地膜１８ｂを形成する。
次に、コンタクト孔１８ａ内を下地膜１８ｂを介して埋め込むように、層間絶縁膜１７上に導電材料、例えばタングステン（Ｗ）をＣＶＤ法等により堆積する。そして、層間絶縁膜１７の表面が露出するまで、Ｗ及び下地膜１８ｂを化学機械研磨（Chemical-Mechanical Polishing：ＣＭＰ）法により研磨し、コンタクト孔１８ａ内を下地膜１８ｂを介してＷで充填するコンタクトプラグ１８を形成する。

続いて、図４（ｆ）に示すように、コンタクトプラグ１８と電気的に接続される配線１９を形成する。
詳細には、先ず、コンタクトプラグ２３上を含む層間絶縁膜１７上に、スパッタ法等により例えばＴｉ、ＴｉＮ、或いはＴｉとＴｉＮの積層膜等の下地材料を堆積する。
次に、下地材料上に、スパッタ法等により例えばアルミニウム（Ａｌ）又はＡｌ合金等の配線材料を形成する。
そして、コンタクトプラグ１８と電気的に接続されるように、リソグラフィー及びドライエッチングにより配線材料及び下地材料を電極形状に加工し、下地膜１９ａを介してコンタクトプラグ１８と電気的に接続される配線１９を形成する。
しかる後、更なる層間絶縁膜及び上層の配線等を形成し、半導体装置を形成する。

本実施形態では、図４（ｂ）でゲート電極１３を形成する際に、上記の基本骨子で説明した手法を適用する。
図５は、本実施形態によるリソグラフィー及びドライエッチングの工程を示すフロー図である。図６は、本実施形態によるエッチング条件の設定装置の概略構成を示すブロック図である。図７は、レジストパターンの膜厚及びテーパ角度を測定する手法を説明するための概略平面図である。図８は、図４（ｂ）の工程をより詳細に示す概略断面図である。

本実施形態によるエッチング条件の設定装置は、図６に示すように、寸法予測部４１、差分値算出部４２、調整値算出部４３、記憶部４４、条件調整部４５、流量比算出部４６、流量比算出部４７、寸法変化量算出部４８、標準条件換算部４９、及び補正値算出部５０を有して構成される。

寸法予測部４１は、レジストパターンの寸法及び形状（形状はレジストパターンの膜厚及びテーパ角度）に基づいて、被加工対象の所望する寸法に対応したレジストパターンの実質寸法を予測する。レジストパターンの実質寸法は、例えば上記の（１）式に基づいて算出される。
差分値算出部４２は、レジストパターンの所望寸法（狙い寸法）とレジストパターンの実質寸法との差分値を算出する。
調整値算出部４３は、差分値算出部４２により算出された差分値に、エッチングされた他の被加工対象の実測寸法に基づく寸法変化量の補正値を加えた調整値を算出する。
調整値
＝（レジストパターンの狙い寸法とレジストパターンの実質寸法との差分値）＋（エッチングされた他の被加工対象の実測寸法に基づく寸法変化量の補正値）

記憶部４４は、寸法予測部４１により算出されたレジストパターンの実質寸法、及び補正値算出部５０により算出された補正値が記憶されている。
条件調整部４５は、調整値算出部４３により算出された調整値に基づいて被加工対象のエッチング条件を調整する。

流量比算出部４６は、寸法予測部４１で算出されたレジストパターンの実質寸法に基づいて、エッチングガスである混合ガスのうち、所定のガスの流量比を算出する。
流量算出部４７は、流量比算出部４６により算出された所定のガスの流量比に基づいて、エッチングガスを構成する各ガスの流量を算出する。

寸法変化量算出部４８は、エッチングされた被加工対象の実測寸法と、寸法予測部４１で算出されたレジストパターンの実質寸法との差分値を寸法変化量として算出する。
標準条件換算部４９は、寸法変化量算出部４８で算出された寸法変化量と、調整値算出部４３により算出された調整値との差分値を標準条件による寸法変化量（標準変化量）として算出する。
補正値算出部５０は、既に算出された半導体基板の数ロット分における標準変化量の平均値を算出し、被加工対象の狙い幅寸法に対するレジストパターンの寸法の変化量とこの平均値との差分値を補正値として算出する。
補正値
＝（ゲート電極の狙い幅寸法に対するレジストパターンの寸法の変化量）−（標準変化量の平均値）
算出された補正値は記憶部４４に記憶され、調整値算出部４３による調整値の算出に供される。

ゲート電極１３を形成する際には、先ず図８（ａ）に示すように、多結晶シリコン膜２１及びレジスト膜２２を形成する。
詳細には、ＣＶＤ法等によりゲート絶縁膜１２上に被加工対象となる多結晶シリコン膜を堆積する。そして、多結晶シリコン膜２１上に所定のレジストを塗布し、レジスト膜２２を形成する。

続いて、図８（ｂ）に示すように、レジストパターン２３を形成する（図５のステップＳ１）。
詳細には、リソグラフィーによりレジスト膜２２を露光してパターニングし、電極形状のレジストパターン２３を形成する。

続いて、レジストパターン２３の幅寸法、膜厚、及びテーパ角度を測定する（図５のステップＳ２）。ここで、幅寸法及びテーパ角度の測定は、図１０（ａ）に示すように、縦断面が台形状であるレジストパターン２３において、中央部分の幅ＭＣＤを幅寸法、台形の底角をテーパ角度として測定する。

レジストパターン２３の幅寸法、膜厚、及びテーパ角度の測定方法としては、例えば分光エリプソメトリ法を用いたＯＣＤ測定を採用する。
周期的に配置されたレジストパターンに垂直な方向から入射される光の反射後のスペクトルを解析することにより、レジストパターンの幅寸法、膜厚、及びテーパ角度を一度に計測することが可能である。しかしながらそのためには、モデルから予め形成されたスペクトルデータのライブラリとのフィッティングによる計測を行う必要がある。この際、計測対象が複数ある場合にはそれぞれのパラメータの変動によるスペクトル変化が特有であることを要するが、計測対象がレジストパターンである場合には、膜厚とテーパ角度等で似かよったスペクトル変化を起こすことがある。この場合、実際にはレジストパターンの膜厚が変動しているにも係わらず、テーパ角度の変動として計測されることがあり、測定の精度を低下させる要因となる。
この問題を解決するため、本実施形態では、レジストパターンの近傍に、ある程度の面積を持った膜厚測定用パターンを配置し、先ずは膜厚測定用パターンの膜厚の計測を行ったうえで、レジストパターンの寸法測定用パターンのスペクトル計測を行う。

詳細には、先ず図７（ａ）に示すように、半導体基板１０のスクライブ領域に形成された、ゲート材料として堆積された多結晶シリコン膜２１の一部である膜厚測定用パターン３１を用いる。入射光が膜厚測定用パターン３１で反射した反射光のスペクトルを計測し、膜厚測定用パターン３１（即ち、多結晶シリコン膜２１）の膜厚を測定する。

次に、図７（ｂ）に示すように、膜厚測定用パターン３１上に形成された、レジスト膜２２の一部である膜厚測定用パターン３２を用いる。入射光が膜厚測定用パターン３１，３２で反射した反射光のスペクトルを計測し、膜厚測定用パターン３１＋膜厚測定用パターン３２（即ち、多結晶シリコン膜２１＋レジスト膜２２）の膜厚を測定する。ここで、膜厚測定用パターン３１の膜厚の測定値を定数として与える。これにより、膜厚測定用パターン３２の膜厚の測定精度を向上させることができる。測定された膜厚測定用パターン３２の膜厚を、レジストパターン２３の膜厚とみなす。

そして、図７（ｃ）に示すように、レジスト膜２２の一部であり、膜厚測定用パターン３２と共に形成されたジストパターン２３の寸法測定用パターン、ここではＯＣＤ（Optical Critical Dimension）測定用パターン３３を用いる。入射光がＯＣＤ測定用パターン３３で反射した反射光のスペクトルを計測し、ＯＣＤ測定用パターン３３の幅寸法及びテーパ角度を測定する。測定されたＯＣＤ測定用パターン３３の幅寸法及びテーパ角度を、レジストパターン２３の幅寸法及びテーパ角度とみなす。ここで、膜厚測定用パターン３１，３２の膜厚の測定値を定数として与え、ＯＣＤ測定用パターン３３の幅寸法及びテーパ角度についてのみフィッティングにより計算する。これにより、ＯＣＤ測定用パターン３３の幅寸法及びテーパ角度の測定精度を向上させることができる。

続いて、レジストパターン２３の実質寸法を予測する（図５のステップＳ３）。
詳細には、寸法予測部４１は、測定されたレジストパターン２３（膜厚測定用パターン３２及びＯＰＣ補正ＯＣＤ測定用パターン３３）の幅寸法、膜厚、及びテーパ角度に基づいて、ゲート電極１３の所望する幅寸法に対応したレジストパターン２３の実質寸法を算出する。レジストパターン２３の実質寸法は、例えば上記の（１）式に基づいて算出される。

続いて、差分値算出部４２は、レジストパターン２３の所望幅寸法（狙い幅寸法）とレジストパターンの実質寸法との差分値を算出する（図５のステップＳ４）。
続いて、調整値算出部４３は、差分値算出部４２により算出された差分値に、既に形成された他のゲート電極１３の実測寸法に基づく寸法変化量の補正値を加えた調整値（差分値＋補正値）を算出する（図５のステップＳ５）。補正値は記憶部４４に格納されている。
被加工対象の寸法は、エッチング装置等のコンディションの変化等に依存して変化することがある。この変化量は、後述するように、エッチング処理をする度にエッチング後の被加工対象の寸法を測定し、この実測寸法を用いて得られた補正値により調整することができる。

続いて、流量比算出部４６は、寸法予測部４１で算出されたレジストパターン２３の実質寸法に基づいて、エッチングガスである混合ガスのうちの所定のガス、ここではＳＯ₂の流量比を算出する（図５のステップＳ６）。
続いて、流量算出部４７は、流量比算出部４６により算出されたＳＯ₂流量比に基づいて、エッチングガスを構成する各ガスの流量を算出する（図５のステップＳ７）。

以下、ステップＳ６，７について詳述する。
ゲート電極の形成時において、レジストパターンよりも幅狭にゲート電極を形成する場合には、エッチング時にレジストパターンの幅寸法を減少させる処理を行う。レジストパターンの幅寸法の減少量を調整することにより、レジストパターンの幅寸法とエッチング後におけるゲート電極の幅寸法との差異を調整することが可能となる。
当該差異を調整する具体的な手法としては、エッチング処理時のレジストパターンの幅寸法を減少させる処理の処理時間を調整する方法、及びこの処理に使用するエッチングガス条件を変更する方法等がある。本実施形態では、エッチングガス条件を変更する方法を例示する。

本実施形態では、例えばＩＣＰプラズマ源を備えたエッチング装置を用いる。半導体基板１０はエッチングチャンバ内に搬送されて静電チャックに固定され、静電チャックの温度（チャック温度）が調整されて半導体基板の温度が制御される。チャック温度制御によって被加工対象の寸法変化量を調整することが可能であり、状況に応じてチャック温度を調整することができる。本実施形態では、チャック温度を２０℃とする場合を例示する。

本実施形態では、レジストパターン２３下に不図示の反射防止膜（ＢＡＲＣ）を形成するものとし、多結晶シリコン膜２１と共に行うＢＡＲＣのエッチング時に、レジストパターンの幅寸法の縮小処理を行う。この縮小処理時のエッチングガスとしては、例えば、Ｈｅ，Ｏ₂，ＳＯ₂を含む混合ガスを用いる。Ｈｅの流量を６０ｓｃｃｍ、Ｏ₂、及びＳＯ₂の合計のガス流量を３０ｓｃｃｍとし、各ガスの流量比を調整することによりレジストパターンの幅寸法の縮小量を調整することができる。

エッチングガスの圧力はコンダクタンスバルブにより自動的に調整され、例えば５ｍTorrに保持する。ＩＣＰパワーが３３０Ｗ、バイアスパワーが１００Ｖに調整されたＲＦパワーをエッチングチャンバに導入する。ＢＡＲＣのエッチング状態は、プラズマの発光状態を解析することにより判断される。ＢＡＲＣのエッチングの終点を例えばＥＰＤ（End Point Detector）により検出し、エッチングの終点を検出した時点から例えば３０％程度のオーバーエッチングを行う。以上により、ＳＯ₂流量比（ＳＯ₂流量／（ＳＯ₂流量＋Ｏ₂流量））を制御することによりレジストパターンの幅寸法の縮小量を調整することができる。
レジストパターン２３の狙い幅寸法を５５ｎｍとした場合における、ＳＯ₂流量比（％表示ではＳＯ₂流量比×１００となる。）の値とゲート電極１３の幅寸法との関係を調べた結果を図９に示す。ＳＯ₂流量比を変えることにより、ゲート電極１３の幅寸法のほぼ線形的な制御が可能であることが判る。

ＳＯ₂流量を６ｓｃｃｍ、Ｏ₂流量を２４ｓｃｃｍ、ＳＯ₂流量比を２０％としたときのエッチング条件をエッチング標準条件とする。このエッチング標準条件によりＢＡＲＣをエッチングすることは、ゲート電極の狙い幅寸法である４０ｎｍを目指してエッチングを行うことを意味する。

流量比算出部４６は、エッチング標準条件に基づいてＢＡＲＣのエッチング時のＳＯ₂流量比を算出する。例えば、調整値算出部４３により算出された調整値（差分値＋補正値）が２ｎｍであるとする。この場合、エッチング条件としては、ゲート電極の幅寸法がエッチング標準条件による場合よりも２ｎｍだけ幅広に形成されるエッチング条件を選ぶ必要がある。図９から、ＳＯ₂流量比を１％増加させることにより、ゲート電極の幅寸法を約１．０７ｎｍ幅広に形成されることが判る。従って、流量比算出部４６は、この場合のＳＯ₂流量比を以下のように算出する。
ＳＯ₂流量比
＝エッチング標準条件のＳＯ₂流量比（２０％）＋調整値（２ｎｍ）／１．０７
≒２１．８７％

続いて、流量算出部４７は、算出されたＳＯ₂流量比に基づいて、以下のようにＳＯ₂流量及びＯ₂流量を算出する。
ＳＯ₂流量
＝ＳＯ₂流量比×エッチング標準条件の合計流量（ＳＯ₂流量＋Ｏ₂流量：３０ｓｃｃｍ）／１００
≒６．６ｓｃｃｍ
Ｏ₂流量
＝エッチング標準条件の合計流量（３０ｓｃｃｍ）−ＳＯ₂流量（６．６ｓｃｃｍ）
≒２３．４ｓｃｃｍ
以上のようにエッチング条件を決定することにより、ゲート電極１３の幅寸法を狙い幅寸法に可及的に近づけることができる。

上記のように、ステップＳ６，７を実行した後、上記のエッチング条件により、図８（ｃ）に示すように、レジストパターン２３をマスクとしてＢＡＲＣ及び多結晶シリコン膜２１をドライエッチングする（図５のステップＳ８）。そして、レジストパターン２３を灰化処理等により除去することにより、図４（ｂ）のゲート電極１３が形成される。

本実施形態では、ゲート電極１３を形成した後に、続いてゲート電極１３を形成する際に用いる補正値を算出する。
先ず、形成されたゲート電極１３の幅寸法を測定する（図５のステップＳ９）。ゲート電極１３の幅寸法の具体例を図１０（ｂ）に幅寸法ｇｗとして示す。
続いて、寸法変化量算出部４８は、測定されたゲート電極１３の幅寸法（実測寸法）と、法予測４１で算出されたレジストパターン２３の実質寸法との差分値を寸法変化量として算出する（図５のステップＳ１０）。

続いて、標準条件換算部４９は、寸法変化量算出部４８で算出された寸法変化量と、調整値算出部４３により算出された調整値との差分値を標準変化量として算出する（図５のステップＳ１１）。
続いて、補正値算出部５０は、ステップＳ１１で算出された標準変化量を含む、既に算出された半導体基板の直近の数ロット分における標準変化量の平均値を算出し、ゲート電極１３の狙い幅寸法に対するレジストパターン２３の幅寸法の変化量（ここでは１５ｎｍ）と、上記の平均値との差分値を補正値として算出する（図５のステップＳ１２）。算出された補正値は記憶部４４に記憶され、次回以降のステップＳ５における調整値算出部４３による調整値の算出に供される。

このように、標準変化量の短期的な平均値を利用して、エッチング条件の調整量を補正することにより、更にバラツキの少なく狙い幅寸法に極めて近いゲート電極１３の幅寸法を得ることができる。

以上説明したように、本実施形態によれば、半導体装置の更なる微細化及び高集積化が進んでも、リソグラフィー及びエッチングにより被加工対象の極めて高い寸法精度を達成し、信頼性の高い半導体装置が実現する。

―その他の実施形態―
上述した本実施形態によるエッチング条件の設定装置の各構成要素（図６の寸法予測部４１、差分値算出部４２、調整値算出部４３、条件調整部４５、流量比算出部４６、流量比算出部４７、寸法変化量算出部４８、標準条件換算部４９、及び補正値算出部５０等）の機能は、コンピュータのＲＡＭやＲＯＭ等に記憶されたプログラムが動作することによって実現できる。同様に、ＳＴＥＭ装置の収差補正方法の各ステップ（図５のステップＳ３〜Ｓ７，Ｓ１０〜Ｓ１２等）は、コンピュータのＲＡＭやＲＯＭ等に記憶されたプログラムが動作することによって実現できる。このプログラム及び当該プログラムを記録したコンピュータ読み取り可能な記憶媒体は本実施形態に含まれる。

具体的に、前記プログラムは、例えばＣＤ−ＲＯＭのような記録媒体に記録し、或いは各種伝送媒体を介し、コンピュータに提供される。前記プログラムを記録する記録媒体としては、ＣＤ−ＲＯＭ以外に、フレキシブルディスク、ハードディスク、磁気テープ、光磁気ディスク、不揮発性メモリカード等を用いることができる。他方、前記プログラムの伝送媒体としては、プログラム情報を搬送波として伝搬させて供給するためのコンピュータネットワークシステムにおける通信媒体を用いることができる。ここで、コンピュータネットワークとは、ＬＡＮ、インターネットの等のＷＡＮ、無線通信ネットワーク等であり、通信媒体とは、光ファイバ等の有線回線や無線回線等である。

また、本実施形態に含まれるプログラムとしては、供給されたプログラムをコンピュータが実行することにより上述の実施形態の機能が実現されるようなもののみではない。例えば、そのプログラムがコンピュータにおいて稼働しているＯＳ（オペレーティングシステム）或いは他のアプリケーションソフト等と共同して上述の実施形態の機能が実現される場合にも、かかるプログラムは本実施形態に含まれる。また、供給されたプログラムの処理の全て或いは一部がコンピュータの機能拡張ボードや機能拡張ユニットにより行われて上述の実施形態の機能が実現される場合にも、かかるプログラムは本実施形態に含まれる。

例えば、図１１は、パーソナルユーザ端末装置の内部構成を示す模式図である。この図１１において、１２００はＣＰＵ１２０１を備えたパーソナルコンピュータ（ＰＣ）である。ＰＣ１２００は、ＲＯＭ１２０２またはハードディスク（ＨＤ）１２１１に記憶された、又はフレキシブルディスクドライブ（ＦＤ）１２１２より供給されるデバイス制御ソフトウェアを実行する。このＰＣ１２００は、システムバス１２０４に接続される各デバイスを総括的に制御する。

ＰＣ１２００のＣＰＵ１２０１、ＲＯＭ１２０２またはハードディスク（ＨＤ）１２１１に記憶されたプログラムにより、本実施形態の図５におけるステップＳ３〜Ｓ７，Ｓ１０〜Ｓ１２の手順等が実現される。

１２０３はＲＡＭであり、ＣＰＵ１２０１の主メモリ、ワークエリア等として機能する。１２０５はキーボードコントローラ（ＫＢＣ）であり、キーボード（ＫＢ）１２０９や不図示のデバイス等からの指示入力を制御する。

１２０６はＣＲＴコントローラ（ＣＲＴＣ）であり、ＣＲＴディスプレイ（ＣＲＴ）１２１０の表示を制御する。１２０７はディスクコントローラ（ＤＫＣ）である。ＤＫＣ１２０７は、ブートプログラム、複数のアプリケーション、編集ファイル、ユーザファイルそしてネットワーク管理プログラム等を記憶するハードディスク（ＨＤ）１２１１、及びフレキシブルディスク（ＦＤ）１２１２とのアクセスを制御する。ここで、ブートプログラムとは、起動プログラム：パソコンのハードやソフトの実行（動作）を開始するプログラムである。

１２０８はネットワーク・インターフェースカード（ＮＩＣ）で、ＬＡＮ１２２０を介して、ネットワークプリンタ、他のネットワーク機器、或いは他のＰＣと双方向のデータのやり取りを行う。
なお、パーソナルユーザ端末装置を用いる代わりに、エッチング条件の設定装置に特化された所定の計算機等を用いても良い。

以下、本件の諸態様を付記としてまとめて記載する。

（付記１）被加工対象上に形成されたレジスト膜を露光してレジストパターンを形成する工程と、
前記レジストパターンをマスクとして、所定のエッチング条件で前記被加工対象をエッチングする工程と
を含み、
形成された前記レジストパターンの寸法及び形状を測定し、測定された前記レジストパターンの寸法及び形状に基づいて前記エッチング条件を調整することを特徴とする電子デバイスの製造方法。

（付記２）測定された前記レジストパターンの寸法及び形状に基づいて、前記被加工対象の所望する寸法に対応した前記レジストパターンの実質寸法を予測する工程と、
前記レジストパターンの所望寸法と前記実質寸法との差分値を算出する工程と、
前記差分値に基づいて前記エッチング条件を調整する工程と
を含むことを特徴とする付記１に記載の電子デバイスの製造方法。

（付記３）前記エッチング条件を調整する工程において、前記エッチングに用いるエッチングガスの流量と前記レジストパターンの寸法変化との関係に基づいて、前記レジストパターンの寸法が前記所望寸法となるように、前記差分値に対応した前記エッチングガスの流量を決定することを特徴とする付記２に記載の電子デバイスの製造方法。

（付記４）前記差分値に、エッチングされた他の前記被加工対象の実測寸法に基づく寸法変化量の補正値を加えた調整値を算出し、
前記調整値に基づいて前記エッチング条件を調整することを特徴とする付記２又は３に記載の電子デバイスの製造方法。

（付記５）前記レジストパターンの形状は、前記レジストパターンのテーパ角度を含むことを特徴とする付記１〜４のいずれか１項に記載の電子デバイスの製造方法。

（付記６）前記レジストパターンの形状は、前記レジストパターンの膜厚を含むことを特徴とする付記５に記載の電子デバイスの製造方法。

（付記７）被加工対象上に形成されたレジストパターンをマスクとして前記被加工対象をエッチングする際のエッチング条件の設定装置であって、
測定された前記レジストパターンの寸法及び形状に基づいて、前記被加工対象の所望する寸法に対応した前記レジストパターンの実質寸法を予測する寸法予測部と、
前記レジストパターンの所望寸法と前記実質寸法との差分値を算出する差分値算出部と、
前記差分値に基づいて前記エッチング条件を調整する条件調整部と
を含むことを特徴とする設定装置。

（付記８）前記条件調整部は、前記エッチングに用いるエッチングガスの流量と前記レジストパターンの寸法変化との関係に基づいて、前記レジストパターンの寸法が前記所望寸法となるように、前記差分値に対応した前記エッチングガスの流量を決定することを特徴とする付記７に記載の設定装置。

（付記９）前記差分値に、エッチングされた他の前記被加工対象の実測寸法に基づく寸法変化量の補正値を加えた調整値を算出する調整値算出部を更に含み、
前記条件調整部は、前記調整値に基づいて前記エッチング条件を調整することを特徴とする付記７又は８に記載の設定装置。

（付記１０）前記レジストパターンの形状は、前記レジストパターンのテーパ角度を含むことを特徴とする付記７〜９のいずれか１項に記載の設定装置。

（付記１１）前記レジストパターンの形状は、前記レジストパターンの膜厚を含むことを特徴とする付記１０に記載の設定装置。

形成されたゲート電極の幅寸法とレジストマスクの寸法との関係を示す特性図である。 レジストパターンのテーパ角度とゲート電極の幅寸法との関係を示す特性図である。 ジストパターンの実質寸法とエッチング後のゲート電極の幅寸法との関係を示す特性図である。 本実施形態による半導体装置の製造方法を工程順に示す概略断面図である。 本実施形態によるリソグラフィー及びドライエッチングの工程を示すフロー図である。 本実施形態によるエッチング条件の設定装置の概略構成を示すブロック図である。 レジストパターンの膜厚及びテーパ角度を測定する手法を説明するための概略平面図である。 図４（ｂ）の工程をより詳細に示す概略断面図である。 ＳＯ₂流量比とゲート電極の幅寸法との関係を示す特性図である。 レジストパターン及びゲート電極の各寸法測定部位を示す概略断面図である。 パーソナルユーザ端末装置の内部構成を示す模式図である。

符号の説明

１０ シリコン半導体基板
１１ 素子分離構造
１２ゲート絶縁膜
１３ ゲート電極
１４ エクステンション領域
１５ サイドウォール絶縁膜
１６ ソース／ドレイン領域
１７ 層間絶縁膜
１８ コンタクトプラグ
１８ａ コンタクト孔
１８ｂ，１９ａ 下地膜
１９ 配線
２１ 多結晶シリコン膜
２２ レジスト膜
２３ レジストパターン

Claims (6)

1. 被加工対象上に形成されたレジスト膜を露光してレジストパターンを形成する工程と、
   前記レジストパターンをマスクとして、所定のエッチング条件で前記被加工対象をエッチングする工程と
   を含み、
   形成された前記レジストパターンの寸法及び形状を測定し、測定された前記レジストパターンの寸法及び形状に基づいて前記エッチング条件を調整することを特徴とする電子デバイスの製造方法。
2. 測定された前記レジストパターンの寸法及び形状に基づいて、前記被加工対象の所望する寸法に対応した前記レジストパターンの実質寸法を予測する工程と、
   前記レジストパターンの所望寸法と前記実質寸法との差分値を算出する工程と、
   前記差分値に基づいて前記エッチング条件を調整する工程と
   を含むことを特徴とする請求項１に記載の電子デバイスの製造方法。
3. 前記レジストパターンの形状は、前記レジストパターンのテーパ角度を含むことを特徴とする請求項１又は２に記載の電子デバイスの製造方法。
4. 前記レジストパターンの形状は、前記レジストパターンの膜厚を含むことを特徴とする請求項３に記載の電子デバイスの製造方法。
5. 被加工対象上に形成されたレジストパターンをマスクとして前記被加工対象をエッチングする際のエッチング条件の設定装置であって、
   測定された前記レジストパターンの寸法及び形状に基づいて、前記被加工対象の所望する寸法に対応した前記レジストパターンの実質寸法を予測する寸法予測部と、
   前記レジストパターンの所望寸法と前記実質寸法との差分値を算出する差分値算出部と、
   前記差分値に基づいて前記エッチング条件を調整する条件調整部と
   を含むことを特徴とする設定装置。
6. 前記レジストパターンの形状は、前記レジストパターンのテーパ角度を含むことを特徴とする請求項５に記載の設定装置。

Images