KR20080011541A - 식각공정을 모니터링하기 위한 방법 - Google Patents

식각공정을 모니터링하기 위한 방법 Download PDF

Info

Publication number
KR20080011541A
KR20080011541A KR1020060071982A KR20060071982A KR20080011541A KR 20080011541 A KR20080011541 A KR 20080011541A KR 1020060071982 A KR1020060071982 A KR 1020060071982A KR 20060071982 A KR20060071982 A KR 20060071982A KR 20080011541 A KR20080011541 A KR 20080011541A
Authority
KR
South Korea
Prior art keywords
etching
semiconductor structure
etch
monitoring
insulating film
Prior art date
Application number
KR1020060071982A
Other languages
English (en)
Inventor
백종선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060071982A priority Critical patent/KR20080011541A/ko
Publication of KR20080011541A publication Critical patent/KR20080011541A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32917Plasma diagnostics
    • H01J37/32935Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32963End-point detection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

반도체 기판의 특정 막에 대한 식각두께를 식각 속도가 다른 막의 식각량을 모니터링하여 측정할 수 있는 식각공정을 모니터링하기 위한 방법이 개시되어 있다. 기판 상에 반도체 구조물을 형성한다. 반도체 구조물 상에 절연막을 형성한다. 절연막을 패터닝하여 반도체 구조물을 노출시킨다. 패터닝을 수행하는 동안 노출된 반도체 구조물 상에 퇴적된 식각 부산물을 제거한다. 부산물의 제거 단계에서 절연막의 식각량을 모니터링하여 식각 부산물을 제거하기 위한 식각 공정을 중단시키는 식각 종점을 검출한다. 이에 따라, 식각 속도가 다른 절연막의 식각량 모니터링에 의해 식각 부산물을 포함하는 막의 식각두께를 미세하게 측정할 수 있어 식각 종점 검출의 정확성을 높일 수 있다.

Description

식각공정을 모니터링하기 위한 방법{Method for monitoring an etching process}
도 1은 본 발명의 바람직한 일실시예에 따른 식각공정을 모니터링하기 위한 방법을 설명하기 위한 방법을 설명하기 위한 흐름도이다.
도 2 내지 도 5는 식각공정을 모니터링하기 위한 방법을 설명하기 위한 도면의 예이다.
< 도면의 주요부분에 대한 부호의 설명 >
10 : 기판 15 : 반도체 구조물
12 : 제1 절연막 14 : 제1 콘택홀
16 : SAC 패드 18 : 제2 절연막
20 : 제2 콘택홀 22 : 식각 부산물
본 발명은 식각공정을 모니터링하기 위한 방법에 관한 것으로, 보다 상세하게는 미세 패턴의 식각시 신뢰성을 확보할 수 있도록 식각공정을 모니터링하기 위한 방법에 관한 것이다.
일반적으로, 반도체 장치는 반도체 기판으로 사용되는 실리콘웨이퍼 상에 전기적인 회로를 형성하는 팹(fabrication; FAB) 공정과, 상기 팹 공정에서 형성된 반도체 장치들의 전기적인 특성을 검사하는 EDS(electrical die sorting) 공정과, 상기 반도체 장치들을 각각 에폭시 수지로 봉지하고 개별화시키기 위한 패키지 조립 공정을 통해 제조된다.
상기 팹 공정은 다양한 단위 공정들을 포함하며, 상기 단위 공정들은 반도체 기판 상에 전기적 소자를 형성하기 위해 반복적으로 수행된다. 상기 단위 공정들은 증착 공정, 화학적 기계적 연마 공정, 식각 공정, 이온 주입 공정, 세정 공정 등을 포함한다.
상기 식각 공정에는 습식 식각과 건식 식각으로 나눌 수 있으며, 습식 식각 공정은 반도체 기판 상에 형성된 막을 식각액을 이용하여 제거하는 등방성 식각 공정이며, 건식 식각 공정은 반도체 기판 상에 형성된 막을 플라즈마 상태로 여기된 공정 가스를 이용하여 제거하는 이방성 식각 공정이다. 특히 건식 식각은 이방성 식각 공정으로 미세한 패턴을 가공하는데 적합하다.
상기 플라즈마를 이용하여 반도체 기판을 식각하여 미세 패턴을 형성하는 공정 동안, 상기 미세 패턴의 선폭 및 두께 변화 등을 확인하는 모니터링이 수행되고 있다. 특히, 반도체 장치가 고집적화됨에 따라 반도체 장치의 디자인 룰(design rule)이 50nm 이하로 줄어들면서 패턴 간격 및 패턴의 폭이 좁아지고 있으며, 모니터링할 수 있는 영역이 점점 축소되고 있다.
그러나, 종래의 반도체 장치에서는 모니터링할 수 있는 영역내에 존재하는 패턴의 수가 증가함에 따라 상기 패턴을 형성하는 공정 동안에 발생하는 각종 불량들을 정확히 파악하기 어려웠다. 이에 따라, 상기 팹 공정 내에서는 모니터링이 제대로 이루어지지 않아 반도체 기판의 수율이 저하되는 문제가 발생되고 있다.
일 예로서, 반도체 장치 내부의 하부의 폴리실리콘막을 노출시키는 콘택홀 형성 공정시 건식 식각에 의해 상기 콘택홀 내부에 식각 부산물들이 잔류할 수 있어 이를 제거하는 추가적인 건식 식각 공정을 수행할 수 있다. 상기 건식 식각 공정에 의해 후속의 콘택 저항을 낮출 수 있다. 그러나, 상기 추가적인 건식 식각 공정 동안 상기 콘택홀에 의해 노출되는 폴리실리콘막의 두께 변화 및 식각 부산물의 제거 여부는 종래의 모니터링 방법으로는 정확히 확인하기 어렵다. 또한, 상기 식각 부산물들이 제거의 일부가 수행되지 못하여 콘택 저항의 증가 및 반도체 기판의 수율이 저하되는 문제가 발생되고 있다.
따라서, 상기 식각 공정을 수행하는 동안 실시간으로 상기 공정 변수의 변화를 보다 정밀하게 분석하도록 모니터링하는 방법의 발명이 시급하다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 미세 패턴의 특정 막의 식각시 보다 정확하게 모니터링할 수 있도록 식각 공정을 모니터링하기 위한 방법을 제공하는데 있다.
상기 본 발명의 목적을 달성하기 위한 본 발명의 식각 공정을 모니터링하기 위한 방법은 기판 상에 반도체 구조물을 형성한다. 상기 반도체 구조물 상에 절연 막을 형성한다. 상기 절연막을 패터닝하여 상기 반도체 구조물을 노출시킨다. 상기 패터닝을 수행하는 동안 상기 노출된 반도체 구조물 상에 퇴적된 식각 부산물을 제거한다. 상기 부산물의 제거 단계에서 상기 절연막의 식각량을 모니터링하여 상기 식각 부산물을 제거하기 위한 식각 공정을 중단시키는 식각 종점을 검출한다.
이때, 상기 반도체 구조물은 상기 절연막에 대하여 식각 선택비를 갖는 물질로 이루어지는 것이 바람직하다.
일 예로서, 상기 반도체 구조물은 폴리실리콘을 포함하며, 상기 절연막은 실리콘 산화물 또는 실리콘 질화물을 포함할 수 있다. 다른 예로서, 상기 반도체 구조물은 실리콘 질화물을 포함하며, 상기 절연막은 실리콘 산화물을 포함할 수 있다.
이와 같이 구성된 본 발명에 따른 절연막의 패터닝시 발생된 수 Å의 식각 부산물을 제거하는 식각 공정을 모니터링하기 위한 방법은 상기 부산물을 포함하는 특정 막을 식각하면서 상기 특정 막과 식각 선택비를 갖는 물질로 이루어지는 다른 막의 식각량 정보를 모니터링함으로써 상기 특정 막의 식각 두께 및 식각 종료점을 보다 정확하고 쉽게 추정할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 식각공정을 모니터링하기 위한 방법에 대해 상세히 설명한다. 하지만, 본 발명이 하기의 실시예들에 한정되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구 현할 수 있을 것이다. 첨부된 도면에 있어서, 기판 또는 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
도 1은 본 발명의 바람직한 일실시예에 따른 식각공정을 모니터링하기 위한 방법을 설명하기 위한 방법을 설명하기 위한 흐름도이다.
도 1을 참조하면, 기판 상에 반도체 구조물을 형성한다(단계 S110). 상기 반도체 구조물의 예로서는 비트 라인, 워드 라인 등의 기판과 전기적으로 연결되는 콘택 영역, 기타 금속 배선들을 들 수 있다.
일 예로서, 상기 반도체 구조물이 기판과 전기적으로 연결되는 콘택 영역인 경우, 상기 콘택 영역은 다음과 같은 공정을 수행함으로써 형성될 수 있다. 우선, 기판 상에 절연막, 도전막 및 절연막을 순차적으로 형성한 후, 패터닝을 수행한다. 그 결과, 기판의 활성 영역 상에 게이트 절연막, 게이트 도전막 및 하드 마스크막을 포함하는 게이트 패턴이 형성된다. 상기 게이트 절연막은 산화물을 포함하고, 상기 게이트 도전막은 폴리실리콘과 텅스텐 실리사이드를 포함하고, 상기 하드 마스크막은 질화물을 포함한다. 그리고, 게이트 패턴의 양측벽들에는 질화물로 이루어지는 스페이서를 더 형성한다.
상기 게이트 패턴과 스페이서를 마스크로 이용하여 불순물을 주입한 후, 열처리 공정을 수행함으로써, 기판에 소스/드레인 영역들에 해당하는 콘택 영역들을 형성한다. 따라서, 기판 상에 콘택 영역들과 게이트 구조물들을 포함하는 MOS 트랜지스터 구조물들인 워드 라인들이 형성된다.
다른 예로서, 상기 반도체 구조물이 금속 배선인 경우 상기 금속 배선은 기 판 상에 금속 물질을 증착하여 형성한다. 상기 금속 물질의 예로서는 알루미늄, 텅스텐 등을 들 수 있다. 상기 금속 배선은 스퍼터링 공정 등을 적용하여 형성될 수 있다.
이어서, 상기 반도체 구조물 상에 절연막을 형성한다(단계 S120). 일 예로서, 상기 절연막은 실리콘 산화막 또는 실리콘 질화막일 수 있다.
상기 절연막을 패터닝하여 상기 반도체 구조물을 노출한다(단계 S130). 우선, 상기 절연막 상에 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴은 상기 반도체 구조물을 노출하는 콘택홀을 형성하기 위한 식각 공정에서 식각 마스크로서 기능할 수 있다. 이어서, 상기 절연막을 상기 포토레지스트 패턴을 마스크로 하여 식각한다. 그 결과, 상기 절연막에는 상기 반도체 구조물을 노출시키는 콘택홀이 형성된다. 일 예로서, 상기 콘택홀은 상기 반도체 구조물과 후속으로 형성되는 폴리실리콘으로 이루어진 비트 라인 사이에서 전기적인 콘택 영역을 형성하기 위하여 사용될 수 있다. 다른 예로서, 상기 콘택홀은 상기 반도체 구조물과 후속으로 형성되는 상부의 금속 배선과 연결되는 콘택 영역을 형성하기 위하여 사용될 수 있다.
상기 콘택홀을 형성하는 상기 식각 공정으로 인해 상기 콘택홀 내부에는 식각 부산물들이 잔류한다. 상기 식각 부산물들은 후속하여 형성되는 콘택 영역과 상기 반도체 구조물 사이에서 전기적인 저항으로 작용할 수 있다. 그러므로, 상기 콘택홀 내부에 잔류하는 식각 부산물이나 노출된 반도체 구조물의 식각 손상된 부분을 제거하는 공정이 필요하다.
이어서, 상기 패터닝을 수행하는 동안 상기 노출된 반도체 구조물 상에 퇴적된 식각 부산물을 제거한다(단계 S140). 상기 식각 부산물은 상기 절연막, 상기 노출된 반도체 구조물을 형성하는 막 및 상기 식각 공정에서 사용되는 식각 조성물 사이의 반응으로부터 발생된다.
예를 들면, 상기 콘택홀을 형성한 후 결과물 전면에 실리콘 질화막(SiN)을 증착하고, 상기 실리콘 질화막을 전면식각하여 스페이서를 형성하는 경우, 상기 전면식각 공정에 의해 발생되는 식각 부산물이 상기 반도체 구조물 상에 퇴적된다. 이때, 상기 반도체 구조물이 폴리실리콘을 포함할 경우 상기 전면식각은 약 500W의 높은 파워에서 수행되며, 상기 전면식각에 의해 노출된 반도체 구조물의 전면은 20 내지 30Å의 식각 손상을 입을 수 있다. 따라서, 상기 콘택홀에 의해 노출되는 반도체 구조물의 표면 손상을 최소화하기 위해 식각 부산물 제거 공정을 수행한다.
상기 식각 부산물의 제거는 플라즈마 식각 공정을 통해 수행될 수 있으며, 일 예로서, 약 50W의 낮은 파워에서 200 내지 300 Å/min의 실리콘 식각 속도로 수행할 수 있다. 그 결과, 상기 반도체 구조물의 제거 두께는 20 내지 30 Å 정도일 수 있다.
상기 식각 부산물의 제거 단계에서, 상기 절연막의 식각량을 모니터링하여 상기 식각량 부산물을 포함하는 막을 제거하기 위한 식각 종점을 검출한다(단계 S150). 즉, 상기 절연막의 식각량 모니터링을 수행함으로써 상기 식각 부산물을 포함하는 막을 제거하는 식각 공정의 두께를 측정한다.
이때, 상기 반도체 구조물 및 절연막의 식각량은 식각 공정 시간에 비례하므 로, 상기 절연막의 식각량에 따른 상기 식각 부산물이 퇴적된 반도체 구조물의 식각량을 사이의 비는 식각 조성물에 따라 변화될 수는 있으나, 일반적으로 일정한 비율로서 제공될 수 있다.
즉, 상기 반도체 구조물은 상기 절연막에 대하여 식각 선택비를 갖는 물질로 이루어지므로, 상기 절연막의 식각량에 대한 모니터링 결과로부터 상기 반도체 구조물 상의 식각 부산물과 상기 반도체 구조물 자체의 식각량이 추정될 수 있다. 예를 들면, 상기 반도체 구조물이 폴리실리콘으로 이루어지는 경우, 상기 절연막은 실리콘 산화물 또는 실리콘 질화물로 이루어질 수 있으며, 상기 절연막에 대한 식각량에 대한 모니터링 결과로서 상기 노출된 반도체 구조물의 식각 정도를 판단할 수 있다.
본 발명은 상기 반도체 구조물 및 상기 절연막의 재질에 따라 그 범위가 한정되지는 않는다. 즉, 상기 반도체 구조물이 실리콘 질화물로 이루어지고, 상기 절연막이 실리콘 산화물로 이루어지는 경우에도, 이들 사이에서 식각 선택비가 알려진 경우라면 어떠한 경우라도 본 발명의 실시예들이 적용될 수 있다.
한편, 상기 절연막의 식각 두께 측정 정보는 상기 식각 공정이 수행되는 챔버와 연결된 식각 종점 검출 장치를 통해 획득될 수 있다.
예를 들면, 모니터링 방법의 예로는, 광학 방출 분광 분석법(optical emission spectroscopy; OES), 타원법(ellipsometry), 간섭법(interferometry) 등이 있다. 상기와 같은 공정 모니터링 방법의 예들은 미합중국 특허 제6,390,019호(issued to Grimbergen et al.)에 개시되어 있다.
광학 방출 분광 분석법에서, 플라즈마의 방출 스펙트럼들은 식각되는 층의 변화에 대응하는 화학적 조성의 변화를 확인하기 위해 측정되며, 측정된 방출 스펙트럼에 따라 식각 공정의 종점(end point)이 결정된다.
상기 광학 방출 분광 분석법을 수행하기 위한 장치는, 플라즈마로부터 발생되는 광을 광학 방출 분광계로 전송하기 위한 윈도우를 갖는다. 상기 윈도우는 공정 챔버의 측벽에 형성된 뷰포트(view port)를 커버하도록 형성되며, 고온에 대한 저항성을 갖는 석영(quartz)으로 이루어진다.
플라즈마를 이용하여 반도체 기판 상에 형성된 층들에 대한 식각 공정을 수행하는 동안, 플라즈마의 화학적 조성은 상기 층들의 조성에 따라 변화된다. 즉, 식각되는 층의 변화에 따라 플라즈마로부터 방출되는 광의 스펙트럼들이 변화되며, 광학 방출 분광계로부터 측정되는 광의 스펙트럼들의 변화 및 식각 공정 시간으로부터 식각 대상막의 식각량 또는 식각 두께 모니터링이 가능하다.
상기와 같이 미세 패턴의 특정 막을 식각하는 공정 동안 동시에 식각이 수행되는 식각 속도가 다른 막에 대한 식각량 정보를 모니터링함으로써 상기 다른 막과 비교되는 상기 특정 막의 식각 두께를 용이하게 추정할 수 있다.
도 2 내지 도 5는 식각공정을 모니터링하기 위한 방법을 설명하기 위한 도면의 예이다.
도 2를 참조하면, 기판(10) 상에 반도체 구조물(15)을 형성한다.
구체적으로, 기판(10) 상에 게이트 전극 및 소오스/드레인 영역을 갖는 트랜지스터(미도시)를 포함한다. 이후, 상기 트랜지스터 및 기판(10) 상에 실리콘 산화 물을 증착하여 제1 절연막(12)을 형성한다.
이어서, 사진식각 공정으로 상기 제1 절연막(12)을 식각하여 상기 트랜지스터의 게이트 전극에 대해 자기정렬되면서 상기 소오스/드레인 영역을 노출하는 제1 콘택홀(14)들을 형성한다.
이어서, 상기 제1 절연막(12) 및 제1 콘택홀(14)들 상에 도핑된 폴리실리콘막을 증착한 후, 화학 기계적 연마(chemical mechanical polishing; CMP) 또는 에치백 공정을 통해 상기 제1 절연막(12)의 상부 표면이 노출될 때까지 상기 폴리실리콘막을 제거하여 상기 소오스/드레인 영역에 접촉하는 셀프-얼라인 콘택(self-aligned contact; 이하 "SAC"라 한다) 패드(16)들을 형성한다. 그 결과, 상기 기판(10) 상에 제1 절연막(12) 및 SAC 패드(16)들을 포함하는 반도체 구조물(15)이 형성된다.
도 3을 참조하면, 상기 반도체 구조물(15) 상에 제2 절연막(18)을 형성한다. 즉, 상기 SAC 패드(16) 및 제1 절연막(12) 상에 실리콘 산화물을 증착하여 제2 절연막(18)을 형성한다.
도 4를 참조하면, 사진식각 공정으로 상기 제2 절연막(18)을 패터닝하여 상기 SAC 패드(16)를 노출하는 제2 콘택홀(20)을 형성한다. 상기 패터닝 공정은 건식 식각 공정을 포함한다.
이때, 상기 제2 콘택홀(20)의 내부에는 상기 식각 공정을 수행하는 동안 발생한 식각 부산물(22)들이 잔류한다. 그러므로, 상기 제2 콘택홀(20) 내부에 상기 노출된 반도체 구조물(15) 상에 퇴적된 식각 부산물(22)을 제거하기 위한 추가 식 각 공정이 필요하다.
도 5를 참조하면, 상기 제2 콘택홀(20) 내부에 잔류하는 식각 부산물(22)들을 제거하기 위한 추가 식각 공정을 수행하여, 평탄하고 식각 부산물이 없는 제2 택홀(20')을 형성한다.
이때, 추가 식각되는 식각 두께는 수 Å 정도로 측정하기가 어렵다. 따라서, 실질적으로 얇은 식각 두께로 식각되는 식각 공정의 식각 종점을 측정하기 위해서는 상기 식각 부산물(22) 및 반도체 구조물(15)과 식각 선택비를 갖는 물질을 대신 모니터링하는 것이 바람직하다. 즉, 상기 SAC 패드(16)는 실리콘 산화물로 이루어지는 상기 제2 절연막(18)에 대하여 식각 선택비를 갖는 물질로 이루어지므로, 상기 제2 절연막(18)의 식각량에 대한 모니터링 결과로부터 상기 SAC 패드(16) 상의 식각 부산물(22)과 상기 SAC 패드(16) 자체의 식각량이 추정될 수 있다.
본 발명은 상기 반도체 구조물(15) 및 상기 제2 절연막(18)의 재질에 따라 그 범위가 한정되지는 않는다. 즉, 상기 반도체 구조물(15)이 실리콘 질화물로 이루어지고, 상기 제2 절연막(18)이 실리콘 산화물로 이루어지는 경우에도, 이들 사이에서 식각 선택비가 알려진 경우라면 어떠한 경우라도 본 발명의 실시예들이 적용될 수 있다.
이때, 상기 제2 절연막(18)의 식각 두께 측정 정보는 상기 식각 공정이 수행되는 챔버와 연결된 식각 종점 검출 장치를 통해 획득될 수 있다. 상기 식각 종점 검출 장치는 식각되는 층의 변화에 따라 플라즈마로부터 방출되는 광의 스펙트럼들이 변화되며, 광학 방출 분광계로부터 측정되는 광의 스펙트럼들의 변화 및 식각 공정 시간으로부터 식각 대상막의 식각량 또는 식각 두께를 모니터링한다.
상기 식각 종점 검출 장치를 이용하여, 상기 실리콘 산화물로 이루어지는 제2 절연막(18)의 식각량으로부터 상기 폴리실리콘으로 이루어지는 SAC 패드(16)의 식각량을 파악할 수 있어, 상기 제2 콘택홀(20)의 식각 부산물 제거 공정에 의한 추가 식각 두께를 용이하게 구할 수 있다.
이어서, 상기 폴리실리콘을 포함하는 SAC 패드(16)의 추가 식각 공정이 상기 실리콘 산화물로 이루어지는 제2 절연막(18)의 식각량 모니터링에 기초하여 식각 종점에 도달하는 것을 확인함으로써 상기 식각 공정을 종료한다.
따라서, 반도체 구조물을 식각하는 동시에 상기 반도체 구조물과 식각 선택비를 갖는 물질로 이루어지는 절연막에 대한 식각량 정보를 모니터링함으로써 특정한 막의 식각 두께를 다른 막의 측정을 통해 용이하게 추정해낼 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예에 따른 식각공정을 모니터링하기 위한 방법은 콘택홀 내벽의 수 Å의 부산물을 포함하는 특정 막을 식각하면서 상기 특정 막과 식각 선택비를 갖는 다른 막에 대한 식각량 정보를 모니터링함으로써 상기 특정 막의 식각 두께 및 식각 종점을 보다 정확하고 쉽게 추정해 낼 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있 음을 이해할 수 있을 것이다.

Claims (4)

  1. 기판 상에 반도체 구조물을 형성하는 단계;
    상기 반도체 구조물 상에 절연막을 형성하는 단계;
    상기 절연막을 패터닝하여 상기 반도체 구조물을 노출시키는 단계;
    상기 패터닝을 수행하는 동안 상기 노출된 반도체 구조물 상에 퇴적된 식각 부산물을 제거하는 단계; 및
    상기 부산물의 제거 단계에서 상기 절연막의 식각량을 모니터링하여 상기 식각 부산물을 제거하기 위한 식각 공정을 중단시키는 식각 종점을 검출하는 단계를 포함하는 식각공정을 모니터링하기 위한 방법.
  2. 제1항에 있어서, 상기 반도체 구조물은 상기 절연막에 대하여 식각 선택비를 갖는 물질로 이루어지는 것을 특징으로 하는 식각 공정을 모니터링하기 위한 방법.
  3. 제2항에 있어서, 상기 반도체 구조물은 폴리실리콘을 포함하며, 상기 절연막은 실리콘 산화물 또는 실리콘 질화물을 포함하는 것을 특징으로 하는 식각 공정을 모니터링하기 위한 방법.
  4. 제2항에 있어서, 상기 반도체 구조물은 실리콘 질화물을 포함하며, 상기 절연막은 실리콘 산화물을 포함하는 것을 특징으로 하는 식각 공정을 모니터링하기 위한 방법.
KR1020060071982A 2006-07-31 2006-07-31 식각공정을 모니터링하기 위한 방법 KR20080011541A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060071982A KR20080011541A (ko) 2006-07-31 2006-07-31 식각공정을 모니터링하기 위한 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060071982A KR20080011541A (ko) 2006-07-31 2006-07-31 식각공정을 모니터링하기 위한 방법

Publications (1)

Publication Number Publication Date
KR20080011541A true KR20080011541A (ko) 2008-02-05

Family

ID=39340056

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060071982A KR20080011541A (ko) 2006-07-31 2006-07-31 식각공정을 모니터링하기 위한 방법

Country Status (1)

Country Link
KR (1) KR20080011541A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101107170B1 (ko) * 2010-05-04 2012-01-25 삼성모바일디스플레이주식회사 스퍼터링 시스템 및 스퍼터링 방법
WO2017136306A1 (en) * 2016-02-01 2017-08-10 Tokyo Electron Limited System and method of determining process completion of post heat treatment of a dry etch process
US10290553B2 (en) 2015-06-24 2019-05-14 Tokyo Electron Limited System and method of determining process completion of post heat treatment of a dry etch process

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101107170B1 (ko) * 2010-05-04 2012-01-25 삼성모바일디스플레이주식회사 스퍼터링 시스템 및 스퍼터링 방법
US8658002B2 (en) 2010-05-04 2014-02-25 Samsung Display Co., Ltd. System for sputtering and method thereof
US10290553B2 (en) 2015-06-24 2019-05-14 Tokyo Electron Limited System and method of determining process completion of post heat treatment of a dry etch process
WO2017136306A1 (en) * 2016-02-01 2017-08-10 Tokyo Electron Limited System and method of determining process completion of post heat treatment of a dry etch process
CN108701612A (zh) * 2016-02-01 2018-10-23 东京毅力科创株式会社 确定干法蚀刻工艺的后热处理的工艺完成的系统和方法

Similar Documents

Publication Publication Date Title
KR100689916B1 (ko) 반도체 집적 회로 장치의 제조 방법
US5747380A (en) Robust end-point detection for contact and via etching
US5372673A (en) Method for processing a layer of material while using insitu monitoring and control
US11929423B2 (en) Etching platinum-containing thin film using protective cap layer
TW202027133A (zh) 使用多個光柵材料以對準積體電路層的裝置與方法
JP3643580B2 (ja) プラズマ処理装置及び半導体製造装置
US7141510B2 (en) Plasma processing method
JP2000307001A (ja) 半導体装置の製造方法
JP2009267432A (ja) 半導体集積回路装置の製造方法
KR20080011541A (ko) 식각공정을 모니터링하기 위한 방법
JP6050491B2 (ja) ドライエッチング方法および半導体装置の製造方法
JP5276926B2 (ja) コンタクトホール側壁の抵抗値測定方法
US20050003673A1 (en) Thin film resistor etch
KR100372894B1 (ko) 반도체 장치의 콘택홀 형성 방법
JP2003347279A (ja) 半導体装置の製造方法
JP5176902B2 (ja) 電子デバイスの製造方法及び設定装置
KR100842499B1 (ko) 반도체장치의 제조방법
JP4153800B2 (ja) 半導体集積回路装置の製造方法
KR100403351B1 (ko) 듀얼 다마신 공정에서의 식각 모니터링 박스 형성방법
JP2003282853A (ja) 固体撮像装置、半導体装置の製造方法及び固体撮像装置の製造方法
JP3732979B2 (ja) 半導体装置の不良解析方法
KR100223265B1 (ko) 반도체 소자의 콘택홀 형성방법
JP3806533B2 (ja) 半導体装置の不良解析方法
US7338872B2 (en) Method of depositing a layer of a material on a substrate
JP2004079609A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination