JP2003347279A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003347279A JP2003347279A JP2002151302A JP2002151302A JP2003347279A JP 2003347279 A JP2003347279 A JP 2003347279A JP 2002151302 A JP2002151302 A JP 2002151302A JP 2002151302 A JP2002151302 A JP 2002151302A JP 2003347279 A JP2003347279 A JP 2003347279A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- silicon nitride
- nitride film
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 窒化シリコン膜のエッチング終点を正確に検
出して、コンタクトホール形成工程における半導体基板
領域のダメージを低減する。 【解決手段】 半導体基板２１上にゲート電極２５を覆
うように、窒化シリコン膜２９および酸化シリコン膜３
０を形成する。それから、酸化シリコン膜３０上に反射
防止膜およびフォトレジストパターンを形成し、フォト
レジストパターンおよび反射防止膜をエッチングマスク
として用いて酸化シリコン膜３０をエッチングする。フ
ォトレジストパターンおよび反射防止膜を除去した後、
窒化シリコン膜２９中の窒素とエッチャントガスとの反
応生成物に起因した発光スペクトルをモニタしながら、
酸化シリコン膜３０をエッチングマスクとして用いて窒
化シリコン膜２９をプラズマエッチングによりエッチン
グする。これにより、コンタクトホール３３を形成す
る。
出して、コンタクトホール形成工程における半導体基板
領域のダメージを低減する。 【解決手段】 半導体基板２１上にゲート電極２５を覆
うように、窒化シリコン膜２９および酸化シリコン膜３
０を形成する。それから、酸化シリコン膜３０上に反射
防止膜およびフォトレジストパターンを形成し、フォト
レジストパターンおよび反射防止膜をエッチングマスク
として用いて酸化シリコン膜３０をエッチングする。フ
ォトレジストパターンおよび反射防止膜を除去した後、
窒化シリコン膜２９中の窒素とエッチャントガスとの反
応生成物に起因した発光スペクトルをモニタしながら、
酸化シリコン膜３０をエッチングマスクとして用いて窒
化シリコン膜２９をプラズマエッチングによりエッチン
グする。これにより、コンタクトホール３３を形成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
技術に関し、特に、酸化シリコン膜および窒化シリコン
膜をエッチングしてコンタクトホールを形成した半導体
装置に適用して有効な技術に関する。
技術に関し、特に、酸化シリコン膜および窒化シリコン
膜をエッチングしてコンタクトホールを形成した半導体
装置に適用して有効な技術に関する。
【０００２】
【従来の技術】従来、セルフアラインコンタクト（Self
-Aligned Contact：以下ＳＡＣという）プロセスを用い
たコンタクトホールの形成方法が知られている。例え
ば、半導体基板の主面上にゲート電極などを覆うよう
に、窒化シリコン膜と酸化シリコン膜とを順に形成して
おき、酸化シリコン膜上にフォトリソグラフィ法を用い
てフォトレジストパターンを形成し、フォトレジストパ
ターンをエッチングマスクとして用いて、最初に酸化シ
リコン膜がエッチングされやすい条件で酸化シリコン膜
のエッチングを行い窒化シリコン膜をエッチングストッ
パ膜として機能させ、その後、フォトレジストパターン
をエッチングマスクとして用いて、窒化シリコン膜がエ
ッチングされやすい条件で窒化シリコン膜をエッチング
して半導体基板領域を露出するコンタクトホールを形成
する。
-Aligned Contact：以下ＳＡＣという）プロセスを用い
たコンタクトホールの形成方法が知られている。例え
ば、半導体基板の主面上にゲート電極などを覆うよう
に、窒化シリコン膜と酸化シリコン膜とを順に形成して
おき、酸化シリコン膜上にフォトリソグラフィ法を用い
てフォトレジストパターンを形成し、フォトレジストパ
ターンをエッチングマスクとして用いて、最初に酸化シ
リコン膜がエッチングされやすい条件で酸化シリコン膜
のエッチングを行い窒化シリコン膜をエッチングストッ
パ膜として機能させ、その後、フォトレジストパターン
をエッチングマスクとして用いて、窒化シリコン膜がエ
ッチングされやすい条件で窒化シリコン膜をエッチング
して半導体基板領域を露出するコンタクトホールを形成
する。
【０００３】
【発明が解決しようとする課題】本発明者は、ＳＡＣプ
ロセスを用いたコンタクトホールの形成方法について詳
細に検討した。その結果、以下のことが分かった。
ロセスを用いたコンタクトホールの形成方法について詳
細に検討した。その結果、以下のことが分かった。
【０００４】窒化シリコン膜のエッチング工程では、窒
化シリコン膜を確実に開口することが必要である。この
ため、半導体基板内の窒化シリコン膜厚のばらつき、半
導体基板間の窒化シリコン膜厚のばらつき、またはエッ
チング装置の経時変化によるエッチングレートの変動な
どを考慮して、十分なオーバーエッチング量を見込んだ
時間エッチングを行っている。
化シリコン膜を確実に開口することが必要である。この
ため、半導体基板内の窒化シリコン膜厚のばらつき、半
導体基板間の窒化シリコン膜厚のばらつき、またはエッ
チング装置の経時変化によるエッチングレートの変動な
どを考慮して、十分なオーバーエッチング量を見込んだ
時間エッチングを行っている。
【０００５】しかしながら、窒化シリコン膜のエッチン
グ工程でのオーバーエッチングにより半導体基板領域が
ダメージを受けてしまうと、種々の不具合、例えばＤＲ
ＡＭのリフレッシュ時間が短くなるなどの不具合が生じ
てしまう。この基板領域のダメージを低減するために
は、窒化シリコン膜のエッチング終点（終了点、完了
点）、すなわち窒化シリコン膜の開口時点を正確に判別
し、オーバーエッチング量を低減することが必要であ
る。
グ工程でのオーバーエッチングにより半導体基板領域が
ダメージを受けてしまうと、種々の不具合、例えばＤＲ
ＡＭのリフレッシュ時間が短くなるなどの不具合が生じ
てしまう。この基板領域のダメージを低減するために
は、窒化シリコン膜のエッチング終点（終了点、完了
点）、すなわち窒化シリコン膜の開口時点を正確に判別
し、オーバーエッチング量を低減することが必要であ
る。
【０００６】窒化シリコン膜のエッチング終点を検出す
る手法として、分光分析法を用いることが考えられる。
この場合、プラズマエッチング装置内のプラズマからの
発光スペクトルのうち、窒化シリコン膜とエッチャント
ガスとの反応生成物、例えばＣＮ（窒素と炭素の反応
物、以下ＣＮという）、の発光スペクトルを検出する。
ＣＮの発光スペクトルは波長λ＝３８７．２ｎｍの光に
対応するので、この波長の光を検出し、光の強度変化を
観測またはモニタすれば、窒化シリコン膜が開口する瞬
間を判別することが可能になる。
る手法として、分光分析法を用いることが考えられる。
この場合、プラズマエッチング装置内のプラズマからの
発光スペクトルのうち、窒化シリコン膜とエッチャント
ガスとの反応生成物、例えばＣＮ（窒素と炭素の反応
物、以下ＣＮという）、の発光スペクトルを検出する。
ＣＮの発光スペクトルは波長λ＝３８７．２ｎｍの光に
対応するので、この波長の光を検出し、光の強度変化を
観測またはモニタすれば、窒化シリコン膜が開口する瞬
間を判別することが可能になる。
【０００７】しかしながら、フォトレジスト膜の下地層
として必要な反射防止膜中にも多量の窒素が含まれてお
り、この反射防止膜中の窒素とエッチャントガスとの反
応によっても、ＣＮが生成されてしまう。しかも、反射
防止膜中の窒素により生成されるＣＮの量が、窒化シリ
コン膜中の窒素により生成されるＣＮよりも多いため、
ＣＮの発光スペクトルの強度変化を観測するだけでは、
窒化シリコン膜のエッチング終点を正確に検出すること
はできなかった。
として必要な反射防止膜中にも多量の窒素が含まれてお
り、この反射防止膜中の窒素とエッチャントガスとの反
応によっても、ＣＮが生成されてしまう。しかも、反射
防止膜中の窒素により生成されるＣＮの量が、窒化シリ
コン膜中の窒素により生成されるＣＮよりも多いため、
ＣＮの発光スペクトルの強度変化を観測するだけでは、
窒化シリコン膜のエッチング終点を正確に検出すること
はできなかった。
【０００８】本発明の目的は、窒化シリコン膜のエッチ
ング終点を正確に検出できる半導体装置の製造方法を提
供することにある。
ング終点を正確に検出できる半導体装置の製造方法を提
供することにある。
【０００９】本発明の他の目的は、コンタクトホール形
成工程における半導体基板領域のダメージを低減できる
半導体装置の製造方法を提供することにある。
成工程における半導体基板領域のダメージを低減できる
半導体装置の製造方法を提供することにある。
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１２】本発明の半導体装置の製造方法は、半導体
基板を準備する工程、半導体基板上に第１の膜を形成す
る工程、第１の膜上に第２の膜を形成する工程、第２の
膜上にマスクパターンを形成する工程、マスクパターン
をエッチングマスクとして用いて第２の膜をエッチング
する工程、マスクパターンを除去する工程、および第１
の膜の構成成分とエッチャントガスとの反応生成物をモ
ニタしながら第２の膜をエッチングマスクとして用いて
第１の膜をエッチングする工程を有するものである。
基板を準備する工程、半導体基板上に第１の膜を形成す
る工程、第１の膜上に第２の膜を形成する工程、第２の
膜上にマスクパターンを形成する工程、マスクパターン
をエッチングマスクとして用いて第２の膜をエッチング
する工程、マスクパターンを除去する工程、および第１
の膜の構成成分とエッチャントガスとの反応生成物をモ
ニタしながら第２の膜をエッチングマスクとして用いて
第１の膜をエッチングする工程を有するものである。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
【００１４】本実施の形態の半導体装置の製造工程を図
面を参照して説明する。
面を参照して説明する。
【００１５】図１は、本実施の形態の半導体装置の製造
工程で用いられた半導体製造装置の概念的な構造を示す
説明図である。
工程で用いられた半導体製造装置の概念的な構造を示す
説明図である。
【００１６】図１に示される半導体製造装置１は、コン
タクトホールを形成するためのエッチング工程で使用さ
れる半導体製造装置であり、例えばニ周波励起平行平板
型ＲＩＥ装置のようなプラズマエッチング装置である。
駆動周波数とバイアス周波数を分けることで、プラズマ
の生成および乖離と半導体基板に入射するイオンのエネ
ルギーを独立に制御することが可能である。
タクトホールを形成するためのエッチング工程で使用さ
れる半導体製造装置であり、例えばニ周波励起平行平板
型ＲＩＥ装置のようなプラズマエッチング装置である。
駆動周波数とバイアス周波数を分けることで、プラズマ
の生成および乖離と半導体基板に入射するイオンのエネ
ルギーを独立に制御することが可能である。
【００１７】半導体製造装置１は、処理室またはチャン
バ２と、チャンバ２内に配置され下部電極を構成するサ
セプタ３と、サセプタ３上に設けられた静電チャック４
と、サセプタ３の上方にサセプタ４と対向するように設
けられた上部電極５と、チャンバ２の外部に配置されか
つ上部電極５に高周波電圧または高周波電力をハイパス
フィルタ６を介して印加または供給するための高周波電
源７と、チャンバ２の外部に配置されかつ下部電極とし
てのサセプタ３に高周波電圧または高周波電力をローパ
スフィルタ８を介して印加または供給するための高周波
電源９とを備えている。更に、半導体製造装置１は、チ
ャンバ２内の圧力を検出するための圧力センサ１０と、
チャンバ２に接続されチャンバ２内のプラズマの発光を
通過するための光ファイバ１１と、光ファイバ１１に接
続された分光器１２と、分光器１２に接続された光電子
増倍管１３と、光電子増倍管１３に接続された制御ユニ
ット１４とを備えている。
バ２と、チャンバ２内に配置され下部電極を構成するサ
セプタ３と、サセプタ３上に設けられた静電チャック４
と、サセプタ３の上方にサセプタ４と対向するように設
けられた上部電極５と、チャンバ２の外部に配置されか
つ上部電極５に高周波電圧または高周波電力をハイパス
フィルタ６を介して印加または供給するための高周波電
源７と、チャンバ２の外部に配置されかつ下部電極とし
てのサセプタ３に高周波電圧または高周波電力をローパ
スフィルタ８を介して印加または供給するための高周波
電源９とを備えている。更に、半導体製造装置１は、チ
ャンバ２内の圧力を検出するための圧力センサ１０と、
チャンバ２に接続されチャンバ２内のプラズマの発光を
通過するための光ファイバ１１と、光ファイバ１１に接
続された分光器１２と、分光器１２に接続された光電子
増倍管１３と、光電子増倍管１３に接続された制御ユニ
ット１４とを備えている。
【００１８】チャンバ２は真空気密が可能なエッチング
処理室であり、接地されている。サセプタ３は、チャン
バ２の底部上に絶縁板を介して設けられた図示しないサ
セプタ支持台上に支持されている。また、サセプタ３上
の静電チャック４は、その上に配置されたウエハまたは
半導体基板２１ａを静電吸着できるように構成されてい
る。上部電極５は、絶縁材を介してチャンバ２の上部に
支持されており、電極板５ａと、これを支持する電極支
持体５ｂとを有している。また、上部電極５には、図示
しないガス導入手段に接続されたガス導入口１５が設け
られており、ガス導入口１５から所定のガスが所望の流
量でチャンバ２内に導入できるように構成されている。
処理室であり、接地されている。サセプタ３は、チャン
バ２の底部上に絶縁板を介して設けられた図示しないサ
セプタ支持台上に支持されている。また、サセプタ３上
の静電チャック４は、その上に配置されたウエハまたは
半導体基板２１ａを静電吸着できるように構成されてい
る。上部電極５は、絶縁材を介してチャンバ２の上部に
支持されており、電極板５ａと、これを支持する電極支
持体５ｂとを有している。また、上部電極５には、図示
しないガス導入手段に接続されたガス導入口１５が設け
られており、ガス導入口１５から所定のガスが所望の流
量でチャンバ２内に導入できるように構成されている。
【００１９】また、サセプタ支持台の内部には冷媒が導
入された冷却室が設けられ、サセプタ支持台、サセプタ
３および静電チャック４には、半導体基板２１ａの裏面
に、例えばヘリウム（Ｈｅ）ガスなどの伝熱媒体を供給
するための図示しないガス通路が形成されており、その
伝熱媒体を介してサセプタ３の冷熱が半導体基板２１ａ
に伝達され、半導体基板２１ａを所望の温度に制御でき
るように構成されている。
入された冷却室が設けられ、サセプタ支持台、サセプタ
３および静電チャック４には、半導体基板２１ａの裏面
に、例えばヘリウム（Ｈｅ）ガスなどの伝熱媒体を供給
するための図示しないガス通路が形成されており、その
伝熱媒体を介してサセプタ３の冷熱が半導体基板２１ａ
に伝達され、半導体基板２１ａを所望の温度に制御でき
るように構成されている。
【００２０】また、チャンバ２はガス排気口１６を介し
て図示しないガス排気手段、例えば真空ポンプ、に接続
され、ガス排気口１６からチャンバ２内を所望の排気速
度で排気することができるように構成されている。ま
た、図示しない圧力制御手段は、圧力センサ１０が検出
したチャンバ２内の圧力に応じて、ガス排気手段の排気
速度などを調節し、チャンバ２内を所望の圧力に維持す
ることができるように構成されている。高周波電源７
は、上部電極５にハイパスフィルタ６を介して例えば６
０ＭＨｚの高周波電力を供給できるように構成されてい
る。高周波電源９は、下部電極としてのサセプタ３にロ
ーパスフィルタ８を介して例えば２ＭＨｚの高周波電力
を供給できるように構成されている。
て図示しないガス排気手段、例えば真空ポンプ、に接続
され、ガス排気口１６からチャンバ２内を所望の排気速
度で排気することができるように構成されている。ま
た、図示しない圧力制御手段は、圧力センサ１０が検出
したチャンバ２内の圧力に応じて、ガス排気手段の排気
速度などを調節し、チャンバ２内を所望の圧力に維持す
ることができるように構成されている。高周波電源７
は、上部電極５にハイパスフィルタ６を介して例えば６
０ＭＨｚの高周波電力を供給できるように構成されてい
る。高周波電源９は、下部電極としてのサセプタ３にロ
ーパスフィルタ８を介して例えば２ＭＨｚの高周波電力
を供給できるように構成されている。
【００２１】また、光ファイバ１１は、チャンバ２内で
発生したプラズマによる発光または発光スペクトルを通
過させ、分光器１２に導入するように構成されている。
分光器１２は、光ファイバ１１から導入された光を分解
し、任意の選択波長の光だけを通過して光電子増倍管１
３に導入するように構成されている。光電子増倍管１３
は、分光器１２から導入された光を増幅して電気信号に
変換し、制御ユニット１４に入力するように構成されて
いる。制御ユニット１４は、光電子増倍管１３から入力
された電気信号の演算処理を行い、所定の条件を満たし
た場合に、高周波電源７および９に信号を送り、高周波
電源７および９から上部電極５およびサセプタ３への高
周波電力の供給を停止できるように構成されている。
発生したプラズマによる発光または発光スペクトルを通
過させ、分光器１２に導入するように構成されている。
分光器１２は、光ファイバ１１から導入された光を分解
し、任意の選択波長の光だけを通過して光電子増倍管１
３に導入するように構成されている。光電子増倍管１３
は、分光器１２から導入された光を増幅して電気信号に
変換し、制御ユニット１４に入力するように構成されて
いる。制御ユニット１４は、光電子増倍管１３から入力
された電気信号の演算処理を行い、所定の条件を満たし
た場合に、高周波電源７および９に信号を送り、高周波
電源７および９から上部電極５およびサセプタ３への高
周波電力の供給を停止できるように構成されている。
【００２２】次に、本実施の形態の半導体装置、例えば
ＤＲＡＭのメモリセル、の製造工程を、図面を参照して
説明する。図２〜６および図８は、本実施の形態の半導
体装置、例えばＤＲＡＭのメモリセル、の製造工程中の
要部断面図である。
ＤＲＡＭのメモリセル、の製造工程を、図面を参照して
説明する。図２〜６および図８は、本実施の形態の半導
体装置、例えばＤＲＡＭのメモリセル、の製造工程中の
要部断面図である。
【００２３】まず、図２に示すように、例えばｐ型の単
結晶シリコンなどからなるウエハまたは半導体基板２１
に、例えばＳＴＩ（Shallow Trench Isolation）法によ
り、素子分離領域２２を形成する。
結晶シリコンなどからなるウエハまたは半導体基板２１
に、例えばＳＴＩ（Shallow Trench Isolation）法によ
り、素子分離領域２２を形成する。
【００２４】次に、半導体基板２１に、その主面から所
定の深さに渡ってｐ型ウエル２３を形成する。ｐ型ウエ
ル２３は、ホウ素（Ｂ）などの不純物をイオン注入する
ことなどによって形成される。
定の深さに渡ってｐ型ウエル２３を形成する。ｐ型ウエ
ル２３は、ホウ素（Ｂ）などの不純物をイオン注入する
ことなどによって形成される。
【００２５】次に、ｐ型ウエル２３の表面に、薄い酸化
シリコン膜などからなるゲート絶縁膜２４を、例えば熱
酸化法などによって形成する。ゲート絶縁膜２４の厚み
は例えば約６ｎｍである。
シリコン膜などからなるゲート絶縁膜２４を、例えば熱
酸化法などによって形成する。ゲート絶縁膜２４の厚み
は例えば約６ｎｍである。
【００２６】次に、ゲート絶縁膜２４上に、例えば７０
ｎｍの厚みを有する多結晶シリコン膜２５ａをＣＶＤ法
などによって形成する。それから、多結晶シリコン膜２
５ａ上に、例えば５ｎｍの厚みを有する窒化タングステ
ン（ＷＮ）膜２５ｂと例えば８０ｎｍの厚みを有するタ
ングステン（Ｗ）膜２５ｃをスパッタリング法などによ
って形成する。更に、タングステン膜２５ｃ上に、例え
ば２２０ｎｍの厚みを有する窒化シリコン膜２６をＣＶ
Ｄ法などによって形成する。窒化シリコン膜２６は、例
えば、プラズマＣＶＤ法で形成した１００ｎｍの厚みの
窒化シリコン膜と、低圧ＣＶＤ法で形成した１２０ｎｍ
の窒化シリコン膜とによって形成してもよい。
ｎｍの厚みを有する多結晶シリコン膜２５ａをＣＶＤ法
などによって形成する。それから、多結晶シリコン膜２
５ａ上に、例えば５ｎｍの厚みを有する窒化タングステ
ン（ＷＮ）膜２５ｂと例えば８０ｎｍの厚みを有するタ
ングステン（Ｗ）膜２５ｃをスパッタリング法などによ
って形成する。更に、タングステン膜２５ｃ上に、例え
ば２２０ｎｍの厚みを有する窒化シリコン膜２６をＣＶ
Ｄ法などによって形成する。窒化シリコン膜２６は、例
えば、プラズマＣＶＤ法で形成した１００ｎｍの厚みの
窒化シリコン膜と、低圧ＣＶＤ法で形成した１２０ｎｍ
の窒化シリコン膜とによって形成してもよい。
【００２７】次に、フォトリソグラフィ法などを用いて
窒化シリコン膜２６、タングステン膜２５ｃ、窒化タン
グステン膜２５ｂおよび多結晶シリコン膜２５ａをパタ
ーン化することにより、ゲート電極２５を形成する。従
って、ゲート電極２５は、多結晶シリコン膜２５ａ、窒
化タングステン膜２５ｂおよびタングステン膜２５ｃか
らなり、ゲート電極２５上に窒化シリコン膜２６からな
るキャップ絶縁膜が形成されている。なお、メモリセル
領域に形成されたゲート電極２５は、メモリのワード線
として機能する。
窒化シリコン膜２６、タングステン膜２５ｃ、窒化タン
グステン膜２５ｂおよび多結晶シリコン膜２５ａをパタ
ーン化することにより、ゲート電極２５を形成する。従
って、ゲート電極２５は、多結晶シリコン膜２５ａ、窒
化タングステン膜２５ｂおよびタングステン膜２５ｃか
らなり、ゲート電極２５上に窒化シリコン膜２６からな
るキャップ絶縁膜が形成されている。なお、メモリセル
領域に形成されたゲート電極２５は、メモリのワード線
として機能する。
【００２８】次に、例えば、水素ガスと水蒸気の雰囲気
中での酸化処理のようなＷＨ（WetHydrogen）処理を行
って、ゲート電極２５間で露出する半導体基板領域上と
多結晶シリコン膜２５ａの側壁上とに薄い酸化シリコン
膜２７を形成する。なお、理解を簡単にするために、多
結晶シリコン膜２５ａの側壁上の酸化シリコン膜２７は
図示を省略する。
中での酸化処理のようなＷＨ（WetHydrogen）処理を行
って、ゲート電極２５間で露出する半導体基板領域上と
多結晶シリコン膜２５ａの側壁上とに薄い酸化シリコン
膜２７を形成する。なお、理解を簡単にするために、多
結晶シリコン膜２５ａの側壁上の酸化シリコン膜２７は
図示を省略する。
【００２９】次に、ｐ型ウエル２３のゲート電極２５の
両側の領域にリン（Ｐ）またはヒ素（Ａｓ）などの不純
物をイオン注入して、ｎ型の半導体領域２８を形成す
る。
両側の領域にリン（Ｐ）またはヒ素（Ａｓ）などの不純
物をイオン注入して、ｎ型の半導体領域２８を形成す
る。
【００３０】次に、ゲート電極２５および窒化シリコン
膜２６を覆うように、半導体基板２１上に例えばＣＶＤ
（Chemical Vapor Deposition）法を用いて窒化シリコ
ン膜２９を形成する。窒化シリコン膜２９の厚みは例え
ば５０ｎｍであり、低圧ＣＶＤ法を用いて形成すること
もできる。それから、窒化シリコン膜２９上に、酸化シ
リコン膜３０を形成し、その上面をＣＭＰ（Chemical M
echanical Polishing）法などによって平坦化する。酸
化シリコン膜３０の厚みは、例えば６００ｎｍである。
膜２６を覆うように、半導体基板２１上に例えばＣＶＤ
（Chemical Vapor Deposition）法を用いて窒化シリコ
ン膜２９を形成する。窒化シリコン膜２９の厚みは例え
ば５０ｎｍであり、低圧ＣＶＤ法を用いて形成すること
もできる。それから、窒化シリコン膜２９上に、酸化シ
リコン膜３０を形成し、その上面をＣＭＰ（Chemical M
echanical Polishing）法などによって平坦化する。酸
化シリコン膜３０の厚みは、例えば６００ｎｍである。
【００３１】次に、酸化シリコン膜３０上に、例えば１
２０ｎｍの厚みを有する反射防止膜３１を回転塗布法な
どによって形成し、その上に、例えば５６０ｎｍの厚み
を有するフォトレジスト膜を形成し、露光などによって
パターン化してフォトレジストパターン３２を形成す
る。これにより、図２の構造が得られる。フォトレジス
トパターン３２は、コンタクトホールを形成するための
開口３２ａを有している。フォトレジストパターン３２
の開口３２ａの径または寸法は、例えば１６０ｎｍであ
り、開口３２ａの隣接間隔の寸法は、例えば１６０ｎｍ
である。
２０ｎｍの厚みを有する反射防止膜３１を回転塗布法な
どによって形成し、その上に、例えば５６０ｎｍの厚み
を有するフォトレジスト膜を形成し、露光などによって
パターン化してフォトレジストパターン３２を形成す
る。これにより、図２の構造が得られる。フォトレジス
トパターン３２は、コンタクトホールを形成するための
開口３２ａを有している。フォトレジストパターン３２
の開口３２ａの径または寸法は、例えば１６０ｎｍであ
り、開口３２ａの隣接間隔の寸法は、例えば１６０ｎｍ
である。
【００３２】次に、図３に示すように、フォトレジスト
パターン３２をエッチングマスクとして用いて、反射防
止膜３１をエッチングする。これにより、反射防止膜３
１に開口３１ａを形成する。反射防止膜３１のエッチン
グには、上述の半導体製造装置１を用いても良いが、半
導体製造装置１とは異なる別のエッチング装置、例えば
他の平行平板型プラズマエッチング装置を用いることも
できる。
パターン３２をエッチングマスクとして用いて、反射防
止膜３１をエッチングする。これにより、反射防止膜３
１に開口３１ａを形成する。反射防止膜３１のエッチン
グには、上述の半導体製造装置１を用いても良いが、半
導体製造装置１とは異なる別のエッチング装置、例えば
他の平行平板型プラズマエッチング装置を用いることも
できる。
【００３３】次に、半導体基板２１を半導体製造装置１
のチャンバ２内の静電チャック４上に配置し、静電吸着
させる。それから、図４に示すように、フォトレジスト
パターン３２および／または反射防止膜３１をエッチン
グマスクとして用いて、酸化シリコン膜３０をエッチン
グする。これにより、コンタクトホール３３を形成す
る。
のチャンバ２内の静電チャック４上に配置し、静電吸着
させる。それから、図４に示すように、フォトレジスト
パターン３２および／または反射防止膜３１をエッチン
グマスクとして用いて、酸化シリコン膜３０をエッチン
グする。これにより、コンタクトホール３３を形成す
る。
【００３４】この酸化シリコン膜３０のエッチング工程
は、チャンバ２内に導入するガス流量を例えばＣ5Ｆ8／
Ｏ2／Ａｒ＝１６／１８／８００ｓｃｃｍ（ｃｍ3／ｍｉ
ｎ）とし、チャンバ２内の圧力を例えば２．６６Ｐａと
し、高周波電源７から上部電極５へ供給する高周波電力
を例えば８００Ｗとし、高周波電源９から下部電極とし
てのサセプタ３へ供給する高周波電力を例えば７００Ｗ
とし、電極温度を例えば上部電極／下部電極＝６０℃／
２０℃とし、そして電極間隔を例えば２１ｍｍとした条
件で行うことができる。このエッチング工程中、サセプ
タ３に設けられたガス経路から供給されるヘリウムガス
の圧力および流量、または静電電圧の設定などにより、
半導体基板２１は例えば１２０℃程度に維持される。
は、チャンバ２内に導入するガス流量を例えばＣ5Ｆ8／
Ｏ2／Ａｒ＝１６／１８／８００ｓｃｃｍ（ｃｍ3／ｍｉ
ｎ）とし、チャンバ２内の圧力を例えば２．６６Ｐａと
し、高周波電源７から上部電極５へ供給する高周波電力
を例えば８００Ｗとし、高周波電源９から下部電極とし
てのサセプタ３へ供給する高周波電力を例えば７００Ｗ
とし、電極温度を例えば上部電極／下部電極＝６０℃／
２０℃とし、そして電極間隔を例えば２１ｍｍとした条
件で行うことができる。このエッチング工程中、サセプ
タ３に設けられたガス経路から供給されるヘリウムガス
の圧力および流量、または静電電圧の設定などにより、
半導体基板２１は例えば１２０℃程度に維持される。
【００３５】酸化シリコン膜３０のエッチング工程で
は、窒化シリコン膜２９がエッチングストッパ膜として
機能し、コンタクトホール３３はまだ完全には形成され
ない。また、酸化シリコン膜３０のエッチング工程で
は、コンタクトホール３３の底面および側面上に、薄い
ポリマー膜３４が堆積する。ポリマー膜３４は、フォト
レジストパターン３２中の炭素とエッチングガスとの反
応生成物や、導入したエッチングガス（Ｃ5Ｆ8ガス）が
プラズマ中で解離して生成されたＣＦ2などのラジカル
が堆積したものである。
は、窒化シリコン膜２９がエッチングストッパ膜として
機能し、コンタクトホール３３はまだ完全には形成され
ない。また、酸化シリコン膜３０のエッチング工程で
は、コンタクトホール３３の底面および側面上に、薄い
ポリマー膜３４が堆積する。ポリマー膜３４は、フォト
レジストパターン３２中の炭素とエッチングガスとの反
応生成物や、導入したエッチングガス（Ｃ5Ｆ8ガス）が
プラズマ中で解離して生成されたＣＦ2などのラジカル
が堆積したものである。
【００３６】エッチング終点（終了点、完了点）はエッ
チングモニタ法によって検出することができる。ここ
で、エッチングモニタ法とは、エッチングの進行状況、
特に特定の膜のエッチング終点を何らかの測定手段を用
いて電気信号として検出する方法である。本実施の形態
では、エッチングモニタ法として、例えばプラズマの発
光スペクトルを調べる分光分析法（発光分析法）を用
い、エッチングの終点を判定する。酸化シリコン膜３０
のエッチング工程では、酸化シリコンの構成成分とエッ
チャントとの反応生成物に起因した特定の発光スペクト
ル、例えばＳｉＦ（フッ素とシリコンの反応物、以下Ｓ
ｉＦという）の波長λ＝４４０ｎｍの発光スペクトル、
を観測またはモニタする。
チングモニタ法によって検出することができる。ここ
で、エッチングモニタ法とは、エッチングの進行状況、
特に特定の膜のエッチング終点を何らかの測定手段を用
いて電気信号として検出する方法である。本実施の形態
では、エッチングモニタ法として、例えばプラズマの発
光スペクトルを調べる分光分析法（発光分析法）を用
い、エッチングの終点を判定する。酸化シリコン膜３０
のエッチング工程では、酸化シリコンの構成成分とエッ
チャントとの反応生成物に起因した特定の発光スペクト
ル、例えばＳｉＦ（フッ素とシリコンの反応物、以下Ｓ
ｉＦという）の波長λ＝４４０ｎｍの発光スペクトル、
を観測またはモニタする。
【００３７】エッチング処理を開始してから、すなわち
高周波電源７および９から上部電極５およびサセプタ３
への高周波電力の供給を開始してから、上部電極５とサ
セプタ３の間で発生したプラズマの発光または発光スペ
クトルは、光ファイバ１１を通過して分光器１２に導入
される。分光器１２では、プラズマの発光のうち特定の
選択波長の光、ここでは波長λ＝４４０ｎｍの光、だけ
が透過し光電子増倍管１３に導入される。光電子増倍管
１３に入射したλ＝４４０ｎｍの光は光電子増倍管１３
で増幅され電気信号に変換されて制御ユニット１４に入
力される。制御ユニット１４に入力された電気信号は、
波長λ＝４４０ｎｍ（ＳｉＦ）の発光スペクトル強度に
対応するＤＣ信号である。
高周波電源７および９から上部電極５およびサセプタ３
への高周波電力の供給を開始してから、上部電極５とサ
セプタ３の間で発生したプラズマの発光または発光スペ
クトルは、光ファイバ１１を通過して分光器１２に導入
される。分光器１２では、プラズマの発光のうち特定の
選択波長の光、ここでは波長λ＝４４０ｎｍの光、だけ
が透過し光電子増倍管１３に導入される。光電子増倍管
１３に入射したλ＝４４０ｎｍの光は光電子増倍管１３
で増幅され電気信号に変換されて制御ユニット１４に入
力される。制御ユニット１４に入力された電気信号は、
波長λ＝４４０ｎｍ（ＳｉＦ）の発光スペクトル強度に
対応するＤＣ信号である。
【００３８】制御ユニット１４は、光電子増倍管１３か
ら入力した信号に基づいて所定の演算処理を行い、演算
結果を所定のエッチング終点判定条件と所定の時間毎に
比較する。例えば、制御ユニット１４は、λ＝４４０ｎ
ｍの発光スペクトル強度の波形が落ち込んだときを酸化
シリコン膜３０のエッチングが完了して開口した時間
（ジャスト時間）と判断し、更に１０％のオーバーエッ
チングを行う。すなわち、エッチング開始からジャスト
時間までの時間に対して更に１０％のエッチング時間が
経過した後、制御ユニット１４は、高周波電源７および
９に高周波電力供給停止のための信号を送り、高周波電
源７および９から上部電極５およびサセプタ３への高周
波電力の供給を停止する。
ら入力した信号に基づいて所定の演算処理を行い、演算
結果を所定のエッチング終点判定条件と所定の時間毎に
比較する。例えば、制御ユニット１４は、λ＝４４０ｎ
ｍの発光スペクトル強度の波形が落ち込んだときを酸化
シリコン膜３０のエッチングが完了して開口した時間
（ジャスト時間）と判断し、更に１０％のオーバーエッ
チングを行う。すなわち、エッチング開始からジャスト
時間までの時間に対して更に１０％のエッチング時間が
経過した後、制御ユニット１４は、高周波電源７および
９に高周波電力供給停止のための信号を送り、高周波電
源７および９から上部電極５およびサセプタ３への高周
波電力の供給を停止する。
【００３９】酸化シリコン膜３０のエッチング工程で
は、窒化シリコン膜２９がエッチングストッパ膜として
機能するので、前記オーバーエッチングを行っても問題
はない。
は、窒化シリコン膜２９がエッチングストッパ膜として
機能するので、前記オーバーエッチングを行っても問題
はない。
【００４０】なお、制御ユニット１４はモニタ画面を有
して、そのモニタ画面上にλ＝４４０ｎｍの発光スペク
トル強度の時間変化を表示することもできる。
して、そのモニタ画面上にλ＝４４０ｎｍの発光スペク
トル強度の時間変化を表示することもできる。
【００４１】次に、半導体基板２１を半導体製造装置１
から取り出し、図示しないアッシング装置などを用い
て、図５に示すように、フォトレジストパターン３２お
よび反射防止膜３１を除去する。このとき、ポリマー膜
３４も除去され得る。
から取り出し、図示しないアッシング装置などを用い
て、図５に示すように、フォトレジストパターン３２お
よび反射防止膜３１を除去する。このとき、ポリマー膜
３４も除去され得る。
【００４２】次に、半導体基板２１を、再度、半導体製
造装置１のチャンバ２内の静電チャック４上に配置し、
静電吸着させる。そして、図６に示されるように、酸化
シリコン膜３０をエッチングマスクとして用いて、窒化
シリコン膜２９をエッチングする。
造装置１のチャンバ２内の静電チャック４上に配置し、
静電吸着させる。そして、図６に示されるように、酸化
シリコン膜３０をエッチングマスクとして用いて、窒化
シリコン膜２９をエッチングする。
【００４３】この窒化シリコン膜２９のエッチング工程
は、チャンバ２内に導入するガス流量を例えばＣＨＦ3
／Ｏ2／Ａｒガス＝２０／２０／９００ｓｃｃｍ（ｃｍ3
／ｍｉｎ）とし、チャンバ２内の圧力を例えば６．６５
Ｐａとし、高周波電源７から上部電極５へ供給する高周
波電力を例えば９００Ｗとし、高周波電源９から下部電
極としてのサセプタ３へ供給する高周波電力を例えば１
９０Ｗとし、電極温度を例えば上部電極／下部電極＝６
０℃／２０℃とし、そして電極間隔を例えば２８ｍｍと
した条件で行うことができる。エッチング工程中、サセ
プタ３に設けられたガス経路から供給されるヘリウムガ
スの圧力および流量、または静電電圧の設定などによ
り、半導体基板２１は例えば１２０℃程度に維持され
る。
は、チャンバ２内に導入するガス流量を例えばＣＨＦ3
／Ｏ2／Ａｒガス＝２０／２０／９００ｓｃｃｍ（ｃｍ3
／ｍｉｎ）とし、チャンバ２内の圧力を例えば６．６５
Ｐａとし、高周波電源７から上部電極５へ供給する高周
波電力を例えば９００Ｗとし、高周波電源９から下部電
極としてのサセプタ３へ供給する高周波電力を例えば１
９０Ｗとし、電極温度を例えば上部電極／下部電極＝６
０℃／２０℃とし、そして電極間隔を例えば２８ｍｍと
した条件で行うことができる。エッチング工程中、サセ
プタ３に設けられたガス経路から供給されるヘリウムガ
スの圧力および流量、または静電電圧の設定などによ
り、半導体基板２１は例えば１２０℃程度に維持され
る。
【００４４】本実施の形態では、窒化シリコン膜２９の
エッチング工程でも、エッチングモニタ法として、プラ
ズマの発光スペクトルを調べる分光分析法（発光分析
法）を用い、エッチングの終点を判定する。窒化シリコ
ン膜２９のエッチング工程では、窒化シリコン膜２９の
構成成分（例えば窒素）とエッチャントとの反応生成物
に起因した特定の発光スペクトル、例えばＣＮ（窒素と
炭素の反応物）の波長λ＝３８７．２ｎｍの発光スペク
トル、を観測またはモニタする。
エッチング工程でも、エッチングモニタ法として、プラ
ズマの発光スペクトルを調べる分光分析法（発光分析
法）を用い、エッチングの終点を判定する。窒化シリコ
ン膜２９のエッチング工程では、窒化シリコン膜２９の
構成成分（例えば窒素）とエッチャントとの反応生成物
に起因した特定の発光スペクトル、例えばＣＮ（窒素と
炭素の反応物）の波長λ＝３８７．２ｎｍの発光スペク
トル、を観測またはモニタする。
【００４５】前述の酸化シリコン膜３０のエッチング工
程と同様、窒化シリコン膜２９のエッチング工程では、
エッチング処理を開始してから（すなわち上部電極およ
び下部電極への高周波電力の供給を開始してから）、上
部電極５とサセプタ３の間で発生したプラズマの発光ま
たは発光スペクトルは、光ファイバ１１を通過して分光
器１２に導入される。分光器１２では、プラズマの発光
のうち特定の選択波長の光、ここでは波長λ＝３８７．
２ｎｍの光、だけが透過し光電子増倍管１３に導入され
る。光電子増倍管１３に入射したλ＝３８７．２ｎｍの
光は光電子増倍管１３で増幅され電気信号に変換されて
制御ユニット１４に入力される。従って、制御ユニット
１４に入力される電気信号は、波長λ＝３８７．２ｎｍ
（ＣＮ）の発光スペクトル強度に対応するＤＣ信号であ
る。
程と同様、窒化シリコン膜２９のエッチング工程では、
エッチング処理を開始してから（すなわち上部電極およ
び下部電極への高周波電力の供給を開始してから）、上
部電極５とサセプタ３の間で発生したプラズマの発光ま
たは発光スペクトルは、光ファイバ１１を通過して分光
器１２に導入される。分光器１２では、プラズマの発光
のうち特定の選択波長の光、ここでは波長λ＝３８７．
２ｎｍの光、だけが透過し光電子増倍管１３に導入され
る。光電子増倍管１３に入射したλ＝３８７．２ｎｍの
光は光電子増倍管１３で増幅され電気信号に変換されて
制御ユニット１４に入力される。従って、制御ユニット
１４に入力される電気信号は、波長λ＝３８７．２ｎｍ
（ＣＮ）の発光スペクトル強度に対応するＤＣ信号であ
る。
【００４６】図７は、窒化シリコン膜２９のエッチング
工程中に、制御ユニット１４に入力されたλ＝３８７．
２ｎｍの発光スペクトル強度の時間変化を示すグラフで
ある。グラフの縦軸はλ＝３８７．２ｎｍの発光スペク
トル強度（Intensity）に対応し、横軸は高周波電源７
および９から上部電極５およびサセプタ３へ高周波電力
の供給を開始してからの経過時間（Time）に対応する。
工程中に、制御ユニット１４に入力されたλ＝３８７．
２ｎｍの発光スペクトル強度の時間変化を示すグラフで
ある。グラフの縦軸はλ＝３８７．２ｎｍの発光スペク
トル強度（Intensity）に対応し、横軸は高周波電源７
および９から上部電極５およびサセプタ３へ高周波電力
の供給を開始してからの経過時間（Time）に対応する。
【００４７】窒化シリコン膜２９のエッチングの途中で
は、窒化シリコンがエッチングされる割合はほぼ同じな
ので、図７に示されるように、λ＝３８７．２ｎｍの発
光スペクトル強度はほぼ一定の値を維持している。しか
しながら、図７に示される時間ｔ1において、窒化シリ
コン膜２９が開口され始めると、λ＝３８７．２ｎｍの
発光スペクトル強度が急速に減少する。半導体基板また
はウエハにおいて、窒化シリコン膜２９の厚みやエッチ
ングレートの面内ばらつきがあるため、開口開始時間ｔ
1においては、まだ全てのコンタクトホール３３は開口
していない。λ＝３８７．２ｎｍの発光スペクトル強度
が落ちきった瞬間に対応する図７の終点時間ｔ2で、全
てのコンタクトホール３３の底部で窒化シリコン膜２９
が完全に開口される。このλ＝３８７．２ｎｍの発光ス
ペクトル強度が落ち込んだ時間ｔ 2を窒化シリコン膜２
９のエッチングが終了または完了したジャスト時間と
し、オーバーエッチングを行うことなくエッチングを終
了する（エッチング時間は例えば約２２秒であった）。
は、窒化シリコンがエッチングされる割合はほぼ同じな
ので、図７に示されるように、λ＝３８７．２ｎｍの発
光スペクトル強度はほぼ一定の値を維持している。しか
しながら、図７に示される時間ｔ1において、窒化シリ
コン膜２９が開口され始めると、λ＝３８７．２ｎｍの
発光スペクトル強度が急速に減少する。半導体基板また
はウエハにおいて、窒化シリコン膜２９の厚みやエッチ
ングレートの面内ばらつきがあるため、開口開始時間ｔ
1においては、まだ全てのコンタクトホール３３は開口
していない。λ＝３８７．２ｎｍの発光スペクトル強度
が落ちきった瞬間に対応する図７の終点時間ｔ2で、全
てのコンタクトホール３３の底部で窒化シリコン膜２９
が完全に開口される。このλ＝３８７．２ｎｍの発光ス
ペクトル強度が落ち込んだ時間ｔ 2を窒化シリコン膜２
９のエッチングが終了または完了したジャスト時間と
し、オーバーエッチングを行うことなくエッチングを終
了する（エッチング時間は例えば約２２秒であった）。
【００４８】すなわち、制御ユニット１４は、光電子増
倍管１３から入力された電気信号に基づき、λ＝３８
７．２ｎｍの発光スペクトル強度の波形についてin-sit
uで種々の演算処理を行い、所定の終点判定条件と所定
の時間毎に比較する。演算処理結果が終点判定条件を満
たした（すなわち終点時間ｔ2と判定された）時点で、
制御ユニット１４は高周波電源７および９に高周波電力
供給停止のための信号を送り、高周波電源７および９か
ら上部電極５およびサセプタ（下部電極）３への高周波
電力の供給を停止する。これにより、窒化シリコン膜２
９のエッチング工程が終了する。
倍管１３から入力された電気信号に基づき、λ＝３８
７．２ｎｍの発光スペクトル強度の波形についてin-sit
uで種々の演算処理を行い、所定の終点判定条件と所定
の時間毎に比較する。演算処理結果が終点判定条件を満
たした（すなわち終点時間ｔ2と判定された）時点で、
制御ユニット１４は高周波電源７および９に高周波電力
供給停止のための信号を送り、高周波電源７および９か
ら上部電極５およびサセプタ（下部電極）３への高周波
電力の供給を停止する。これにより、窒化シリコン膜２
９のエッチング工程が終了する。
【００４９】なお、制御ユニット１４はモニタ画面を有
して、そのモニタ画面上にλ＝３８７．２ｎｍの発光ス
ペクトル強度の時間変化、すなわち図７のグラフを表示
することもできる。
して、そのモニタ画面上にλ＝３８７．２ｎｍの発光ス
ペクトル強度の時間変化、すなわち図７のグラフを表示
することもできる。
【００５０】窒化シリコン膜２９のエッチングにより、
コンタクトホール３３が完成するが、このエッチング工
程ではオーバーエッチングを行わなかったので、コンタ
クトホール３３の底部では、薄い酸化シリコン膜２７が
残存し、露出する。コンタクトホール３３の底部で半導
体基板領域が露出しないので、コンタクトホール３３形
成のためのエッチング工程で、半導体基板領域がダメー
ジを受けることがない。
コンタクトホール３３が完成するが、このエッチング工
程ではオーバーエッチングを行わなかったので、コンタ
クトホール３３の底部では、薄い酸化シリコン膜２７が
残存し、露出する。コンタクトホール３３の底部で半導
体基板領域が露出しないので、コンタクトホール３３形
成のためのエッチング工程で、半導体基板領域がダメー
ジを受けることがない。
【００５１】それから、洗浄処理などにより、コンタク
トホール３３の底部の酸化シリコン膜２７を除去した
後、図８に示されるように、ドープトポリシリコン（Do
ped−Polysilicon）膜をＣＶＤ法などによって半導体基
板２１上にコンタクトホール３３を埋めるように形成
し、ＣＭＰ法などによってドープトポリシリコン膜を研
磨することにより、コンタクトホール３３を埋めるプラ
グ３５を形成する。そして、半導体基板２１に対して熱
処理を施すことにより、プラグ３５中の不純物を半導体
基板２１中に拡散させ、ｎ+型半導体領域３６を形成す
る。これにより、メモリセル選択ＭＩＳＦＥＴ（Metal
Insulator Semiconductor Field Effect Transistor）
３７が完成する。
トホール３３の底部の酸化シリコン膜２７を除去した
後、図８に示されるように、ドープトポリシリコン（Do
ped−Polysilicon）膜をＣＶＤ法などによって半導体基
板２１上にコンタクトホール３３を埋めるように形成
し、ＣＭＰ法などによってドープトポリシリコン膜を研
磨することにより、コンタクトホール３３を埋めるプラ
グ３５を形成する。そして、半導体基板２１に対して熱
処理を施すことにより、プラグ３５中の不純物を半導体
基板２１中に拡散させ、ｎ+型半導体領域３６を形成す
る。これにより、メモリセル選択ＭＩＳＦＥＴ（Metal
Insulator Semiconductor Field Effect Transistor）
３７が完成する。
【００５２】その後、プラグ３５が埋め込まれた酸化シ
リコン膜３０上に、種々の絶縁膜、導電体膜およびプラ
グなどが形成されてＤＲＡＭのメモリセルが完成する
が、ここではその説明は省略する。
リコン膜３０上に、種々の絶縁膜、導電体膜およびプラ
グなどが形成されてＤＲＡＭのメモリセルが完成する
が、ここではその説明は省略する。
【００５３】図９は、本実施の形態とは異なり、酸化シ
リコン膜３０のエッチング工程と窒化シリコン膜２９の
エッチング工程の間にフォトレジストパターン３２およ
び反射防止膜３１の除去を行わなかった場合に、窒化シ
リコン膜２９のエッチング中に制御ユニット１４に入力
されたλ＝３８７．２ｎｍ（ＣＮ）の発光スペクトル強
度の時間変化を示す比較例のグラフである。
リコン膜３０のエッチング工程と窒化シリコン膜２９の
エッチング工程の間にフォトレジストパターン３２およ
び反射防止膜３１の除去を行わなかった場合に、窒化シ
リコン膜２９のエッチング中に制御ユニット１４に入力
されたλ＝３８７．２ｎｍ（ＣＮ）の発光スペクトル強
度の時間変化を示す比較例のグラフである。
【００５４】λ＝３８７．２ｎｍ（ＣＮ）の発光スペク
トルを示すＣＮは、窒化シリコン膜２９中に含まれる窒
素とエッチャントガスとの反応生成物であるとともに、
反射防止膜３１の材料中に多量に含まれる窒素とエッチ
ャントガスとの反応生成物でもある。このため、図９の
比較例では、窒化シリコン膜２９のエッチング中、時間
ｔ3において、フォトレジストパターン３２が除去され
て反射防止膜３１が露出することによりλ＝３８７．２
ｎｍ（ＣＮ）の発光スペクトル強度が増加する。更に、
反射防止膜３１がエッチングされて完全に除去されるこ
とや窒化シリコン膜２９が開口することにより、時間ｔ
4以降でλ＝３８７．２ｎｍの発光スペクトル強度が減
少する。反射防止膜３１に起因したλ＝３８７．２ｎｍ
の発光スペクトルの強度変化が大きいので、窒化シリコ
ン膜２９の開口に起因したλ＝３８７．２ｎｍの発光ス
ペクトルの強度変化を把握することは困難であり、窒化
シリコン膜２９のエッチング終点時間ｔ5が不明瞭とな
る。従って、図９の比較例では、窒化シリコン膜２９の
エッチングが終了した時間（ジャスト時間）を安定して
判定することはできない。
トルを示すＣＮは、窒化シリコン膜２９中に含まれる窒
素とエッチャントガスとの反応生成物であるとともに、
反射防止膜３１の材料中に多量に含まれる窒素とエッチ
ャントガスとの反応生成物でもある。このため、図９の
比較例では、窒化シリコン膜２９のエッチング中、時間
ｔ3において、フォトレジストパターン３２が除去され
て反射防止膜３１が露出することによりλ＝３８７．２
ｎｍ（ＣＮ）の発光スペクトル強度が増加する。更に、
反射防止膜３１がエッチングされて完全に除去されるこ
とや窒化シリコン膜２９が開口することにより、時間ｔ
4以降でλ＝３８７．２ｎｍの発光スペクトル強度が減
少する。反射防止膜３１に起因したλ＝３８７．２ｎｍ
の発光スペクトルの強度変化が大きいので、窒化シリコ
ン膜２９の開口に起因したλ＝３８７．２ｎｍの発光ス
ペクトルの強度変化を把握することは困難であり、窒化
シリコン膜２９のエッチング終点時間ｔ5が不明瞭とな
る。従って、図９の比較例では、窒化シリコン膜２９の
エッチングが終了した時間（ジャスト時間）を安定して
判定することはできない。
【００５５】本実施の形態では、酸化シリコン膜３０の
エッチング工程の後にフォトレジストパターン３２およ
び反射防止膜３１の除去を行い、それから窒化シリコン
膜２９のエッチング工程を行う。このため、窒化シリコ
ン膜２９のエッチング工程中に、フォトレジストパター
ン３２および反射防止膜３１がエッチングされることは
なく、反射防止膜３１中の窒素とエッチャントガスとに
よる反応生成物が生成されることもない。従って、窒化
シリコン膜２９中の窒素とエッチャントガスの反応生成
物（例えばＣＮ）に起因する発光スペクトル（λ＝３８
７．２ｎｍ）の強度変化をモニタすることで、窒化シリ
コン膜２９のエッチング状態を正確に判定することがで
きる。窒化シリコン膜２９のエッチング終点を安定して
判定することも可能になる。
エッチング工程の後にフォトレジストパターン３２およ
び反射防止膜３１の除去を行い、それから窒化シリコン
膜２９のエッチング工程を行う。このため、窒化シリコ
ン膜２９のエッチング工程中に、フォトレジストパター
ン３２および反射防止膜３１がエッチングされることは
なく、反射防止膜３１中の窒素とエッチャントガスとに
よる反応生成物が生成されることもない。従って、窒化
シリコン膜２９中の窒素とエッチャントガスの反応生成
物（例えばＣＮ）に起因する発光スペクトル（λ＝３８
７．２ｎｍ）の強度変化をモニタすることで、窒化シリ
コン膜２９のエッチング状態を正確に判定することがで
きる。窒化シリコン膜２９のエッチング終点を安定して
判定することも可能になる。
【００５６】また、半導体基板内または半導体基板間で
の窒化シリコン膜２９の厚みのばらつきや、エッチング
装置の経時変化によるエッチングレートの変動が存在し
ても、半導体基板毎に窒化シリコン膜２９のエッチング
終点を正確に判定することができる。このため、窒化シ
リコン膜２９の開口と適切なオーバーエッチング量の両
立が可能となる。
の窒化シリコン膜２９の厚みのばらつきや、エッチング
装置の経時変化によるエッチングレートの変動が存在し
ても、半導体基板毎に窒化シリコン膜２９のエッチング
終点を正確に判定することができる。このため、窒化シ
リコン膜２９の開口と適切なオーバーエッチング量の両
立が可能となる。
【００５７】また、窒化シリコン膜２９のエッチングを
所望の段階で終了することができる。例えば、窒化シリ
コン膜２９が完全に開口しかつ窒化シリコン膜２９の下
の薄い酸化シリコン膜２７が残存した状態で窒化シリコ
ン膜２９のエッチングを終了することが可能になる。こ
れにより、半導体基板領域へのダメージを低減できる。
所望の段階で終了することができる。例えば、窒化シリ
コン膜２９が完全に開口しかつ窒化シリコン膜２９の下
の薄い酸化シリコン膜２７が残存した状態で窒化シリコ
ン膜２９のエッチングを終了することが可能になる。こ
れにより、半導体基板領域へのダメージを低減できる。
【００５８】また、ＳＡＣプロセス中の窒化シリコン膜
のエッチング工程において、窒化シリコン膜のオーバー
エッチング量をロット内およびロット間で安定して制御
することが可能になる。また、オーバーエッチング量を
低減することもできる。このため、半導体基板領域への
ダメージを低減でき、ＤＲＡＭのリフレッシュ時間を長
くすることも可能になる。例えばＤＲＡＭのリフレッシ
ュ時間を約１００ｍｓ改善することができる。
のエッチング工程において、窒化シリコン膜のオーバー
エッチング量をロット内およびロット間で安定して制御
することが可能になる。また、オーバーエッチング量を
低減することもできる。このため、半導体基板領域への
ダメージを低減でき、ＤＲＡＭのリフレッシュ時間を長
くすることも可能になる。例えばＤＲＡＭのリフレッシ
ュ時間を約１００ｍｓ改善することができる。
【００５９】更に、これらの効果から、半導体装置の製
造歩留まりが向上し、製造コストを低減できる。
造歩留まりが向上し、製造コストを低減できる。
【００６０】以上、本発明者によってなされた発明をそ
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることは言うまでもな
い。
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることは言うまでもな
い。
【００６１】前記実施の形態では、ＤＲＡＭのメモリセ
ルについて説明したが、本発明は、これに限定されるも
のではなく、窒化物膜をエッチングして開口を形成した
種々の半導体装置に適用することができる。
ルについて説明したが、本発明は、これに限定されるも
のではなく、窒化物膜をエッチングして開口を形成した
種々の半導体装置に適用することができる。
【００６２】また、前記実施の形態では、窒化シリコン
膜をエッチングしてコンタクトホールを形成する場合に
ついて説明したが、窒化シリコン膜をエッチングしてビ
アホールまたはスルーホールのような開口を形成する場
合にも適用することができる。あるいは、窒化シリコン
以外にも、窒素を含有する材料からなる膜をエッチング
して開口を形成する場合にも適用することができる。
膜をエッチングしてコンタクトホールを形成する場合に
ついて説明したが、窒化シリコン膜をエッチングしてビ
アホールまたはスルーホールのような開口を形成する場
合にも適用することができる。あるいは、窒化シリコン
以外にも、窒素を含有する材料からなる膜をエッチング
して開口を形成する場合にも適用することができる。
【００６３】また、前記実施の形態では、エッチングモ
ニタ法として分光分析法（発光分析法）を用いたが、エ
ッチングされる膜の構成成分とエッチャントとの反応生
成物を観測またはモニタする手法であれば、他のエッチ
ングモニタ法、例えば質量分析法などを用いることもで
きる。
ニタ法として分光分析法（発光分析法）を用いたが、エ
ッチングされる膜の構成成分とエッチャントとの反応生
成物を観測またはモニタする手法であれば、他のエッチ
ングモニタ法、例えば質量分析法などを用いることもで
きる。
【００６４】また、前記実施の形態では、窒化シリコン
膜２９が完全に開口しかつコンタクトホール３３の底部
で薄い酸化シリコン膜２７が残存した状態で窒化シリコ
ン膜２９のエッチングを終了したが、所望の時間オーバ
ーエッチングを行ってもよく、酸化シリコン膜２７も除
去し、半導体基板領域が露出した段階で窒化シリコン膜
２９のエッチングを終了することもできる。
膜２９が完全に開口しかつコンタクトホール３３の底部
で薄い酸化シリコン膜２７が残存した状態で窒化シリコ
ン膜２９のエッチングを終了したが、所望の時間オーバ
ーエッチングを行ってもよく、酸化シリコン膜２７も除
去し、半導体基板領域が露出した段階で窒化シリコン膜
２９のエッチングを終了することもできる。
【００６５】また、前記実施の形態では、図７のよう
に、λ＝３８７．２ｎｍの発光スペクトル強度が落ちき
った瞬間ｔ2を窒化シリコン膜２９のエッチングが終了
または完了したジャスト時間として判定したが、窒化シ
リコン膜２９のエッチングが終了するジャスト時間の位
置は、設定により図７の任意の位置に変更可能である。
に、λ＝３８７．２ｎｍの発光スペクトル強度が落ちき
った瞬間ｔ2を窒化シリコン膜２９のエッチングが終了
または完了したジャスト時間として判定したが、窒化シ
リコン膜２９のエッチングが終了するジャスト時間の位
置は、設定により図７の任意の位置に変更可能である。
【００６６】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
【００６７】窒化シリコン膜のエッチング終点を正確に
検出することができる。
検出することができる。
【００６８】コンタクトホール形成工程における半導体
基板領域のダメージを低減することができる。
基板領域のダメージを低減することができる。
【図１】本発明の一実施の形態である半導体装置の製造
工程に用いられる半導体製造装置の概念的な構造を示す
説明図である。
工程に用いられる半導体製造装置の概念的な構造を示す
説明図である。
【図２】本発明の一実施の形態である半導体装置の製造
工程中の要部断面図である。
工程中の要部断面図である。
【図３】図２に続く半導体装置の製造工程中の要部断面
図である。
図である。
【図４】図３に続く半導体装置の製造工程中の要部断面
図である。
図である。
【図５】図４に続く半導体装置の製造工程中の要部断面
図である。
図である。
【図６】図５に続く半導体装置の製造工程中の要部断面
図である。
図である。
【図７】エッチング工程中のλ＝３８７．２ｎｍの発光
スペクトル強度の時間変化を示すグラフである。
スペクトル強度の時間変化を示すグラフである。
【図８】図６に続く半導体装置の製造工程中の要部断面
図である。
図である。
【図９】エッチング工程中のλ＝３８７．２ｎｍの発光
スペクトル強度の時間変化を示す比較例のグラフであ
る。
スペクトル強度の時間変化を示す比較例のグラフであ
る。
１ 半導体製造装置
２ チャンバ
３ サセプタ
４ 静電チャック
５ 上部電極
５ａ 電極板
５ｂ 電極支持体
６ ハイパスフィルタ
７ 高周波電源
８ ローパスフィルタ
９ 高周波電源
１０ 圧力センサ
１１ 光ファイバ
１２ 分光器
１３ 光電子増倍管
１４ 制御ユニット
１５ ガス導入口
１６ ガス排気口
２１ 半導体基板
２１ａ 半導体基板
２２ 素子分離領域
２３ ｐ型ウエル
２４ ゲート絶縁膜
２５ ゲート電極
２５ａ 多結晶シリコン膜
２５ｂ 窒化タングステン膜
２５ｃ タングステン膜
２６ 窒化シリコン膜
２７ 酸化シリコン膜
２８ ｎ型半導体領域
２９ 窒化シリコン膜
３０ 酸化シリコン膜
３１ 反射防止膜
３１ａ 開口
３２ フォトレジストパターン
３２ａ 開口
３３ コンタクトホール
３４ ポリマー膜
３５ プラグ
３６ ｎ+型半導体領域
３７ ＭＩＳＦＥＴ
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 21/302 ３０１Ｎ
(72)発明者 塩屋 雅弘
東京都小平市上水本町５丁目22番１号 株
式会社日立超エル・エス・アイ・システム
ズ内
Ｆターム(参考） 4M104 AA01 BB01 BB40 CC01 CC05
DD08 DD16 DD17 DD23 DD37
DD43 DD71 DD72 DD75 DD78
DD86 DD91 DD92 EE05 EE09
EE16 EE17 FF18 GG08 GG16
HH15
5F004 BA04 CB02 CB15 DA00 DA16
DA23 DA26 DB03 DB07 EA06
EA13 EA22 EA23 EA28 EB01
EB03
5F033 HH04 HH19 HH34 JJ04 KK01
LL01 MM05 MM08 MM13 PP06
PP15 QQ08 QQ09 QQ10 QQ11
QQ12 QQ25 QQ28 QQ37 QQ48
QQ58 QQ65 QQ73 QQ76 QQ80
QQ89 QQ94 RR04 RR06 SS13
SS15 TT02 TT08 VV16 XX01
XX09 XX34
5F083 AD00 GA27 JA19 JA39 JA40
MA06 MA19 NA01 PR03 PR06
PR29
Claims (5)
- 【請求項１】 半導体基板を準備する工程、 前記半導体基板上に第１の膜を形成する工程、 前記第１の膜上に第２の膜を形成する工程、 前記第２の膜上にマスクパターンを形成する工程、 前記マスクパターンをエッチングマスクとして用いて、
前記第２の膜をエッチングする工程、 前記マスクパターンを除去する工程、および、 前記第１の膜の構成成分とエッチャントガスとの反応生
成物をモニタしながら、前記第２の膜をエッチングマス
クとして用いて前記第１の膜をエッチングする工程、 を有することを特徴とする半導体装置の製造方法。 - 【請求項２】 半導体基板を準備する工程、 前記半導体基板上に、窒素を含有する材料を含む第１の
膜を形成する工程、 前記第１の膜上に第２の膜を形成する工程、 前記第２の膜上に、窒素を含有する材料を含むマスクパ
ターンを形成する工程、 前記マスクパターンをエッチングマスクとして用いて、
前記第２の膜をエッチングする工程、 前記マスクパターンを除去する工程、および、 前記第１の膜の材料に含まれる窒素とエッチャントガス
との反応生成物をモニタしながら、前記第２の膜をエッ
チングマスクとして用いて前記第１の膜をエッチングす
る工程、 を有することを特徴とする半導体装置の製造方法。 - 【請求項３】 半導体基板を準備する工程、 前記半導体基板上に、窒素を含有する材料を含む第１の
膜を形成する工程、 前記第１の膜上に第２の膜を形成する工程、 前記第２の膜上に、窒素を含有する材料を含む反射防止
膜を形成する工程、 前記反射防止膜上にフォトレジストパターンを形成する
工程、 前記フォトレジストパターンをエッチングマスクとして
用いて、前記反射防止膜をエッチングする工程、 前記フォトレジストパターンをエッチングマスクとして
用いて、前記第２の膜をエッチングする工程、 前記フォトレジストパターンと前記反射防止膜とを除去
する工程、および、 前記第１の膜の材料に含まれる窒素とエッチャントガス
との反応生成物をモニタしながら、前記第２の膜をエッ
チングマスクとして用いて前記第１の膜をエッチングす
る工程、 を有することを特徴とする半導体装置の製造方法。 - 【請求項４】 半導体基板を準備する工程、 前記半導体基板上に、窒素を含有する材料を含む第１の
膜を形成する工程、 前記第１の膜上に第２の膜を形成する工程、 前記第２の膜上に、窒素を含有する材料を含む反射防止
膜を形成する工程、 前記反射防止膜上にフォトレジストパターンを形成する
工程、 前記フォトレジストパターンをエッチングマスクとして
用いて、前記反射防止膜をエッチングする工程、 前記フォトレジストパターンをエッチングマスクとして
用いて、前記第２の膜をエッチングする工程、 前記フォトレジストパターンと前記反射防止膜とを除去
する工程、および、 前記第１の膜の材料に含まれる窒素とエッチャントガス
との反応生成物に起因した発光スペクトルをモニタしな
がら、前記第２の膜をエッチングマスクとして用いて前
記第１の膜をプラズマエッチングによりエッチングする
工程、 を有することを特徴とする半導体装置の製造方法。 - 【請求項５】 半導体基板を準備する工程、 前記半導体基板上に窒化シリコン膜を形成する工程、 前記窒化シリコン膜上に酸化シリコン膜を形成する工
程、 前記酸化シリコン膜上に、窒素を含有する材料を含む反
射防止膜を形成する工程、 前記反射防止膜上にフォトレジストパターンを形成する
工程、 前記フォトレジストパターンをエッチングマスクとして
用いて、前記反射防止膜をエッチングする工程、 前記フォトレジストパターンをエッチングマスクとして
用いて、前記酸化シリコン膜をエッチングする工程、 前記フォトレジストパターンと前記反射防止膜とを除去
する工程、および、 前記窒化シリコン膜に含まれる窒素とエッチャントガス
との反応生成物に起因した発光スペクトルをモニタしな
がら、前記酸化シリコン膜をエッチングマスクとして用
いて前記窒化シリコン膜をプラズマエッチングによりエ
ッチングする工程、 を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002151302A JP2003347279A (ja) | 2002-05-24 | 2002-05-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002151302A JP2003347279A (ja) | 2002-05-24 | 2002-05-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003347279A true JP2003347279A (ja) | 2003-12-05 |
| JP2003347279A5 JP2003347279A5 (ja) | 2005-09-29 |
Family
ID=29768934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002151302A Pending JP2003347279A (ja) | 2002-05-24 | 2002-05-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003347279A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006313833A (ja) * | 2005-05-09 | 2006-11-16 | Seiko Epson Corp | 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス |
| JP2009503852A (ja) * | 2005-07-29 | 2009-01-29 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ドライエッチプロセスを使用してアンダーバンプメタル層を効率的にパターニングする技術 |
| JP2009506531A (ja) * | 2005-08-23 | 2009-02-12 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 磁気デバイスおよびその形成方法 |
| JP2009064935A (ja) * | 2007-09-06 | 2009-03-26 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
| JPWO2007142172A1 (ja) * | 2006-06-09 | 2009-10-22 | 日本電気株式会社 | 多層配線製造方法と多層配線構造と多層配線製造装置 |
| JP2009295859A (ja) * | 2008-06-06 | 2009-12-17 | Oki Semiconductor Co Ltd | 半導体装置および半導体装置の製造方法 |
| WO2011158319A1 (ja) * | 2010-06-14 | 2011-12-22 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| WO2018220973A1 (ja) * | 2017-05-30 | 2018-12-06 | 東京エレクトロン株式会社 | エッチング方法 |
| JP2018207088A (ja) * | 2017-05-30 | 2018-12-27 | 東京エレクトロン株式会社 | エッチング方法 |
-
2002
- 2002-05-24 JP JP2002151302A patent/JP2003347279A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006313833A (ja) * | 2005-05-09 | 2006-11-16 | Seiko Epson Corp | 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス |
| JP2009503852A (ja) * | 2005-07-29 | 2009-01-29 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ドライエッチプロセスを使用してアンダーバンプメタル層を効率的にパターニングする技術 |
| JP4939537B2 (ja) * | 2005-08-23 | 2012-05-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 磁気デバイスおよびその形成方法 |
| JP2009506531A (ja) * | 2005-08-23 | 2009-02-12 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 磁気デバイスおよびその形成方法 |
| JPWO2007142172A1 (ja) * | 2006-06-09 | 2009-10-22 | 日本電気株式会社 | 多層配線製造方法と多層配線構造と多層配線製造装置 |
| JP2009064935A (ja) * | 2007-09-06 | 2009-03-26 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
| JP2009295859A (ja) * | 2008-06-06 | 2009-12-17 | Oki Semiconductor Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP5684254B2 (ja) * | 2010-06-14 | 2015-03-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| WO2011158319A1 (ja) * | 2010-06-14 | 2011-12-22 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US9030014B2 (en) | 2010-06-14 | 2015-05-12 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US9337016B2 (en) | 2010-06-14 | 2016-05-10 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US10049984B2 (en) | 2010-06-14 | 2018-08-14 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US10418328B2 (en) | 2010-06-14 | 2019-09-17 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US11515257B2 (en) | 2010-06-14 | 2022-11-29 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| WO2018220973A1 (ja) * | 2017-05-30 | 2018-12-06 | 東京エレクトロン株式会社 | エッチング方法 |
| JP2018207088A (ja) * | 2017-05-30 | 2018-12-27 | 東京エレクトロン株式会社 | エッチング方法 |
| US11127597B2 (en) | 2017-05-30 | 2021-09-21 | Tokyo Electron Limited | Etching method |
| JP7109165B2 (ja) | 2017-05-30 | 2022-07-29 | 東京エレクトロン株式会社 | エッチング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10186428B2 (en) | Removal methods for high aspect ratio structures | |
| KR100465947B1 (ko) | 불화 가스 및 산소를 함유한 가스 혼합물을 사용하는텅스텐의 플라즈마 공정 | |
| US6506674B2 (en) | Method of manufacturing a semiconductor integrated circuit device | |
| US6322714B1 (en) | Process for etching silicon-containing material on substrates | |
| US7148151B2 (en) | Dry etching method, fabrication method for semiconductor device, and dry etching apparatus | |
| US7732340B2 (en) | Method for adjusting a critical dimension in a high aspect ratio feature | |
| US20120208369A1 (en) | Method of Etching Features in Silicon Nitride Films | |
| US20050118353A1 (en) | Method and system for etching a high-k dielectric material | |
| US20040185664A1 (en) | Method of and apparatus for manufacturing a semiconductor device using a polysilicon hard mask | |
| US11335565B2 (en) | Systems and methods to form airgaps | |
| JP2009267432A (ja) | 半導体集積回路装置の製造方法 | |
| US6372634B1 (en) | Plasma etch chemistry and method of improving etch control | |
| JP2003347279A (ja) | 半導体装置の製造方法 | |
| US5632855A (en) | Thermal oxide etch technique | |
| US20010001729A1 (en) | Method of plasma etching doped polysilicon layers with uniform etch rates | |
| US10755941B2 (en) | Self-limiting selective etching systems and methods | |
| JP3644013B2 (ja) | 半導体装置の製造方法 | |
| JP4308018B2 (ja) | エッチング方法 | |
| US6344422B1 (en) | Method of depositing a BSG layer | |
| JPH04309221A (ja) | 半導体装置の製造方法 | |
| JP2004079609A (ja) | 半導体装置の製造方法 | |
| KR20050065740A (ko) | 반도체 소자의 트렌치 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050421 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070626 |