JP2009506531A - 磁気デバイスおよびその形成方法 - Google Patents
磁気デバイスおよびその形成方法 Download PDFInfo
- Publication number
- JP2009506531A JP2009506531A JP2008527902A JP2008527902A JP2009506531A JP 2009506531 A JP2009506531 A JP 2009506531A JP 2008527902 A JP2008527902 A JP 2008527902A JP 2008527902 A JP2008527902 A JP 2008527902A JP 2009506531 A JP2009506531 A JP 2009506531A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- lower layer
- dielectric layer
- etching
- tunnel junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 239000000463 material Substances 0.000 claims abstract description 54
- 238000005530 etching Methods 0.000 claims abstract description 47
- 230000000149 penetrating effect Effects 0.000 claims abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 125000006850 spacer group Chemical group 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000003672 processing method Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims 2
- 239000010410 layer Substances 0.000 description 144
- 229910052751 metal Inorganic materials 0.000 description 74
- 239000002184 metal Substances 0.000 description 74
- 230000015654 memory Effects 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 10
- XFXPMWWXUTWYJX-UHFFFAOYSA-N Cyanide Chemical compound N#[C-] XFXPMWWXUTWYJX-UHFFFAOYSA-N 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 238000000635 electron micrograph Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000005415 magnetization Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000295 emission spectrum Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000012421 spiking Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012634 optical imaging Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Drying Of Semiconductors (AREA)
- Hall/Mr Elements (AREA)
- Magnetic Heads (AREA)
- Thin Magnetic Films (AREA)
Abstract
【課題】磁気デバイスを形成する技術を提供する。
【解決手段】一態様では、磁気デバイスに対して自己整合されるビア・ホールを形成する方法が、以下のステップを含む。磁気デバイスの少なくとも一部分の上に誘電体層が形成される。誘電体層は、磁気デバイスに最も近接して、第１材料を含む下層を有し、下層に対して、磁気デバイスとは反対側の面に、第２材料を含む上層を有するように構成されている。第１材料と第２材料とは異なるものである。第１エッチング段階では、第１エッチャントを使用して、上層から開始し上層を貫通して誘電体層をエッチングする。第２エッチング段階では、下層のエッチングに対して選択的な第２エッチャントを使用して、下層を貫通して誘電体層をエッチングする。
【選択図】図３
【解決手段】一態様では、磁気デバイスに対して自己整合されるビア・ホールを形成する方法が、以下のステップを含む。磁気デバイスの少なくとも一部分の上に誘電体層が形成される。誘電体層は、磁気デバイスに最も近接して、第１材料を含む下層を有し、下層に対して、磁気デバイスとは反対側の面に、第２材料を含む上層を有するように構成されている。第１材料と第２材料とは異なるものである。第１エッチング段階では、第１エッチャントを使用して、上層から開始し上層を貫通して誘電体層をエッチングする。第２エッチング段階では、下層のエッチングに対して選択的な第２エッチャントを使用して、下層を貫通して誘電体層をエッチングする。
【選択図】図３
Description
本発明は、磁気デバイスに関し、特に、改良型の磁気デバイス構成およびその形成方法に関する。
磁気ランダム・アクセス・メモリ（ＭＲＡＭ：ｍａｇｎｅｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）デバイスなどの磁気メモリ・デバイスは、磁気メモリ・セルを使用して情報をストア（格納）している。情報は、磁気メモリ・セルにおける固定層（ＰＬ：ｐｉｎｎｅｄ ｌａｙｅｒ）の磁化の向きに照らした磁気メモリ・セルにおける自由層（ＦＬ：ｆｒｅｅ ｌａｙｅｒ）の磁化の向きとして、磁気メモリ・セル中に格納される。ＦＬの磁化は、ＰＬに対して平行または反平行に方向づけられるとよく、それにより論理「０」または「１」のいずれかを表している。メモリ・セルの一種である磁気トンネル接合（ＭＴＪ：ｍａｇｎｅｔｉｃ ｔｕｎｎｅｌ ｊｕｎｃｔｉｏｎ）は、通常は酸化アルミニウムから成るトンネル障壁によって隔てられた、ＦＬおよびＰＬを備えている。
デバイスの抵抗は、ＰＬの磁化方向に対するＦＬの磁化方向によって決まる。従って、デバイスの状態は、その抵抗を測定することによって感知することができる。
磁気メモリ・デバイスについては、例えば、「Ｍａｇｎｅｔｉｃ Ｍｅｍｏｒｙ Ａｒｒａｙ Ｕｓｉｎｇ Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｃｔｉｏｎ Ｄｅｖｉｃｅｓ ｉｎ ｔｈｅ Ｍｅｍｏｒｙ Ｃｅｌｌｓ」と題する、Ｇａｌｌａｇｈｅｒ他へ交付された米国特許第５６４０３４３号明細書に記載されている。具体的には、２本の線の交点に置かれたＭＴＪを伴って相互に垂直な金属線アレイを含んだ技術を記載している。対象としたいＭＴＪについて、その上を交差する２本の線によって、アレイ内で一意的に対応することが可能である。例えば、Ｗ．Ｒｅｏｈｒ他，「Ｍｅｍｏｒｉｅｓ ｏｆ Ｔｏｍｏｒｒｏｗ」，「ＩＥＥＥ ＣＩＲＣＵＩＴＳ ＆ ＤＥＶＩＣＥＳ ＭＡＧＡＺＩＮＥ」，ｐ．１７−２７（２００２年９月）、Ｓ．Ｔｅｈｒａｎｉ他，「Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ Ｕｓｉｎｇ Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎｓ」，「９１ ＰＲＯＣＥＥＤＩＮＧＳ ＯＦ ＴＨＥ ＩＥＥＥ」，ｐ．７０３−７１４，第５号（２００３年５月）、Ｂ．Ｎ．Ｅｎｇｅｌ他，「Ｔｈｅ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ ｏｆ Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｔｕｎｎｅｌｉｎｇ Ｍｅｍｏｒｉｅｓ」，「１ ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＮＡＮＯＴＥＣＨＮＯＬＯＧＹ」，ｐ．３２−３８，第１号（２００２年３月）、およびＡ．Ｒ．Ｓｉｔａｒａｍ他，「Ａ ０．１８μｍ Ｌｏｇｉｃ−ｂａｓｅｄ ＭＲＡＭ Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ Ｎｏｎｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ａｐｐｌｉｃａｔｉｏｎｓ」，「ＰＲＯＣＥＥＤＩＮＧＳ ＯＦ ＴＨＥ ＶＬＳＩ ＳＹＭＰＯＳＩＵＭ ２００３」を参照されたい。
通常、ＭＴＪスタック層はわずか数百オングストローム厚であり、それに続くＭＴＪを挟む金属線は、相補型金属酸化膜半導体（ＣＭＯＳ：Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）製造と両立できる標準的な後工程（ＢＥＯＬ：Ｂａｃｋ Ｅｎｄ ｏｆ Ｌｉｎｅ）処理から作られている。金属線は、層間短絡を防止するため、および層間静電容量を最小化するために、通常、間にあるＭＴＪの厚みよりも大きく互いに隔たっている必要がある。金属線の適切な離隔（分離）を実現するために、いくつかの技術が用いられてきた。
米国特許第５６４０３４３号
米国特許第６７８３９９９号
Ｗ．Ｒｅｏｈｒ他，「Ｍｅｍｏｒｉｅｓ ｏｆ Ｔｏｍｏｒｒｏｗ」，「ＩＥＥＥ ＣＩＲＣＵＩＴＳ ＆ ＤＥＶＩＣＥＳ ＭＡＧＡＺＩＮＥ」，ｐ．１７−２７（２００２年９月）
Ｓ．Ｔｅｈｒａｎｉ他，「Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ Ｕｓｉｎｇ Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎｓ」，「９１ ＰＲＯＣＥＥＤＩＮＧＳ ＯＦ ＴＨＥ ＩＥＥＥ」，ｐ．７０３−７１４，第５号（２００３年５月）
Ｂ．Ｎ．Ｅｎｇｅｌ他，「Ｔｈｅ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ ｏｆ Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｔｕｎｎｅｌｉｎｇ Ｍｅｍｏｒｉｅｓ」，「１ ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＮＡＮＯＴＥＣＨＮＯＬＯＧＹ」，ｐ．３２−３８，第１号（２００２年３月）
Ａ．Ｒ．Ｓｉｔａｒａｍ他，「Ａ ０．１８μｍ Ｌｏｇｉｃ−ｂａｓｅｄ ＭＲＡＭ Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ Ｎｏｎｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ａｐｐｌｉｃａｔｉｏｎｓ」，「ＰＲＯＣＥＥＤＩＮＧＳ ＯＦ ＴＨＥ ＶＬＳＩ ＳＹＭＰＯＳＩＵＭ ２００３」
Ｙｉｎｇ Ｗａｎｇ ａｎｄ Ｌｅｒｏｙ Ｌｕｏによる論文、「Ｕｌｔｒａｈｉｇｈ−Ｓｅｌｅｃｔｉｖｉｔｙ Ｓｉｌｉｃｏｎ Ｎｉｔｒｉｄｅ Ｓｅｌｅｃｔｉｖｅ Ｅｔｃｈ Ｐｒｏｃｅｓｓ Ｕｓｉｎｇ Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ Ｓｏｕｒｃｅ」，「Ｊｏｕｒｎａｌ ｏｆ Ｖａｃｕｕｍ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ（ＪＶＳＴ） Ａ」，１６巻，３号，ｐ．１５８２−１５８７（１９９８年５月）
例えば、ＭＴＪの上に位置する金属スタッドは、金属線が互いに空間的に隔たるのを補助することができ、同時に、ＭＴＪに電気的接続を与えている。この技術によれば、金属スタッドは、さらに、ＭＴＪのパターン形成中にハードマスクとして機能することもできる。しかし、この手法には、顕著な欠点がいくつかある。金属スタッドのエッチングでは、側壁不動態化（パッシベーション）のためにポリマー（単数または複数）を使用する必要があるが、これを金属表面から除去することは難しい。結果として、大量生産においては、中途半端なポリマー薄膜の存在による性能限界が生じると予測される。その上、ＭＴＪの形状は、少なくとも部分的には、厚い材料を貫通する長期間エッチングにおいては制御が困難な金属スタッドの形状によって定められるため、これを調整することは困難である。
別の手法は、ＭＴＪの上に薄型ハードマスク／キャップ層を用い、ＭＴＪ上方にある金属線を、金属線から薄型ハードマスク／キャップ層まで下方へ伸びている１つ以上のビアによって、ＭＴＪへ接続することを含む。この手法も、一方ではいくつかの欠点を有し、そのうちで最も顕著なものは、ＭＴＪの寸法が小さくなるにつれ（現在の傾向のように）、ＭＴＪの上にビアを正しく位置合わせすることが次第に難しくなることである。位置合わせ不良のビアは、デバイスの短絡につながりかねない。
従って、金属線とＭＴＪとの適切な位置合わせを達成しながら、同時に金属線間の適切な空間的離隔が維持されるような、改良型の磁気デバイス構成およびその生産技術が求められている。
本発明の具体的な実施形態に従って、磁気デバイスを形成する技術が提供される。本発明の一態様では、磁気デバイスに対して自己整合されるビア・ホールを形成する方法には、次のステップが含まれる。磁気デバイスの少なくとも一部分の上に誘電体層が形成される。誘電体層は、磁気デバイスに最も近接して、第１材料を含む下層を有し、下層に対して、磁気デバイスとは反対側の面に、第２材料を含む上層を有するように構成されている。第１材料と第２材料とは、異なるものである。第１エッチング段階では、第１エッチャントを使用して、上層から開始し上層を貫通して誘電体層をエッチングする。第２エッチング段階では、下層のエッチングに対して選択的な第２エッチャントを使用して、下層を貫通して誘電体層をエッチングする。
本発明の別の態様によれば、磁気デバイスが、磁気トンネル接合と、この磁気トンネル接合の少なくとも一部分の上に形成された誘電体層とを含んでいる。誘電体層は、磁気トンネル接合に最も近接して下層を有し、下層に対して、磁気トンネル接合とは反対側の面に、上層を有するように構成されている。磁気デバイスは、さらに、誘電体層をほぼ垂直に貫通していて磁気トンネル接合に対して自己整合されるビア・ホールを含んでいる。
本発明の上述およびその他の機能および利点は、以下の本発明の具体的な実施形態の詳細な説明を添付の図面と関連付けて読むことによって明らかになる。
本発明の独創的な態様を説明する前に、従来型の磁気トンネル接合（ＭＴＪ）生産技術を対象にしている図１および２について説明する。当然のことながら、添付の図面に示された様々な層または領域あるいはその両方は、原寸に比例して描かれているわけではない。さらに、説明を簡単にするために、１つ以上の半導体層について、かかる集積回路構造で一般的に使用される種類のものは、提示された図において明確に示していない場合もある。このことは、明確に示されていない半導体層が、実際の集積回路デバイスにおいて省かれることを意味するものではない。
図１は、ＭＴＪを製造する従来型の方法１００を示している図である。方法１００と類似する技術は、例えば「Ｓｕｂｔｒａｃｔｉｖｅ Ｓｔｕｄ Ｆｏｒｍａｔｉｏｎ ｆｏｒ ＭＲＡＭ Ｍａｎｕｆａｃｔｕｒｉｎｇ」と題する、米国特許第６７８３９９９号明細書に記載されている。ステップ１０２で、ＭＴＪの原型となる構造が提供され、これは、金属層１１４の片面に、ＭＴＪ積層１１２を備えている。金属層１１４は、ＭＴＪを、ＭＴＪの下にある金属線へ接続させる働きをする（下記ステップ１０６を参照）。
描写を簡単にするために図１には示さないが、ＭＴＪ積層１１２は、通常１つより多くの層を含んでいる。例えば、ＭＴＪ積層１１２は、間にある少なくとも１つの障壁層によって隔てられた少なくとも２つの磁気層を含んでいるとよい。ＭＴＪ積層１１２、言い換えればＭＴＪ積層１１２を成している各層は、ブランケット膜として堆積されるとよい。
金属接続スタッド１０８が、ＭＴＪ積層１１２に対して、金属層１１４とは反対側の面に、堆積される。金属接続スタッド１０８は、ＭＴＪ積層１１２のエッチング中のハードマスク、およびＭＴＪとデバイス上方にある金属線との電気的接続の、両方として機能する。ステップ１０４および１０６をそれぞれ参照されたい。
リソグラフィで画定されたマスク１１０が、金属接続スタッド１０８に対して、ＭＴＪ積層１１２とは反対側の面に、堆積されると好ましい。リソグラフィック・マスク１１０は、フォトレジストまたはそれに代わるマスク材料を含んでいるとよく、後続の処理ステップの間は金属接続スタッド１０８を保護する機能を少なくとも部分的に果たし、その後、下記のステップ１０４のように除去される。
ステップ１０４では、金属接続スタッド１０８をハードマスクとして使用しつつ、ＭＴＪ積層１１２のパターン形成を行う。パターン形成プロセスの結果、金属接続スタッド１０８の一部分は、例えばダッシュ記号で示されているように、分解されることになる。
ステップ１０６では、形成されたＭＴＪが磁気デバイスの一部となっている。具体的には、形成されたＭＴＪは、金属線１１６および１１８の間に挟まれている。金属線１１６は、ＭＴＪデバイスの上にあるワード線を成す。金属線１１８は、ＭＴＪの下にあるビット線を成す。ステップ１０６に示されるように、金属接続スタッド１０８は、金属線１１６とＭＴＪ積層１１２との間で電線用導管の機能を果たす。金属接続スタッド１０８は、さらに、金属線１１６および１１８を空間的に隔てる働きもしている。
上述の方法は、一方で、金属エッチング処理方法の固有特性のため、および生産されるデバイスの形状を一貫して制御することが不可能であるために、大量生産で実施することが本質的に困難である。
図２は、ＭＴＪを製造する従来型の方法２００を示している図である。ステップ２０２で、ＭＴＪの原型となる構造が提供され、これは、金属層２１４の片面に、ＭＴＪ積層２１２を備えている。金属層２１４は、ＭＴＪを、ＭＴＪの下にある金属線へ接続させる働きをする（下記ステップ２０４を参照）。前述のように、描写を簡単にするために図２では示さないが、ＭＴＪ積層２１２は、通常１つより多くの層を含んでいる。例えば、ＭＴＪ積層２１２は、間にある少なくとも１つの障壁層によって隔てられた少なくとも２つの磁気層を含んでいるとよい。ＭＴＪ積層２１２（言い換えれば、ＭＴＪ積層２１２を成す各層）は、ブランケット膜として堆積されるとよい。
薄型ハードマスク／キャップ層２１０が、ＭＴＪ積層２１２に対して、金属層２１４とは反対側の面に、堆積されている。ハードマスク／キャップ層２１０をどのくらい「薄く」形成するかを判断するにあたり、比較検討用の示性数（ｆｉｇｕｒｅ ｏｆ ｍｅｒｉｔ）は、デバイスにおける電気的短絡および層間の高静電容量を避けるのに必要な、配線レベル間の断面距離に基づかせるとよい。示性数をこの距離の約２５パーセントと任意に定めたとすれば、薄型ハードマスクは、この示性数よりも薄いものとなることが好ましい。薄型ハードマスク／キャップ層２１０は、ＭＴＪ積層２１２とデバイス上方にある金属線との間の電気的接続の一部として機能すると好ましい（下記ステップ２０６を参照）。
リソグラフィで画定されたマスク２０８が、薄型ハードマスク／キャップ層２１０に対して、ＭＴＪ積層２１２とは反対側の面に、堆積されると望ましい。リソグラフィック・マスク２０８は、フォトレジストまたはそれに代わるマスク材料を含んでいるとよく、後続の処理ステップの間は薄型ハードマスク／キャップ層２１０を保護する機能を少なくとも部分的に果たし、その後、下記のステップ２０４のように除去される。
ステップ２０４では、ＭＴＪ積層２１２がパターン形成され、リソグラフィック・ハードマスク２０８は除去される。ステップ２０６では、形成されたＭＴＪが磁気デバイスの一部となっている。すなわち、形成されたＭＴＪは、金属線２１６および２２０の間に置かれ、それにより金属層２１４が金属線２２０と電気的に接続するようになっている。ビア２１８が、薄型ハードマスク／キャップ層２１０と金属線２１６との間の電気的接続を提供している。
上記の方法は、一方で、デバイスの拡張性を制限するものである。例えば、デバイスの寸法が小さくなるにつれて、薄型ハードマスク／キャップ層２１０のうちのビア２１８と接触する領域は次第に小さくなってくる。従って、適切な電気的接続を構成するようにコンポーネントを位置合わせすることが、困難になる。位置合わせ不良は、デバイスの短絡につながりかねない。
図３は、本発明の一実施形態に従って磁気デバイスを形成する例示的な方法３００を示している図である。ステップ３０２で、断面の形態で示されたＭＴＪの原型となる構造が提供され、これは、金属層３１４の片面に形成されたＭＴＪ積層３１１を含んでいる。描写を簡単にするために図３では示さないが、ＭＴＪ積層３１１は、１つより多くの層を含んでいるとよい。例えば、ＭＴＪ積層３１１は、間にある少なくとも１つの障壁層によって隔てられた少なくとも２つの磁気層を含んでいるとよい。ＭＴＪ積層３１１、あるいはＭＴＪ積層３１１を成す各層は、ブランケット膜として堆積されるとよい。金属層３１４は、ＭＴＪと、デバイスの下方にある金属線（図示せず）とを接続させる働きをする。
金属接続スタッド３１３が、ＭＴＪ積層３１１に対して、金属層３１４とは反対側の面に、形成されると好ましい。以下に詳述するように、図３に示されている技術は、金属接続スタッド３１３およびＭＴＪ積層３１１を含んでいる構造の上に、自己整合型のビアを形成するのに用いることができる。
上層３１０および下層３１２は、金属層３１４、ならびに金属接続スタッド３１３およびＭＴＪ積層３１１を含んでいる構造の上に、層間誘電体（ＩＬＤ：ｉｎｔｅｒｌｅｖｅｌ ｄｉｅｌｅｃｔｒｉｃ）を形成する。図３に示されているように、ＩＬＤは、デバイス最上部の金属層に最も近接して形成されており、そのため、本明細書においては金属終端（ＭＴ：ｍｅｔａｌ ｔｅｒｍｉｎｕｓ）ＩＬＤと称する。さらに、本明細書に記載されている技術には、ＭＴ ＩＬＤのダマシン・メタライゼーション用のトレンチ形成中に実行されるステップを含めることができる。
本発明の例示的な実施形態によれば、下層３１２は、例えば金属層３１４など、その下にある層との密着を促進する働きをし、さらに、拡散障壁の機能も果たす。下層３１２の形成に適した材料としては、窒化シリコン（ＳｉＮ）、炭窒化シリコン（ＳｉＣＮ）、および上述の材料の少なくとも１つを含んだ組み合わせが挙げられるが、これらに限定されない。上層３１０の形成に適した材料としては、二酸化シリコン（ＳｉＯ２）が挙げられるが、これに限定されない。
フォトレジスト（ＰＲ：ｐｈｏｔｏｒｅｓｉｓｔ）層３０８が、上層３１０に対して、下層３１２とは反対側の面に、堆積されることが好ましい。ステップ３０２に示されるように、ビア用のホールを形成中、まず、ＰＲ層３０８が、上層３１０を貫通するビアにほぼ望ましい横方向（例えば水平方向）寸法にパターン形成される。続いて、上層３１０がエッチングされる。上層３１０のエッチングに適したエッチャント（エッチング材料）としては、ＣＦ４を基にするプラズマ・エッチャントなど、炭素を基にするプラズマ・エッチャントが挙げられるが、これらに限定されない。
以下に詳述するように、ＩＬＤを貫通するエッチの進行については、エッチング中に、発光トレース（形跡）を観測することによって監視することが好ましい。当業者には周知のように、エッチングがもたらす発光を監視するのに適切なあらゆる技術を採用することができる。例えば、例示的な一実施形態によれば、エッチング放電による発光を観測するのに、光学型画像分光計を用いることができる。具体的には、以下に詳述されるように、エッチングが上層３１０と下層３１２との間の境界線を越えるところまで進行すると発光が変化し、この発光の変化を検出することができる。
ほんの一例を挙げると、炭素を基にするプラズマ・エッチングが採用されていて、上層３１０がＳｉＯ２を含み下層３１２がＳｉＮを含んでいる場合、上層３１０には窒素が存在しないため、上層３１０のエッチング中に炭素／窒素の相互作用が起こることはない。一方、エッチング最前部が上層３１０と下層３１２との境界面を越えると、プラズマ・エッチングは窒素を含んでいる下層３１２と反応し、例えばシアン化物（ＣＮ）などの光学的インジケータをエッチング・チャンバ内に形成する。シアン化物は、固有波長の強光を放出するために、容易に検出される。エッチング最前部は、エッチングの対象となる材料とエッチング・プラズマとが接触する点として定義すればよい。
エッチング最前部を検出するのに使用できる例示的な発光スペクトル３１８は、この移行点を指し示す。具体的には、例えば、矢印３２０で示されている点以降のスペクトルと、矢印３２２で示されている点以降のスペクトルとの比較からわかるように、エッチング最前部が上層３１０と下層３１２との間の境界面を越えると、発光スペクトル３１８によって、シアン化物（ＣＮ）信号強度の著しい増加が示される。シアン化物信号が強化し始めたばかりのとき（例えば、矢印３２２において）、これは、エッチング最前部が下層３１２の「高い」（上の）部分（例えば３５０）において窒化シリコンと接触しており、下層の「低い」（下の）部分（例えば３５２）からは離れていることを示している。下層３１２の「高い」および「低い」部分３５０、３５２は、本明細書においては、例えば金属層３１４などほぼ水平の（平坦な）面を基準にしたときに、高い部分３５０が低い部分３５２に較べて平坦な基準面（例えば３１４）から遠くにあるという、下層の断面的な高さのことを指しているものとする。ここでの目的は、高い（隆起した）部分３５０にある窒化シリコンに穴をあけて貫通しつつも、低い部分３５２への貫入はしないことであり、それは、前者は望ましい接触領域を生成するが、後者はデバイスを電気的に短絡させることになるからである。
発光スペクトル３１８に基づいて、ステップ３０４は、エッチング最前部が、金属接触スタッド３１３およびＭＴＪ積層３１１を含んだ構造の上を渡る下層３１２の一部分に達していることを示している。この時点で、エッチング最前部の形状は、もはやほぼ平坦とはいえず、エッチング最前部が下層３１２の材料に貫入するやいなや、シアン化物信号は急激に強まり始める。シアン化物信号のこの強化が検出されたら、エッチングが中止されるのが好ましい。この瞬間に、エッチング最前部は、電磁界域にある金属から実質的に外される。次いで、第２のエッチング材料を使用してエッチングが継続される。
本発明の例示的な実施形態によれば、選ばれた第２エッチング材料は、下層３１２のエッチングに対して選択性が高いものである。具体的には、第２エッチング材料は、上層３１０を除外して、主に下層３１２のエッチングをする必要がある。例えば、第２エッチャントとして使用するのに適したエッチング材料として、限定的ではないが、ＣＨ３Ｆ／Ｏ２が挙げられ、これは、選択的に窒化シリコンをエッチングし、二酸化シリコンはほんのわずかにしかエッチングしない。
ステップ３０６に示されるように、下層を貫通していて、金属接続スタッド３１３およびＭＴＪ積層３１１を含んでいる構造の少なくとも一部分の上にある、選択的なビア・ホール３４０を、下層３１２に対して選択的な第２エッチング材料によってエッチングすることが可能である。用いられるエッチャントの選択性は不定であるため、形成されるビア・ホール３４０は、金属接続スタッド３１３およびＭＴＪ積層３１１を含んでいる構造に対して、自己整合される。この処理方法は、その性質のために、拡張性がある。具体的には、本明細書に記載されている技術は、デバイス・コンポーネントのサイズが縮小されたとしても、採用することができる。
次いで、従来型のダマシン処理方法を使用して、例えばトレンチ３１６、および金属３１７または別の導電性材料を用いたトレンチ充填などにより、金属配線を形成するとよい。トレンチ３１６は、従来型のトレンチング技術（例えば、エッチングなど）を使用して形成すればよい。金属配線とＭＴＪ積層３１１との間にビアが形成されるとよく、それによりＭＴＪが金属配線と電気的に接続する。
加えて、本発明の別の例示的な実施形態によれば、側壁スペーサ材料３３０が、金属接続スタッド３１３／ＭＴＪ積層３１１の周囲に堆積されるとよい。このスペーサ材料３３０は、選ばれた第２エッチング材料に関して、下層３１２に比べて低いエッチング率を有するように選択されることが好ましい。適切なスペーサ材料としては、ＳｉＯ２など上層３１０の形成に適した材料が挙げられるが、これらに限定されない。スペーサ材料を取り入れると、金属接続スタッド３１３／ＭＴＪ積層３１１の側面に沿って第２エッチング材料がスパイク（ｓｐｉｋｅ）するのを防ぐのに役立ち、ひいてはデバイスの短絡を防止する。
スパイキングは、尖塔構造形成とも称されるが、前の形状の上に膜が堆積された場合に生じるといえる。具体的には、ほんの一例を挙げると、窒化シリコンの下層３１２の高い部分３５０の上の堆積膜の厚みが、下層の低い部分３５２の上の堆積膜の厚みよりも大きい場合、スパイキングまたは尖塔構造形成が生じる（例えば、窒化シリコンの高密度プラズマ堆積）。
図４では、図３に関連して、電子顕微鏡写真画像４００により、本明細書に記載されている本発明の技術に従ってパターン形成された例示的な自己整合型のビアが示されている。具体的には、顕微鏡写真画像４００は、例えば、図３のステップ３０６で示された磁気デバイスからＰＲ層３０８を除去した状態の上面図を提供する。顕微鏡写真画像４００では、領域４０２には、上層３１０の（例えば、ＰＲ層３０８によって画定された通りに）エッチングされていない表面が含まれている。領域４０４は、上層３１０および下層３１２のエッチングされた領域を含んでおり、特に、領域４０６には、下層３１２のエッチングされた領域が含まれている。
本発明の別の例示的な実施形態によれば、高密度プラズマ化学気相堆積（ＨＤＰ ＣＶＤ：ｈｉｇｈ−ｄｅｎｓｉｔｙ ｐｌａｓｍａ，ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）を使用して、例えば図３の下層３１２などの下層を堆積する。下層を堆積するのにＨＤＰ ＣＶＤを使用すると、尖塔構造（ｓｐｉｒｅ）、または同様の上へ向かって細くなる構造が形成されることになる。例えば、図５は、電子顕微鏡写真画像５００によって、本発明に従って形成された例示的な半導体構造の少なくとも一部分の断面を表している。例示した構造の下層５０４は、ＭＴＪ積層５０８の上方に最も近接して形成された金属接続スタッド５０６を含み、ＨＤＰ ＣＶＤ処理方法を用いて形成されている。この構造は、図３に関連して上述した構造に類似している。
電子顕微鏡写真画像５００において、下層５０４に形成された尖塔構造５０２が示されている。例示的な本実施形態の利点は、尖塔構造５０２によって、エッチング最前部の上層から下層への移行を検出するまでに、より長い時間が与えられることである。尖塔構造によって、下層材料の尖頭が、上層の中へ（例えば、金属接続スタッド５０６およびＭＴＪ積層５０８を含んだ構造の上方へ）、より遠くへ伸張するために、上述のような、第２エッチング材料へ変更する必要のあることを知らせるシアン化物の発光が、エッチングの間に長時間行われることになる。
本発明のさらに別の例示的な実施形態によれば、下層（例えば図３の下層３１２）が、ＭＴＪ積層（例えば図３のＭＴＪ積層３１１）のパターン形成用のハードマスクとして使用される。本実施形態は、本発明に従って磁気デバイスを形成する例示的な方法６００を表した断面図である、図６に示されている。
図６を参照すると、ステップ６０２で、ＭＴＪの原型となる構造が断面の形態で示されており、そこには金属層６１４の上面の少なくとも一部分の上に形成されたＭＴＪ積層６０８が含まれている。描写を簡単にするために図６には示さないが、本発明は、ＭＴＪ積層６０８が１つより多くの層を有する場合を企図している。例えば、ＭＴＪ積層６０８は、間にある少なくとも１つの障壁層によって隔てられた少なくとも２つの磁気層を含んでいるとよい。ＭＴＪ積層６０８、あるいはＭＴＪ積層を成す各層は、ブランケット膜として堆積されるとよい。金属層６１４は、ＭＴＪを、デバイスの下に形成されている金属線（図示せず）へ接続する働きをすることが好ましい。
誘電体層６０６が、ＭＴＪ積層６０８に対して、金属層６１４とは反対側の上面に、形成されることが好ましい。本発明の例示的な一実施形態によれば、誘電体層６０６は、ＭＴＪ積層６０８のパターン形成中に、ハードマスクとして機能する。本明細書に記載されている本発明の技術によれば、「ハードマスク」という用語は、あらゆる非フォトレジスト材料を指すのに使用される。例えば、以下に詳述されるように、本実施形態においては、下層６１０（例えば、ＳｉＮを含んでいる）がハードマスクとして機能することが好ましい。
上層６１２および下層６１０は、金属層６１４、ならびにＭＴＪ積層６０８および誘電体層６０６を含む構造の上に、ＩＬＤを形成する。本明細書に記載されているように、例えば、図３に関連して、ＩＬＤにはＭＴ ＩＬＤが含まれるとよい。上層６１２の形成に適した材料としては、図３に示した上層３１０の説明に伴って上述した材料が挙げられるが、これらに限定されない。同様に、下層６１０の形成に適した材料としては、図３に示した下層３１２の説明に伴って前述した材料が挙げられるが、これらに限定されない。
先に図３に関連して説明したように、ＩＬＤのエッチング中、上層６１２をエッチングするのに、例えばＣＦ４を基にしたプラズマ・エッチャントなど、炭素を基にしたプラズマ・エッチャントを用いるとよい。エッチングの進行は、例えば発光トレースの観測、あるいは他の検出方法によって、監視される。エッチング最前部が上層６１２と下層６１０との間の境界線を越えるところまでエッチングが進行したと判断されたら、エッチングが中止されることが好ましい。
次いで、第２のエッチング材料を使用して第２エッチングを実行し、エッチングを継続する。第２エッチング材料については、主として下層６１０および誘電体層６０６を選択的にエッチングし、残りの層（例えば、上層６１２）が実質的には作用を受けないように選ばれることが好ましい。例えば、第２エッチングで使用するのに適したエッチング材料としては、窒化シリコンを選択的にエッチングし、二酸化シリコンはほんのわずかしかエッチングしないＣＨ３Ｆ／Ｏ２が挙げられるが、これに限定されない。あるいは、第２エッチングには、ＮＦ３／Ｏ２／ＮＨ３を用いてもよく、これは、極めて高い選択性（例えば、約１００対１よりも顕著な比）で窒化シリコンを選択し、二酸化シリコンは選択しない。このことは、例えば、Ｙｉｎｇ Ｗａｎｇ ａｎｄ Ｌｅｒｏｙ Ｌｕｏによる論文、「Ｕｌｔｒａｈｉｇｈ−Ｓｅｌｅｃｔｉｖｉｔｙ Ｓｉｌｉｃｏｎ Ｎｉｔｒｉｄｅ Ｓｅｌｅｃｔｉｖｅ Ｅｔｃｈ Ｐｒｏｃｅｓｓ Ｕｓｉｎｇ Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ Ｓｏｕｒｃｅ」，「Ｊｏｕｒｎａｌ ｏｆ Ｖａｃｕｕｍ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ（ＪＶＳＴ） Ａ」，１６巻，３号，ｐ．１５８２−１５８７（１９９８年５月）に記載されている。従って、誘電体層６０６には、下層６１０の形成に使用する材料を含むがこれに限定しない、第２エッチング材料によってエッチング可能なあらゆる材料を、含めることができる。
ステップ６０４に示されるように、第２エッチング材料は、下層６１０を貫通し、誘電体層６０６を貫通してエッチングを行い、例えば、ＭＴＪ積層６０８の上面に形成された金属キャップ層（図示せず）あるいは他のエッチング停止層などに接して止まる。次いで、従来型のデュアル・ダマシンまたはトリプル・ダマシン処理方法を使用してトレンチ６１６を金属化し、金属配線、およびＭＴＪ積層６０８に位置合わせした金属接続（図示せず）を形成するとよい。
本明細書に記載されている技術を使用すると、例えばＭＲＡＭアレイに用いることができるような、ＭＴＪデバイス、もしくは別のデバイスまたは構造あるいはその両方との改良型接続のための自己整合型のビアを形成することができる。上記の技術は、デバイスの縮小化が実現された後であっても、有利に適用することができる。
本明細書において本発明の具体的な実施形態を説明してきたが、当然のことながら、本発明はこれらの厳密な実施形態に限定されるものではなく、本発明の範囲および精神から逸脱することなく、当業者によって他の多様な変更および修正を施すことができる。
Claims (19)
- 磁気デバイスに自己整合されたビア・ホールを形成する方法であって、前記方法が、
前記磁気デバイスの少なくとも一部分の上に誘電体層を形成するステップであって、前記誘電体層が、前記磁気デバイスに最も近接して形成された下層と、前記下層に対して、前記磁気デバイスとは反対側の上面に形成された上層とを有し、前記下層が第１材料を含み、前記上層が前記第１材料とは異なる第２材料を含む、ステップと、
第１エッチング段階において、第１エッチャントを使用して、前記上層から開始して前記上層を少なくとも部分的に貫通して前記誘電体層をエッチングするステップと、
第２エッチング段階において、前記下層に対して選択的な第２エッチャントを使用して前記誘電体層をエッチングし、前記下層を少なくとも部分的に貫通して前記誘電体層をエッチングするステップと、
を含む、方法。 - 前記磁気デバイスが、磁気トンネル接合を含む、請求項１に記載の方法。
- 前記第１エッチャントが前記下層に達すると、これを検出するステップと、
前記第１エッチャントが前記下層に達したら、前記第１エッチング段階を終了するステップと、
をさらに含む、請求項１に記載の方法。 - 前記検出するステップが、前記第１エッチャントが前記下層に達していることを光学的に検出するべく発光トレースを用いるステップをさらに含む、請求項３に記載の方法。
- 前記発光トレースを用いるステップが、前記上層内では実質的に見られない特性を前記下層内で光学的に検出するステップを含む、請求項４に記載の方法。
- 前記第１材料が、窒化シリコンおよび炭窒化シリコンのうちの少なくとも１つを含む、請求項１に記載の方法。
- 前記第２材料が、酸化シリコンを含む、請求項１に記載の方法。
- 前記第１エッチャントが、炭素を基にしたプラズマ材料を含む、請求項１に記載の方法。
- 前記第２エッチャントが、ＣＨ３Ｆ／Ｏ２を基にした材料を含む、請求項１に記載の方法。
- 前記第２エッチャントが、ＮＦ３／Ｏ２／ＮＨ３を基にした材料を含む、請求項１に記載の方法。
- 前記誘電体層を形成するステップが、前記磁気デバイスの上方に垂直方向へ距離をおいて１つ以上の尖塔構造を形成するように前記下層を堆積するステップをさらに含む、請求項１に記載の方法。
- 前記下層が、高密度プラズマ化学気相堆積を用いて堆積される、請求項１１に記載の方法。
- 前記磁気デバイスの少なくとも１つの側面の少なくとも一部分の周囲にスペーサ材料がある、請求項１に記載の方法。
- 前記スペーサ材料が、酸化シリコンを含む、請求項１３に記載の方法。
- 前記磁気デバイスのパターン形成中にハードマスクを使用するステップであって、前記ハードマスクが前記下層と同じ材料を含む、ステップと、
前記第２エッチング段階中に、前記下層を貫通し、かつ前記ハードマスクを貫通して前記誘電体層をエッチングするステップと、
をさらに含む、請求項１に記載の方法。 - 前記ビア・ホールを金属化するステップをさらに含む、請求項１に記載の方法。
- 前記ビア・ホールが、ダマシン処理方法を使用して金属化される、請求項１６に記載の方法。
- 磁気トンネル接合と、
前記磁気トンネル接合の少なくとも一部分の上に形成された誘電体層であって、前記誘電体層が、前記磁気トンネル接合に最も近接する下層と、前記下層に対して、前記磁気トンネル接合とは反対側の面の上層とを有するように構成されている、誘電体層と、
前記誘電体層を実質的に垂直に貫通しており、前記磁気トンネル接合に対して自己整合されたビア・ホールと、
を含む、磁気デバイス。 - 少なくとも１つの磁気デバイスを含んでいる集積回路であって、前記少なくとも１つの磁気デバイスが、
磁気トンネル接合と、
前記磁気トンネル接合の少なくとも一部分の上に形成された誘電体層であって、前記誘電体層が、前記磁気トンネル接合に最も近接する下層と、前記下層に対して、前記磁気トンネル接合とは反対側の面の上層とを有するように構成されている、誘電体層と、
前記誘電体層を実質的に垂直に貫通しており、前記磁気トンネル接合に対して自己整合されたビア・ホールと、
を含む、集積回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/209,951 | 2005-08-23 | ||
| US11/209,951 US7399646B2 (en) | 2005-08-23 | 2005-08-23 | Magnetic devices and techniques for formation thereof |
| PCT/US2006/017418 WO2007024300A2 (en) | 2005-08-23 | 2006-05-04 | Magnetic devices and techniques for formation thereof |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2009506531A true JP2009506531A (ja) | 2009-02-12 |
| JP2009506531A5 JP2009506531A5 (ja) | 2009-03-26 |
| JP4939537B2 JP4939537B2 (ja) | 2012-05-30 |
Family
ID=37772063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008527902A Expired - Fee Related JP4939537B2 (ja) | 2005-08-23 | 2006-05-04 | 磁気デバイスおよびその形成方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US7399646B2 (ja) |
| EP (1) | EP1917678B1 (ja) |
| JP (1) | JP4939537B2 (ja) |
| KR (1) | KR101027226B1 (ja) |
| CN (1) | CN101288150B (ja) |
| TW (1) | TW200729412A (ja) |
| WO (1) | WO2007024300A2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011040580A (ja) * | 2009-08-11 | 2011-02-24 | Toshiba Corp | 磁気抵抗メモリ及びその製造方法 |
| JP2013522882A (ja) * | 2010-03-10 | 2013-06-13 | アプライド マテリアルズ インコーポレイテッド | 周期的な酸化およびエッチングのための装置と方法 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080124937A1 (en) * | 2006-08-16 | 2008-05-29 | Songlin Xu | Selective etching method and apparatus |
| US7989224B2 (en) | 2009-04-30 | 2011-08-02 | International Business Machines Corporation | Sidewall coating for non-uniform spin momentum-transfer magnetic tunnel junction current flow |
| US8981502B2 (en) * | 2010-03-29 | 2015-03-17 | Qualcomm Incorporated | Fabricating a magnetic tunnel junction storage element |
| US9054297B2 (en) * | 2010-12-17 | 2015-06-09 | Everspin Technologies, Inc. | Magnetic random access memory integration having improved scaling |
| US8921959B2 (en) * | 2011-07-26 | 2014-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | MRAM device and fabrication method thereof |
| US8881209B2 (en) | 2012-10-26 | 2014-11-04 | Mobitv, Inc. | Feedback loop content recommendation |
| US9172033B2 (en) | 2013-07-03 | 2015-10-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | MRAM device and fabrication method thereof |
| US9318696B2 (en) | 2014-03-03 | 2016-04-19 | Qualcomm Incorporated | Self-aligned top contact for MRAM fabrication |
| US9847473B2 (en) | 2015-04-16 | 2017-12-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | MRAM structure for process damage minimization |
| US9490168B1 (en) | 2015-05-13 | 2016-11-08 | International Business Machines Corporation | Via formation using sidewall image transfer process to define lateral dimension |
| US10707411B1 (en) | 2015-06-19 | 2020-07-07 | Marvell International Ltd. | MRAM structure for efficient manufacturability |
| US9502640B1 (en) * | 2015-11-03 | 2016-11-22 | International Business Machines Corporation | Structure and method to reduce shorting in STT-MRAM device |
| CN108369852B (zh) * | 2016-04-13 | 2021-05-28 | 深圳线易科技有限责任公司 | 具有集成磁性器件的转接板 |
| US10276436B2 (en) | 2016-08-05 | 2019-04-30 | International Business Machines Corporation | Selective recessing to form a fully aligned via |
| WO2018044713A1 (en) * | 2016-08-29 | 2018-03-08 | Tokyo Electron Limited | Method of quasi-atomic layer etching of silicon nitride |
| US10446405B2 (en) | 2017-02-23 | 2019-10-15 | Tokyo Electron Limited | Method of anisotropic extraction of silicon nitride mandrel for fabrication of self-aligned block structures |
| KR102537097B1 (ko) | 2017-02-23 | 2023-05-25 | 도쿄엘렉트론가부시키가이샤 | 실리콘 질화물의 유사 원자층 에칭 방법 |
| US9966337B1 (en) | 2017-03-15 | 2018-05-08 | International Business Machines Corporation | Fully aligned via with integrated air gaps |
| CN107342240B (zh) * | 2017-06-08 | 2020-12-25 | 上海华力微电子有限公司 | 一种检测晶圆表面氮化硅残留的方法 |
| CN116456806A (zh) | 2018-06-08 | 2023-07-18 | 联华电子股份有限公司 | 半导体元件 |
| US11374170B2 (en) * | 2018-09-25 | 2022-06-28 | Applied Materials, Inc. | Methods to form top contact to a magnetic tunnel junction |
| US11488863B2 (en) | 2019-07-15 | 2022-11-01 | International Business Machines Corporation | Self-aligned contact scheme for pillar-based memory elements |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0432227A (ja) * | 1990-05-29 | 1992-02-04 | Matsushita Electric Ind Co Ltd | コンタクトホール形成方法 |
| JP2000040691A (ja) * | 1998-07-21 | 2000-02-08 | Oki Electric Ind Co Ltd | 半導体装置製造方法 |
| JP2003229418A (ja) * | 2001-11-30 | 2003-08-15 | Tokyo Electron Ltd | エッチング方法 |
| JP2003298015A (ja) * | 2002-03-28 | 2003-10-17 | Seiko Epson Corp | 強誘電体メモリ装置およびその製造方法 |
| JP2003347279A (ja) * | 2002-05-24 | 2003-12-05 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2004274016A (ja) * | 2003-02-18 | 2004-09-30 | Mitsubishi Electric Corp | 磁気記憶半導体装置 |
| WO2004095515A2 (en) * | 2003-04-22 | 2004-11-04 | Freescale Semiconductor, Inc. | Methods for contracting conducting layers overlying magnetoelectronic elements of mram devices |
| JP2005191280A (ja) * | 2003-12-25 | 2005-07-14 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
| JP2005524238A (ja) * | 2002-04-30 | 2005-08-11 | マイクロン テクノロジー インコーポレイテッド | Ｍｒａｍ素子の製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5640343A (en) * | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
| KR19990065141A (ko) * | 1998-01-08 | 1999-08-05 | 윤종용 | 자기 정렬된 콘택홀 형성방법 |
| US6165803A (en) * | 1999-05-17 | 2000-12-26 | Motorola, Inc. | Magnetic random access memory and fabricating method thereof |
| DE10043159A1 (de) * | 2000-09-01 | 2002-03-21 | Infineon Technologies Ag | Speicherzellenanordnung und Verfahren zu deren Herstellung |
| US6812040B2 (en) * | 2002-03-12 | 2004-11-02 | Freescale Semiconductor, Inc. | Method of fabricating a self-aligned via contact for a magnetic memory element |
| JP2004055918A (ja) * | 2002-07-22 | 2004-02-19 | Toshiba Corp | 磁気記憶装置及びその製造方法 |
| KR100533971B1 (ko) * | 2002-12-12 | 2005-12-07 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| KR100485384B1 (ko) | 2003-02-03 | 2005-04-27 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
| US20040257861A1 (en) * | 2003-06-17 | 2004-12-23 | Berndt Dale F. | Method of incorporating magnetic materials in a semiconductor manufacturing process |
| US6783999B1 (en) * | 2003-06-20 | 2004-08-31 | Infineon Technologies Ag | Subtractive stud formation for MRAM manufacturing |
| US6713802B1 (en) * | 2003-06-20 | 2004-03-30 | Infineon Technologies Ag | Magnetic tunnel junction patterning using SiC or SiN |
| US20050090119A1 (en) * | 2003-10-24 | 2005-04-28 | Heon Lee | Magnetic tunnel junction device with dual-damascene conductor and dielectric spacer |
| KR100561859B1 (ko) * | 2004-01-16 | 2006-03-16 | 삼성전자주식회사 | 컨택홀이 없는 나노 크기의 자기터널접합 셀 형성 방법 |
| US7205164B1 (en) * | 2005-01-19 | 2007-04-17 | Silicon Magnetic Systems | Methods for fabricating magnetic cell junctions and a structure resulting and/or used for such methods |
-
2005
- 2005-08-23 US US11/209,951 patent/US7399646B2/en not_active Expired - Fee Related
-
2006
- 2006-05-04 JP JP2008527902A patent/JP4939537B2/ja not_active Expired - Fee Related
- 2006-05-04 KR KR1020087002469A patent/KR101027226B1/ko not_active IP Right Cessation
- 2006-05-04 WO PCT/US2006/017418 patent/WO2007024300A2/en active Search and Examination
- 2006-05-04 EP EP06759161.0A patent/EP1917678B1/en not_active Not-in-force
- 2006-05-04 CN CN2006800305446A patent/CN101288150B/zh not_active Expired - Fee Related
- 2006-08-10 TW TW095129353A patent/TW200729412A/zh unknown
-
2007
- 2007-10-29 US US11/926,845 patent/US8164128B2/en not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0432227A (ja) * | 1990-05-29 | 1992-02-04 | Matsushita Electric Ind Co Ltd | コンタクトホール形成方法 |
| JP2000040691A (ja) * | 1998-07-21 | 2000-02-08 | Oki Electric Ind Co Ltd | 半導体装置製造方法 |
| JP2003229418A (ja) * | 2001-11-30 | 2003-08-15 | Tokyo Electron Ltd | エッチング方法 |
| JP2003298015A (ja) * | 2002-03-28 | 2003-10-17 | Seiko Epson Corp | 強誘電体メモリ装置およびその製造方法 |
| JP2005524238A (ja) * | 2002-04-30 | 2005-08-11 | マイクロン テクノロジー インコーポレイテッド | Ｍｒａｍ素子の製造方法 |
| JP2003347279A (ja) * | 2002-05-24 | 2003-12-05 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2004274016A (ja) * | 2003-02-18 | 2004-09-30 | Mitsubishi Electric Corp | 磁気記憶半導体装置 |
| WO2004095515A2 (en) * | 2003-04-22 | 2004-11-04 | Freescale Semiconductor, Inc. | Methods for contracting conducting layers overlying magnetoelectronic elements of mram devices |
| JP2006524436A (ja) * | 2003-04-22 | 2006-10-26 | フリースケール セミコンダクター インコーポレイテッド | Ｍｒａｍデバイスの磁気エレクトロニクス素子を覆う導電層への接触方法 |
| JP2005191280A (ja) * | 2003-12-25 | 2005-07-14 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011040580A (ja) * | 2009-08-11 | 2011-02-24 | Toshiba Corp | 磁気抵抗メモリ及びその製造方法 |
| US8829580B2 (en) | 2009-08-11 | 2014-09-09 | Kabushiki Kaisha Toshiba | Magnetoresistive memory and manufacturing method |
| JP2013522882A (ja) * | 2010-03-10 | 2013-06-13 | アプライド マテリアルズ インコーポレイテッド | 周期的な酸化およびエッチングのための装置と方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101288150B (zh) | 2010-05-19 |
| KR101027226B1 (ko) | 2011-04-06 |
| EP1917678A2 (en) | 2008-05-07 |
| EP1917678B1 (en) | 2013-11-20 |
| JP4939537B2 (ja) | 2012-05-30 |
| US20070048950A1 (en) | 2007-03-01 |
| US8164128B2 (en) | 2012-04-24 |
| EP1917678A4 (en) | 2012-08-22 |
| WO2007024300A3 (en) | 2008-06-05 |
| WO2007024300A2 (en) | 2007-03-01 |
| TW200729412A (en) | 2007-08-01 |
| CN101288150A (zh) | 2008-10-15 |
| US20080043379A1 (en) | 2008-02-21 |
| US7399646B2 (en) | 2008-07-15 |
| KR20080045122A (ko) | 2008-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4939537B2 (ja) | 磁気デバイスおよびその形成方法 | |
| KR102363097B1 (ko) | Mram mtj 상단 전극 접속을 위한 방법 | |
| TWI791903B (zh) | 積體電路及其形成方法 | |
| US7321097B2 (en) | Electronic component comprising an electrically conductive connection consisting of carbon nanotubes and a method for producing the same | |
| US6784510B1 (en) | Magnetoresistive random access memory device structures | |
| KR102420727B1 (ko) | 에칭 정지 유전체 층을 사용하는 메모리 디바이스 및 이를 형성하는 방법 | |
| KR101096343B1 (ko) | 반도체 소자의 위에 놓여지는 전극과 전기적 통신을 하는 방법 및 구조 | |
| US8110881B2 (en) | MRAM cell structure with a blocking layer for avoiding short circuits | |
| KR102354654B1 (ko) | Ｍｔｊ 제조에서의 구배 보호 층 | |
| US10937946B2 (en) | Semiconductor structure and method for forming the same | |
| TWI777609B (zh) | 記憶體裝置和其製造方法 | |
| TW202205281A (zh) | 磁性隧道接面裝置及其形成方法 | |
| US11659772B2 (en) | Semiconductor structure and method for forming the same | |
| US20240172453A1 (en) | Memory device with flat-top bottom electrodes and methods for forming the same | |
| US10062733B1 (en) | Integrated circuits with magnetic tunnel junction memory cells and methods for producing the same | |
| TW202236707A (zh) | 半導體結構 | |
| US11289539B2 (en) | Self-aligned dielectric spacer for magnetic tunnel junction patterning and methods for forming the same | |
| US20200403144A1 (en) | Mram structure and method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081225 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110826 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20110826 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20120207 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120224 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |