JP4939537B2 - 磁気デバイスおよびその形成方法 - Google Patents
磁気デバイスおよびその形成方法 Download PDFInfo
- Publication number
- JP4939537B2 JP4939537B2 JP2008527902A JP2008527902A JP4939537B2 JP 4939537 B2 JP4939537 B2 JP 4939537B2 JP 2008527902 A JP2008527902 A JP 2008527902A JP 2008527902 A JP2008527902 A JP 2008527902A JP 4939537 B2 JP4939537 B2 JP 4939537B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conformal
- lower layer
- dielectric layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Magnetic Heads (AREA)
- Thin Magnetic Films (AREA)
- Drying Of Semiconductors (AREA)
Description
Claims (16)
- 磁気デバイスに自己整合されたビア・ホールを形成する方法であって、
前記磁気デバイスは、磁気トンネル接合と、当該磁気トンネル接合上に形成された金属接続スタッドとを含む積層構造とを含み、
前記積層構造上に層間誘電体層を形成するステップであって、前記層間誘電体層が、前記積層構造上に形成されたコンフォーマルな下層と、前記下層の、前記積層構造とは反対側の上面と側面とに接するように形成されたブランケット上層とを有し、前記コンフォーマルな下層が第1材料を含み、前記ブランケット上層が前記第1材料とは異なる第2材料を含む、ステップと、
第1エッチング段階において、第1エッチャントを使用して、前記ブランケット上層から開始して前記ブランケット上層を少なくとも部分的に貫通して前記コンフォーマルな下層に達するまで前記層間誘電体層をエッチングするステップと、
第2エッチング段階において、前記コンフォーマルな下層に対して選択的な第2エッチャントを使用して前記層間誘電体層をエッチングし、前記コンフォーマルな下層を少なくとも部分的に貫通して前記金属接続スタッドまで前記層間誘電体層をエッチングするステップと、を含む方法。 - 前記第1エッチャントが前記コンフォーマルな下層に達したことを検出するステップと、
前記第1エッチャントが前記コンフォーマルな下層に達したら、前記第1エッチング段階を終了するステップと、をさらに含む、請求項1に記載の方法。 - 前記検出するステップが、前記第1エッチャントが前記コンフォーマルな下層に達していることを光学的に検出するべく発光トレースを用いるステップをさらに含む、請求項2に記載の方法。
- 前記発光トレースを用いるステップが、前記ブランケット上層内では実質的に見られない特性を前記コンフォーマルな下層内で光学的に検出するステップを含む、請求項3に記載の方法。
- 前記第1材料が、窒化シリコンおよび炭窒化シリコンのうちの少なくとも1つを含む、請求項1から4いずれかの1項に記載の方法。
- 前記第2材料が、酸化シリコンを含む、請求項1から5いずれかの1項に記載の方法。
- 前記第1エッチャントが、炭素を基にしたプラズマ材料を含む、請求項1から6いずれかの1項に記載の方法。
- 前記第2エッチャントが、CH3F/O2を基にした材料またはNF3/O2/NH3を基にした材料を含む、請求項1から7いずれかの1項に記載の方法。
- 前記層間誘電体層を形成するステップが、前記磁気デバイスの上方に垂直方向へ距離をおいて1つ以上の尖塔構造を形成するように前記コンフォーマルな下層を堆積するステップをさらに含む、請求項1から8いずれかの1項に記載の方法。
- 前記コンフォーマルな下層が、高密度プラズマ化学気相堆積を用いて堆積される、請求項9に記載の方法。
- 前記磁気デバイスの前記積層構造の少なくとも1つの側面の少なくとも一部分の周囲にスペーサ材料がある、請求項1から10いずれかの1項に記載の方法。
- 前記スペーサ材料が、酸化シリコンを含む、請求項11に記載の方法。
- 前記積層構造は、前記金属接続スタッド上に設けられたハードマスクを含み、前記ハードマスクが前記コンフォーマルな下層と同じ材料を含み、
前記第2エッチング段階中に、前記コンフォーマルな下層および前記ハードマスクを貫通して前記金属接続スタッドの表面まで前記誘電体層をエッチングするステップと、
をさらに含む、請求項1から12いずれかの1項に記載の方法。 - 前記ビア・ホールを金属化するステップをさらに含む、請求項1から13いずれかの1項に記載の方法。
- 磁気トンネル接合と、当該磁気トンネル接合上に形成された金属接続スタッドとを含む積層構造と、
前記積層構造上に形成された層間誘電体層であって、前記積層構造上に形成されたコンフォーマルな下層と、前記コンフォーマルな下層の、前記積層構造とは反対側の上面と側面とに接するように形成されたブランケット上層とを含む、層間誘電体層と、
前記層間誘電体層の前記コンフォーマルな下層および前記ブランケット上層を前記金属接続スタッドまで実質的に垂直に貫通しており、前記磁気トンネル接合に対して自己整合されたビア・ホールと、
を含む、磁気デバイス。 - 少なくとも1つの磁気デバイスを含んでいる集積回路であって、前記少なくとも1つの磁気デバイスが、
磁気トンネル接合と、当該磁気トンネル接合上に形成された金属接続スタッドとを含む積層構造と、
前記積層構造上に形成された層間誘電体層であって、前記積層構造上に形成されたコンフォーマルな下層と、前記下層の、前記積層構造とは反対側の上面と側面とに接するように形成されたブランケット上層とを含む、層間誘電体層と、
前記層間誘電体層の前記コンフォーマルな下層および前記ブランケット上層を前記金属接続スタッドまで実質的に垂直に貫通しており、前記磁気トンネル接合に対して自己整合されたビア・ホールと、
を含む、集積回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/209,951 | 2005-08-23 | ||
US11/209,951 US7399646B2 (en) | 2005-08-23 | 2005-08-23 | Magnetic devices and techniques for formation thereof |
PCT/US2006/017418 WO2007024300A2 (en) | 2005-08-23 | 2006-05-04 | Magnetic devices and techniques for formation thereof |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009506531A JP2009506531A (ja) | 2009-02-12 |
JP2009506531A5 JP2009506531A5 (ja) | 2009-03-26 |
JP4939537B2 true JP4939537B2 (ja) | 2012-05-30 |
Family
ID=37772063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008527902A Expired - Fee Related JP4939537B2 (ja) | 2005-08-23 | 2006-05-04 | 磁気デバイスおよびその形成方法 |
Country Status (7)
Country | Link |
---|---|
US (2) | US7399646B2 (ja) |
EP (1) | EP1917678B1 (ja) |
JP (1) | JP4939537B2 (ja) |
KR (1) | KR101027226B1 (ja) |
CN (1) | CN101288150B (ja) |
TW (1) | TW200729412A (ja) |
WO (1) | WO2007024300A2 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080124937A1 (en) * | 2006-08-16 | 2008-05-29 | Songlin Xu | Selective etching method and apparatus |
US7989224B2 (en) | 2009-04-30 | 2011-08-02 | International Business Machines Corporation | Sidewall coating for non-uniform spin momentum-transfer magnetic tunnel junction current flow |
JP5010650B2 (ja) * | 2009-08-11 | 2012-08-29 | 株式会社東芝 | 磁気抵抗メモリ |
US20110065276A1 (en) * | 2009-09-11 | 2011-03-17 | Applied Materials, Inc. | Apparatus and Methods for Cyclical Oxidation and Etching |
US8981502B2 (en) * | 2010-03-29 | 2015-03-17 | Qualcomm Incorporated | Fabricating a magnetic tunnel junction storage element |
US9054297B2 (en) | 2010-12-17 | 2015-06-09 | Everspin Technologies, Inc. | Magnetic random access memory integration having improved scaling |
US8921959B2 (en) * | 2011-07-26 | 2014-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | MRAM device and fabrication method thereof |
US8881209B2 (en) | 2012-10-26 | 2014-11-04 | Mobitv, Inc. | Feedback loop content recommendation |
US9172033B2 (en) | 2013-07-03 | 2015-10-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | MRAM device and fabrication method thereof |
US9318696B2 (en) | 2014-03-03 | 2016-04-19 | Qualcomm Incorporated | Self-aligned top contact for MRAM fabrication |
US9847473B2 (en) | 2015-04-16 | 2017-12-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | MRAM structure for process damage minimization |
US9490168B1 (en) | 2015-05-13 | 2016-11-08 | International Business Machines Corporation | Via formation using sidewall image transfer process to define lateral dimension |
US10707411B1 (en) | 2015-06-19 | 2020-07-07 | Marvell International Ltd. | MRAM structure for efficient manufacturability |
US9502640B1 (en) * | 2015-11-03 | 2016-11-22 | International Business Machines Corporation | Structure and method to reduce shorting in STT-MRAM device |
WO2017177389A1 (zh) * | 2016-04-13 | 2017-10-19 | 深圳线易科技有限责任公司 | 具有集成磁性器件的转接板 |
US10276436B2 (en) | 2016-08-05 | 2019-04-30 | International Business Machines Corporation | Selective recessing to form a fully aligned via |
KR20190038945A (ko) * | 2016-08-29 | 2019-04-09 | 도쿄엘렉트론가부시키가이샤 | 실리콘 질화물의 준원자 층 에칭 방법 |
US10446405B2 (en) | 2017-02-23 | 2019-10-15 | Tokyo Electron Limited | Method of anisotropic extraction of silicon nitride mandrel for fabrication of self-aligned block structures |
US10431470B2 (en) | 2017-02-23 | 2019-10-01 | Tokyo Electron Limited | Method of quasi-atomic layer etching of silicon nitride |
US9966337B1 (en) | 2017-03-15 | 2018-05-08 | International Business Machines Corporation | Fully aligned via with integrated air gaps |
CN107342240B (zh) * | 2017-06-08 | 2020-12-25 | 上海华力微电子有限公司 | 一种检测晶圆表面氮化硅残留的方法 |
CN116456806A (zh) | 2018-06-08 | 2023-07-18 | 联华电子股份有限公司 | 半导体元件 |
US11374170B2 (en) * | 2018-09-25 | 2022-06-28 | Applied Materials, Inc. | Methods to form top contact to a magnetic tunnel junction |
US11488863B2 (en) | 2019-07-15 | 2022-11-01 | International Business Machines Corporation | Self-aligned contact scheme for pillar-based memory elements |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0432227A (ja) * | 1990-05-29 | 1992-02-04 | Matsushita Electric Ind Co Ltd | コンタクトホール形成方法 |
JP2000040691A (ja) * | 1998-07-21 | 2000-02-08 | Oki Electric Ind Co Ltd | 半導体装置製造方法 |
JP2003229418A (ja) * | 2001-11-30 | 2003-08-15 | Tokyo Electron Ltd | エッチング方法 |
JP2003298015A (ja) * | 2002-03-28 | 2003-10-17 | Seiko Epson Corp | 強誘電体メモリ装置およびその製造方法 |
JP2003347279A (ja) * | 2002-05-24 | 2003-12-05 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2004055918A (ja) * | 2002-07-22 | 2004-02-19 | Toshiba Corp | 磁気記憶装置及びその製造方法 |
JP2004274016A (ja) * | 2003-02-18 | 2004-09-30 | Mitsubishi Electric Corp | 磁気記憶半導体装置 |
WO2004095515A2 (en) * | 2003-04-22 | 2004-11-04 | Freescale Semiconductor, Inc. | Methods for contracting conducting layers overlying magnetoelectronic elements of mram devices |
JP2005191280A (ja) * | 2003-12-25 | 2005-07-14 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
JP2005524238A (ja) * | 2002-04-30 | 2005-08-11 | マイクロン テクノロジー インコーポレイテッド | Mram素子の製造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5640343A (en) | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
KR19990065141A (ko) * | 1998-01-08 | 1999-08-05 | 윤종용 | 자기 정렬된 콘택홀 형성방법 |
US6165803A (en) * | 1999-05-17 | 2000-12-26 | Motorola, Inc. | Magnetic random access memory and fabricating method thereof |
DE10043159A1 (de) * | 2000-09-01 | 2002-03-21 | Infineon Technologies Ag | Speicherzellenanordnung und Verfahren zu deren Herstellung |
US6812040B2 (en) | 2002-03-12 | 2004-11-02 | Freescale Semiconductor, Inc. | Method of fabricating a self-aligned via contact for a magnetic memory element |
KR100533971B1 (ko) * | 2002-12-12 | 2005-12-07 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
KR100485384B1 (ko) | 2003-02-03 | 2005-04-27 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
US20040257861A1 (en) * | 2003-06-17 | 2004-12-23 | Berndt Dale F. | Method of incorporating magnetic materials in a semiconductor manufacturing process |
US6713802B1 (en) | 2003-06-20 | 2004-03-30 | Infineon Technologies Ag | Magnetic tunnel junction patterning using SiC or SiN |
US6783999B1 (en) | 2003-06-20 | 2004-08-31 | Infineon Technologies Ag | Subtractive stud formation for MRAM manufacturing |
US20050090119A1 (en) * | 2003-10-24 | 2005-04-28 | Heon Lee | Magnetic tunnel junction device with dual-damascene conductor and dielectric spacer |
KR100561859B1 (ko) * | 2004-01-16 | 2006-03-16 | 삼성전자주식회사 | 컨택홀이 없는 나노 크기의 자기터널접합 셀 형성 방법 |
US7205164B1 (en) * | 2005-01-19 | 2007-04-17 | Silicon Magnetic Systems | Methods for fabricating magnetic cell junctions and a structure resulting and/or used for such methods |
-
2005
- 2005-08-23 US US11/209,951 patent/US7399646B2/en not_active Expired - Fee Related
-
2006
- 2006-05-04 CN CN2006800305446A patent/CN101288150B/zh not_active Expired - Fee Related
- 2006-05-04 JP JP2008527902A patent/JP4939537B2/ja not_active Expired - Fee Related
- 2006-05-04 WO PCT/US2006/017418 patent/WO2007024300A2/en active Search and Examination
- 2006-05-04 KR KR1020087002469A patent/KR101027226B1/ko not_active IP Right Cessation
- 2006-05-04 EP EP06759161.0A patent/EP1917678B1/en not_active Not-in-force
- 2006-08-10 TW TW095129353A patent/TW200729412A/zh unknown
-
2007
- 2007-10-29 US US11/926,845 patent/US8164128B2/en not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0432227A (ja) * | 1990-05-29 | 1992-02-04 | Matsushita Electric Ind Co Ltd | コンタクトホール形成方法 |
JP2000040691A (ja) * | 1998-07-21 | 2000-02-08 | Oki Electric Ind Co Ltd | 半導体装置製造方法 |
JP2003229418A (ja) * | 2001-11-30 | 2003-08-15 | Tokyo Electron Ltd | エッチング方法 |
JP2003298015A (ja) * | 2002-03-28 | 2003-10-17 | Seiko Epson Corp | 強誘電体メモリ装置およびその製造方法 |
JP2005524238A (ja) * | 2002-04-30 | 2005-08-11 | マイクロン テクノロジー インコーポレイテッド | Mram素子の製造方法 |
JP2003347279A (ja) * | 2002-05-24 | 2003-12-05 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2004055918A (ja) * | 2002-07-22 | 2004-02-19 | Toshiba Corp | 磁気記憶装置及びその製造方法 |
JP2004274016A (ja) * | 2003-02-18 | 2004-09-30 | Mitsubishi Electric Corp | 磁気記憶半導体装置 |
WO2004095515A2 (en) * | 2003-04-22 | 2004-11-04 | Freescale Semiconductor, Inc. | Methods for contracting conducting layers overlying magnetoelectronic elements of mram devices |
JP2006524436A (ja) * | 2003-04-22 | 2006-10-26 | フリースケール セミコンダクター インコーポレイテッド | Mramデバイスの磁気エレクトロニクス素子を覆う導電層への接触方法 |
JP2005191280A (ja) * | 2003-12-25 | 2005-07-14 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20070048950A1 (en) | 2007-03-01 |
KR101027226B1 (ko) | 2011-04-06 |
KR20080045122A (ko) | 2008-05-22 |
WO2007024300A3 (en) | 2008-06-05 |
EP1917678A4 (en) | 2012-08-22 |
CN101288150B (zh) | 2010-05-19 |
WO2007024300A2 (en) | 2007-03-01 |
EP1917678A2 (en) | 2008-05-07 |
US20080043379A1 (en) | 2008-02-21 |
CN101288150A (zh) | 2008-10-15 |
US7399646B2 (en) | 2008-07-15 |
JP2009506531A (ja) | 2009-02-12 |
EP1917678B1 (en) | 2013-11-20 |
US8164128B2 (en) | 2012-04-24 |
TW200729412A (en) | 2007-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4939537B2 (ja) | 磁気デバイスおよびその形成方法 | |
KR102363097B1 (ko) | Mram mtj 상단 전극 접속을 위한 방법 | |
TWI791903B (zh) | 積體電路及其形成方法 | |
CN106876423B (zh) | 集成有磁性隧道结的半导体结构及其制造方法 | |
US6784510B1 (en) | Magnetoresistive random access memory device structures | |
US8110881B2 (en) | MRAM cell structure with a blocking layer for avoiding short circuits | |
KR101096343B1 (ko) | 반도체 소자의 위에 놓여지는 전극과 전기적 통신을 하는 방법 및 구조 | |
KR102354654B1 (ko) | Mtj 제조에서의 구배 보호 층 | |
WO2015134206A1 (en) | Self-aligned top contact for mram fabrication | |
US10937946B2 (en) | Semiconductor structure and method for forming the same | |
TWI777609B (zh) | 記憶體裝置和其製造方法 | |
KR102623754B1 (ko) | 자기 터널 접합 디바이스 및 방법 | |
US11659772B2 (en) | Semiconductor structure and method for forming the same | |
US11856870B2 (en) | MRAM structure and method of fabricating the same | |
US10062733B1 (en) | Integrated circuits with magnetic tunnel junction memory cells and methods for producing the same | |
TW202236707A (zh) | 半導體結構 | |
TW202301570A (zh) | 記憶裝置的製作方法 | |
CN112713239B (zh) | 包括埋入式磁阻式随机存取存储器半导体装置的制作方法 | |
JP2001284354A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081225 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110826 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20110826 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20120207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120224 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |