JP4308018B2 - エッチング方法 - Google Patents

エッチング方法 Download PDF

Info

Publication number
JP4308018B2
JP4308018B2 JP2003564924A JP2003564924A JP4308018B2 JP 4308018 B2 JP4308018 B2 JP 4308018B2 JP 2003564924 A JP2003564924 A JP 2003564924A JP 2003564924 A JP2003564924 A JP 2003564924A JP 4308018 B2 JP4308018 B2 JP 4308018B2
Authority
JP
Japan
Prior art keywords
etching
frequency power
upper electrode
film layer
high frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003564924A
Other languages
English (en)
Other versions
JPWO2003065435A1 (ja
Inventor
朝夫 山下
文彦 樋口
隆 榎本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JPWO2003065435A1 publication Critical patent/JPWO2003065435A1/ja
Application granted granted Critical
Publication of JP4308018B2 publication Critical patent/JP4308018B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Description

技術分野
本発明は，プラズマ処理によって行うエッチング方法に関する。
背景技術
被処理基板上にメモリ，ロジック等のＭＯＳ構造などを形成する際，シリコン酸化膜，多結晶シリコン膜等のシリコン系半導体膜層のエッチングが行われる。例えば被処理基板上にゲート電極を加工する場合，被処理基板上に絶縁膜として形成された下地のシリコン酸化膜であるゲート酸化膜に，多結晶シリコン膜であるポリシリコン膜をＣＶＤ（化学気相成長法）などにより積層した層構造をエッチングする工程が行われる。
このようなエッチングを行うプラズマ処理装置としては，気密な処理室内に互いに対向する上部電極と下部電極を設けこの両方の電極に高周波電力を印加可能としたプラズマ処理装置がある。
このプラズマ処理装置によってゲート電極を加工する場合に上記層構造に対して酸化膜などのマスクパターンをマスクとしてポリシリコン膜をエッチングする際，処理容器内にＣｌ２，ＨＢｒ，Ｏ２等の処理ガスを導入してプラズマ処理を行う。このとき，エッチングレートを高めるため等の目的で上部電極及び下部電極の両方に高周波電力を印加し，下地のゲート酸化膜が露出されるまでエッチングを行った後，残りの部分をオーバーエッチングしていた。
最近，半導体装置の集積度が飛躍的に向上し，それに伴って被処理基板上に形成される各種素子の更なる微細化も技術的要求項目の一つとして挙げられている。この素子の微細化等のために例えばゲート電極を加工する際にも下地に使用されるゲート酸化膜の膜厚もさらに薄膜化が図られている。
ところが，上述したような従来のプラズマエッチングではエッチング処理全体としての高エッチングレート等を目的としてプラズマ処理装置の処理室内に上部電極と下部電極を設け，両方の電極に高周波電力を印加していたため，多結晶シリコン膜のゲート酸化膜に対する選択比が小さくなり，下地のゲート酸化膜が薄い程，ゲート酸化膜まで抜けてしまうという問題があった。
一方，多結晶シリコン膜のゲート酸化膜に対する選択比を増大させるには，プラズマ処理装置の処理室内に下部電極のみを設け，下部電極のみに高周波電力を印加してエッチングを行うことも考えられる。ところが，下部電極のみに高周波電力を印加してエッチングを行ったのではエッチングレートが低下してしまうという問題があった。
特に，選択比を大きくすると，エッチングによるＳｉＢｒなどの反応生成物が多い状態，いわゆるデポリッチの状態になることが多いため，この反応生成物が堆積してゲートの下部に大きくテーパができ，異方性形状が得られない。このように，被処理基板面に垂直方向のエッチング形状と選択比とはトレードオフの関係にある。
そこで，本発明は，このような問題に鑑みてなされたもので，その目的とするところは，エッチングの選択比を向上させつつ形状の異方性も向上させること（例えば被処理基板面に垂直なパターン形状を得ること）ができ，エッチング処理全体としてのエッチングレートの低下も防止できるエッチング方法を提供することを目的としている。
発明の開示
上記課題を解決するために，本発明によれば，気密な処理室内に互いに対向する上部電極と下部電極を設け両方の電極に高周波電力を印加可能としたプラズマ処理装置により，前記処理室内に処理ガスを導入し被処理体に形成された絶縁膜層上の被処理膜層に対してプラズマエッチング処理を施すエッチング方法として新規かつ改良された方法が提供される。
すなわち，本発明にかかる発明は，前記上部電極と前記下部電極の両方に高周波電力を印加し，前記被処理膜層に対してプラズマエッチング処理を施す途中で，前記上部電極に印加する高周波電力を所定電力以下にすることを特徴としている。
また，前記被処理膜層は，前記被処理体に形成された絶縁膜層上にあることが好ましい。また，前記第１のエッチング工程の途中で前記上部電極に印加する高周波電力を０．１６Ｗ／ｃｍ２以下（直径２００ｍｍのウェハの場合には約５０Ｗ以下）にすることが好ましく，０Ｗ／ｃｍ２にすることがより好ましい。この場合，前記下部電極に印加する高周波電力は，０．４Ｗ／ｃｍ２以下（直径２００ｍｍのウェハの場合には約１５０Ｗ以下）とすることが好ましい。
また，ある観点から詳細に本願発明の特徴を言えば，前記上部電極と前記下部電極の両方に高周波電力を印加しマスクパターンをマスクとして，このマスクパターンの開口部の深さ方向へ前記被処理膜層にエッチング処理を施すメインエッチング工程と，前記メインエッチング工程の後，前記被処理膜層の残存した部分を除去するエッチング処理を施すオーバーエッチング工程とを有し，前記メインエッチング工程の途中で，前記上部電極に印加する高周波電力を所定電力以下に下げて前記絶縁膜層の一部が露出するまで前記被処理膜層にエッチング処理を施すことを特徴としている。
さらに，前記メインエッチング工程は，前記絶縁膜層が露出しない程度まで前記被処理膜層にエッチング処理を施す第１のメインエッチング工程と，前記第１のメインエッチング工程の後，前記上部電極に印加する高周波電力を前記第１のメインエッチング工程の場合よりも低い所定電力以下に下げて前記絶縁膜層の一部が露出するまで前記被処理膜層にエッチング処理を施す第２のメインエッチング工程とを有することが好ましい。
特に，前記第２のメインエッチング工程で前記上部電極に印加する高周波電力を０．１６Ｗ／ｃｍ２以下にすることが好ましく，０Ｗ／ｃｍ２にすることがより好ましい。この場合，前記下部電極に印加する高周波電力は，０．４Ｗ／ｃｍ２以下とすることが好ましい。
また，別の観点から詳細に本願発明の特徴を言えば，前記上部電極と前記下部電極の両方に高周波電力を印加しマスクパターンをマスクとして，このマスクパターンの開口部の深さ方向へ前記絶縁膜層の一部が露出する程度まで前記被処理膜層にエッチング処理を施すメインエッチング工程と，前記メインエッチング工程の後，前記被処理膜層の残存した部分を除去するエッチング処理を施すオーバーエッチング工程とを有し，前記オーバーエッチング工程で前記上部電極に印加する高周波電力を所定電力以下に下げて，残った被処理膜層にエッチング処理を施すことを特徴としている。
特に，前記オーバーエッチング工程で前記上部電極に印加する高周波電力を０．１６Ｗ／ｃｍ２以下にすることが好ましく，０Ｗ／ｃｍ２にすることがより好ましい。この場合，前記下部電極に印加する高周波電力は，０．４Ｗ／ｃｍ２以下とすることが好ましい。
また，本発明の別の観点にかかる発明は，前記上部電極と前記下部電極の両方に高周波電力を印加しマスクパターンをマスクとして，このマスクパターンの開口部の深さ方向へ前記絶縁膜層の一部が露出するまで前記被処理膜層にエッチング処理を施すメインエッチング工程と，前記メインエッチング工程の後，前記被処理膜層の残存した部分を除去するエッチング処理を施すオーバーエッチング工程とを有し，前記メインエッチング工程の途中と前記オーバーエッチング工程とのうちいずれか一方又は両方で，前記上部電極に印加する高周波電力を所定電力以下に下げて前記被処理膜層にエッチング処理を施すことを特徴としている。
また，本発明の別の観点にかかる発明は，前記上部電極と前記下部電極の両方に高周波電力を印加しマスクパターンをマスクとして，このマスクパターンの開口部の深さ方向へ前記絶縁膜層が露出しない程度まで前記被処理膜層にエッチング処理を施す第１のメインエッチング工程と，前記第１のメインエッチング工程の後，前記絶縁膜層の一部が露出するまで前記被処理膜層にエッチング処理を施す第２のメインエッチング工程と，前記被処理膜層の残存した部分を除去するエッチング処理を施すオーバーエッチング工程とを有し，前記第２のメインエッチング工程からオーバーエッチング工程まで，前記上部電極に印加する高周波電力を所定電力以下に下げて前記被処理膜層にエッチング処理を施すことを特徴としている。
特に，前記第２のメインエッチング工程から前記オーバーエッチング工程までにおいて，前記上部電極に印加する高周波電力を０．１６Ｗ／ｃｍ２以下にすることが好ましく，０Ｗ／ｃｍ２にすることがより好ましい。この場合，前記下部電極に印加する高周波電力は，０．４Ｗ／ｃｍ２以下とすることが好ましい。
このような発明によれば，メインエッチング工程の途中又はオーバーエッチング工程のいずれか一方又は両方で，上部電極に印加する高周波電力を所定値以下，例えば０．１６Ｗ／ｃｍ２以下にするとエッチングによる反応生成物が上部電極に付着し，より好ましくは０Ｗ／ｃｍ２にすると，さらに多くの反応生成物が上部電極に付着する。
また，高周波電力が０．１６Ｗ／ｃｍ２以下なら上部電極にシース電圧が発生しても極力小さく，また高周波電力が０Ｗ／ｃｍ２であれば上部電極にシース電圧は発生しないため，上部電極に付着した反応生成物がウェハ上に降ってくることを極力防止することができる。このため，エッチングによる反応生成物がウェハ上に極力堆積しない状態（デポレスの状態）にすることができる。
このため，ゲート酸化膜層などの絶縁膜層に対するポリシリコン膜層などの被処理膜層の選択比（絶縁膜層のエッチングレートに対する被処理膜のエッチングレート又は絶縁膜層のエッチング速度に対する被処理膜のエッチング速度）を高くしつつ，しかもエッチングによる反応生成物がウェハ上に極力堆積しない状態にすること（例えば被処理基板面に垂直なパターン形状を得ること）ができる。このため，ゲートの形状をその底部にテーパが極力形成されないような形状にすることができる。従って，選択性を向上させつつ，形状の異方性も向上させることができる。また，第１のメインエッチング工程において絶縁膜層が露出しない程度までは上部電極と下部電極の両方に高周波電力を印加したエッチング処理を施すため，エッチング処理全体としてのエッチングレートの低下も防ぐことができる。
なお，本明細書中１ｍＴｏｒｒは（１０−３×１０１３２５／７６０）Ｐａ，１ｓｃｃｍは（１０−６／６０）ｍ３／ｓｅｃとする。
発明を実施するための最良の形態
以下に添付図面を参照しながら，本発明にかかる装置の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
図１は本実施の形態にかかるエッチング方法を実施するためのエッチング装置の一例としての平行平板型のプラズマエッチング装置の概略構成を示す。
このエッチング装置１００の保安接地された処理容器１０２内には，処理室１０４が形成されており，この処理室１０４内には，上下動自在なサセプタを構成する下部電極１０６が配置されている。下部電極１０６の上部には，高圧直流電源１０８に接続された静電チャック１１０が設けられており，この静電チャック１１０の上面に被処理体，例えば半導体ウェハ（以下，「ウェハ」と称する。）Ｗが載置される。さらに，下部電極１０６上に載置されたウェハＷの周囲には，絶縁性のフォーカスリング１１２が配置されている。また，下部電極１０６には，整合器１１８を介して第２高周波電源１２０が接続されている。
また，下部電極１０６の載置面と対向する処理室１０４の天井部には，多数のガス吐出孔１２２ａを備えた上部電極１２２が配置されている。上部電極１２２と処理容器１０２との間には絶縁体１２３が介装され電気的に絶縁されている。また，上部電極１２２には，整合器１１９を介してプラズマ生成高周波電力を出力する第１高周波電源１２１が接続されている。
なお，上記上部電極１２２には第１高周波電源１２１から例えば３０ＭＨｚ以上，好ましくは６０ＭＨｚの第１高周波電力が供給される。また，下部電極１０６には，第１高周波電源１２０からの高周波電力の周波数よりも低い周波数，例えば１ＭＨｚ以上で，３０ＭＨｚよりも小さい周波数，好ましくは１３．５６ＭＨｚの第２高周波電力が供給される。上記各電極１０６，１２２に印加される高周波電力は例えば０Ｗ〜６５０Ｗまで切替えることができるようになっている。
上記ガス吐出孔１２２ａには，ガス供給管１２４が接続され，さらにそのガス供給管１２４には，例えばＣｌ２を供給するプロセスガス供給系１２６ａと，Ｏ２を供給するプロセスガス供給系１２６ｂ，少なくともＨとＢｒを含むガスさらに具体的にはＨＢｒを供給するプロセスガス供給系１２６ｃ，少なくともＣとＦを含むガスさらに具体的にはＣＦ４を供給するプロセスガス供給系１２６ｄ，Ｈｅを供給するプロセスガス供給系１２６ｅが接続されている。
各プロセスガス供給系１２６ａ，１２６ｂ，１２６ｃ，１２６ｄ，１２６ｅには，それぞれ開閉バルブ１３２ａ，１３２ｂ，１３２ｃ，１３２ｄ，１３２ｅと流量調整バルブ１３４ａ，１３４ｂ，１３４ｃ，１３４ｄ，１３４ｅを介して，Ｃｌ２ガス供給源１３６ａ，Ｏ２ガス供給源１３６ｂ，ＨＢｒガス供給源１３６ｃ，ＣＦ４ガス供給源１３６ｄ，Ｈｅガス供給源１３６ｅが接続されている。
また，処理容器１０２の下方には，不図示の真空引き機構と連通する排気管１５０が接続されており，その真空引き機構の作動により，処理室１０４内を所定の減圧雰囲気に維持することができる。
次に，上記エッチング装置を用いて本実施の形態にかかるエッチング方法を適用する工程について図２〜図８を参照しながら説明する。先ず，本発明にかかるエッチング方法を適用する膜構造の具体例について図２（ａ）を参照しながら説明する。
この膜構造は次のように形成される。被処理体例えば直径２００ｍｍのウェハのシリコン基板２００の上面に，絶縁膜としてゲート酸化膜（例えばＳｉＯ２膜）２０２を形成する。その後，シリコン基板２００の上に全面にわたって多結晶シリコン膜としてポリシリコン膜２０４を堆積する。その後，フォトリソグラフィーなどを用いてパターニングされたフォトレジストマスクからのパターン転写によりポリシリコン膜２０４上にＳｉＯ２など酸化膜２０６のマスクパターンを形成する。
次に，こうして形成された図２（ａ）に示すような膜構造に対して，上記エッチング装置を用いてエッチング処理を行う。先ず少なくともＣＦ４とＯ２を含む混合ガスを用いてポリシリコン膜２０４の露出面の自然酸化膜を除去するエッチング処理を行う（ＢＴ；ブレークスルーエッチング工程）。このブレークスルーエッチングを行う際の条件としては例えば処理容器１０２内の圧力が１０ｍＴｏｒｒ，上部電極１２２と下部電極１０６との間隔１４０ｍｍ，ＣＦ４／Ｏ２のガス流量比（ＣＦ４のガス流量／Ｏ２のガス流量）は１３４ｓｃｃｍ／２６ｓｃｃｍとし，ウェハを吸着する静電チャックに印加する電圧は２．５ｋＶ，ウェハ裏面冷却ガス圧力はセンタ，エッジともに３ｍＴｏｒｒ，処理室１０４内の設定温度については下部電極を７５℃，上部電極を８０℃，側壁部を６０℃とする。
また，この場合には両電極１０６，１２２に高い高周波電力を印加する。例えば上部電極１２２に印加する高周波電力を６５０Ｗ，下部電極１０６に印加する高周波電力を２２０Ｗとする。これにより，図２（ｂ）に示すようにポリシリコン膜２０４の露出面の自然酸化膜が除去される。
次いで，マスクパターンの開口部の深さ方向へポリシリコン膜層２０４にエッチング処理を施すメインエッチング工程を行う。このメインエッチング工程は，さらに第１のメインエッチング工程と第２のメインエッチング工程に分けられる。
このメインエッチング工程では，先ず少なくともＨＢｒとＯ２を含む混合ガスを処理ガスとしてマスクパターンの開口部の深さ方向へゲート酸化膜２０２が露出しない程度まで，例えばポリシリコン膜２０４を８５％程度まで削るエッチング処理を行う（ＭＥ１：第１のメインエッチング工程）。この第１のメインエッチング工程では，未だゲート酸化膜が露出しないので主にポリシリコン膜２０４のエッチングレートが高くなるような条件でエッチングを行う。
第１のメインエッチングを行う際の条件としては例えば処理容器１０２内の圧力が２０ｍＴｏｒｒ，上部電極１２２と下部電極１０６との間隔１４０ｍｍ，ＨＢｒ／Ｏ２のガス流量比（ＨＢｒのガス流量／Ｏ２のガス流量）は４００ｓｃｃｍ／１ｓｃｃｍとし，ウェハを吸着する静電チャックに印加する電圧は２．５ｋＶ，ウェハ裏面冷却ガス圧力はセンタ，エッジともに３ｍＴｏｒｒ，処理室１０４内の設定温度については下部電極を７５℃，上部電極を８０℃，側壁部を６０℃とする。
また，この場合にも両電極１０６，１２２に比較的高い高周波電力を印加する。例えば上部電極１２２に印加する高周波電力を２００Ｗ，下部電極１０６に印加する高周波電力を１００Ｗとする。これにより，図２（ｃ）に示すようにポリシリコン膜２０４のマスクパターンの開口部が８５％程度エッチングされる。
このように，第１のメインエッチング工程の終点を検出するには，次のような方法がある。例えば１つの方法として，予めダミーウェハを用いてポリシリコン膜２０４を所望の深さ（例えば８５％程度）までエッチングした時間を検出しておく。そして，第１のメインエッチング工程を上記検出した時間だけ行う。これにより，ポリシリコン膜２０４を深さ方向へ所望の深さだけエッチングすることができる。
また，別の方法として，第１のメインエッチング工程の終点をゲート酸化膜２０２の上面（ポリシリコン膜２０４とゲート酸化膜２０２の境界面）からのポリシリコン膜２０４の膜厚で検出するようにしてもよい。上述した１つの方法のようにエッチング時間を決めてエッチングする場合には，ポリシリコン膜２０４の上面から所定の時間エッチングされたところでエッチングを終了することになる。従って，ポリシリコン膜２０４の膜厚に誤差やばらつきがあると，エッチングを終了したときに，ゲート酸化膜２０２の上面からのポリシリコン膜２０４の膜厚が変ってしまうおそれがある。従って，第１のメインエッチング工程の終点をゲート酸化膜２０２の上面からの膜厚で検出することができれば，ポリシリコン膜２０４の膜厚に誤差やばらつきがあっても常にゲート酸化膜２０２の上面から所定の膜厚のところまでエッチングすることができる。
このように，第１のメインエッチング工程の終点をゲート酸化膜２０２の上面からの膜厚で検出する方法を図４〜図６を参照しながら説明する。図４に示すように処理室１０４の上部電極に筒状の観察部１４０を設け，この観察部１４０を介して光源（図示しない）からの光をウェハ上に照射するとともに，反射光の波長の干渉光を例えばポリクロメータ（図示しない）により検出し，この干渉光の変化に基づいて検出する。
より具体的に説明すると，この観察部１４０は，その上端に石英ガラス等により形成された窓部１４２が設けられている。また観察部１４０は，上記窓部１４２に対向して設けられた集光レンズ１４４を介して光ファイバ１４６などにより，光源及びポリクロメータに接続されている。光源としては例えばキセノンランプやタングステンランプなどが用いられる。
図４及び図５に示すように光源例えばキセノンランプからの白色光Ｌを観察部１４０からウェハ上に向けて照射すると，白色光Ｌの一部はポリシリコン膜２０４の表面から反射光Ｌ１として反射され，残余の白色光Ｌはポリシリコン膜２０４を透過し，ポリシリコン膜２０４とゲート酸化膜２０２との境界面から反射光Ｌ２として反射される。これらの反射光Ｌ１，Ｌ２は干渉光となって，観察部１４０から光ファイバなどを介してポリクロメータにより検出される。
こうして得られた反射光Ｌ１，Ｌ２の干渉光は，ポリシリコン膜２０４がエッチングされるに従って図６に示すように変化する。図６は，横軸にポリシリコン膜２０４のエッチング時間をとり，縦軸に干渉光の単位時間あたりの発光強度をとったものである。図６に示すように干渉光の上記発光強度は，ポリシリコン膜２０４の残存膜厚が薄くなるに連れて周期的な変動を繰り返し，ポリシリコン膜２０４の残存膜厚がなくなるところで最も大きくなり，残存膜厚が完全になくなると一定になる。このように，干渉光の上記発光強度が一定となったところが，ポリシリコン膜２０４がエッチングされ，ゲート酸化膜２０２が露出した時点Ｅである。
従って，第１のメインエッチング工程の終点は，この時点Ｅ以前にあるはずである。そこで，予めダミーウェハを用いて，ポリシリコン膜２０４がゲート酸化膜２０２の上面から所望の膜厚となる時点の干渉光の反射強度（例えば図６に示す時点Ｐの反射強度）を検出しておく。そして，干渉光の反射強度をモニタし，検出した反射強度の時点に達したら第１のメインエッチングを終了する。これにより，ポリシリコン膜２０４は所望の深さ，すなわちゲート酸化膜２０２の上面から所望の膜厚のところまでエッチングされる。
本実施の形態では，例えばゲート酸化膜２０２の上面からの厚さが例えば３０ｎｍ程度のところを第１のメインエッチング工程の終点としている（例えば図６に示す時点Ｐ）。この３０ｎｍという厚さは，ポリシリコン膜２０４の厚さ全体から見ると約１５％の厚さであり，別の言い方をすれば第１のメインエッチング工程の終点はポリシリコン膜２０４を８５％程度エッチングしたところと言える。
なお，この方法では，ポリシリコン膜２０４におけるゲート酸化膜２０２の上面からの残膜に基づいて第１のメインエッチング工程の終点を検出するので，たとえエッチング前のポリシリコン膜２０４などの膜厚にばらつきがあっても，ゲート酸化膜２０２の上面から所定の膜厚のところまでのエッチングを正確に行うことができる。
そして，上述したような方法により第１のメインエッチング工程の終点が検出されると第１のメインエッチング工程を終了する。
次に，少なくともＨＢｒとＯ２とＨｅを含む混合ガスを処理ガスとしてゲート酸化膜２０２が露出するまでポリシリコン膜２０４のエッチング処理を行う（ＭＥ２；第２のメインエッチング工程）。
第２のメインエッチング工程では，エッチングが進むに連れてゲート酸化膜２０２が露出し始めるため，ゲート酸化膜破れを防止するためにゲート酸化膜２０２に対するポリシリコン膜２０４の選択比（ゲート酸化膜２０２のエッチングレートに対するポリシリコン膜２０４のエッチングレート又はゲート酸化膜２０２のエッチング速度に対するポリシリコン膜２０４のエッチング速度）を向上させる必要がある。このため，例えばＯ２やＨＢｒの流量比を多くしている。
ところが，これらの流量比が多いとエッチングによる反応生成物が多い状態（デポリッチの状態）になり易い。このような反応生成物が多いとウェハ上に堆積してゲートの下部にテーパが形成されてしまう。このため，ゲートの底部にテーパが形成され，形状の異方性の向上を図ることができない。従って，上記選択比を向上させつつ，ゲートの形状をその底部にテーパが極力形成されないような形状にするためには反応生成物を少なくしてウェハ上に極力堆積しない状態にする必要がある。
そこで，実験を重ねた結果，メインエッチング工程中，すなわち第１の実施の形態の場合には第１のメインエッチングの後に上部電極１２２に印加する高周波電力を所定電力以下にすることにより，ゲート酸化膜２０２に対するポリシリコン膜２０４の選択比（ゲート酸化膜２０２のエッチングレートに対するポリシリコン膜２０４のエッチングレート又はゲート酸化膜２０２のエッチング速度に対するポリシリコン膜２０４のエッチング速度）を向上させつつ，反応生成物を少なくしてウェハ上に極力堆積しない状態にすることができることがわかった。
すなわち，上部電極１２２に印加する高周波電力を所定値以下，例えば直径２００ｍｍのウェハにエッチングする場合には約５０Ｗ（０．１６Ｗ／ｃｍ２）以下，より好ましくは０Ｗ（０Ｗ／ｃｍ２）にすると，エッチングによる反応生成物が上部電極１２２に付着する。さらに，高周波電力が５０Ｗ以下なら上部電極１２２にシース電圧が発生しても極力小さく，また高周波電力が０Ｗであれば上部電極１２２に実効的なシース電圧は発生しないため，上部電極１２２に付着した反応生成物がウェハ上に降ってくることを極力防止することができる。このため，エッチングによる反応生成物がウェハ上に極力堆積しない状態（デポレスの状態）にすることができる。
このような原理に基づいて第２のメインエッチングを行う。この第２のメインエッチングを行う際の条件としては例えば処理容器１０２内の圧力が２０ｍＴｏｒｒ，上部電極１２２と下部電極１０６との間隔１４０ｍｍ，ＨＢｒ／Ｏ２／Ｈｅのガス流量比（ＨＢｒのガス流量／Ｏ２のガス流量／Ｈｅのガス流量）は５００ｓｃｃｍ／１５ｓｃｃｍ／４４０ｓｃｃｍとし，ウェハを吸着する静電チャックに印加する電圧は２．５ｋＶ，ウェハ裏面冷却ガス圧力はセンタ，エッジともに３ｍＴｏｒｒ，処理室１０４内の設定温度については下部電極を７５℃，上部電極を８０℃，側壁部を６０℃とする。
また，下部電極１０６には上述の第１のメインエッチングと同様に例えば高周波電力１００Ｗを印加する。これに対して上部電極１２２に印加する高周波電力は，上述の第１のメインエッチングのときよりも低い所定電力に切替えて，上部電極１２２に印加する高周波電力を一気に低くする。例えばエッチングによる反応生成物がウェハ上に堆積しない程度，具体的には上部電極１２２に印加する高周波電力を０．１６Ｗ／ｃｍ２以下（直径２００ｍｍのウェハにエッチングする場合には約５０Ｗ以下）にするのが好ましく，０Ｗ／ｃｍ２とするのがより好ましい。この場合，下部電極１０６に印加する高周波電力を高くしすぎると，酸化膜破れが生じるおそれがある。このため，下部電極１０６に印加する高周波電力は０．４Ｗ／ｃｍ２以下（直径２００ｍｍのウェハにエッチングする場合には約１５０Ｗ以下）にすることが好ましい。
これにより，図３（ａ）に示すように残りのポリシリコン膜２０４がエッチングされ，ゲートの形状をその底部にテーパが極力形成されないような形状にすることができる。従って，選択性を向上させつつ，形状の異方性も向上させることができる。
なお，このような第２のメインエッチング工程におけるエッチング終点は，例えば上記観察部１４０へ光源からの光をウェハに向けて照射し，その反射光の干渉光の変化に基づいて検出してもよい。具体的には例えば図６に示すグラフにおいて発光強度が一定となった時点（Ｅ）を終点とする。
その他，第２のメインエッチング工程の終点は，処理室１０４内で励起されたプラズマの発光スペクトルの変化に基づいて検出してもよい。具他的には処理室１０４の側壁に例えば石英から成るプラズマ光の検出窓（図示しない）を設け，この検出窓を介して処理室１０４内の発光スペクトルを，処理室１０４の外部に設けた終点検出器（図示しない）の光受容部に伝達する。そして，終点検出器では，光受容部で伝達された発光スペクトルの変化に基づいてエッチング処理の終点を検出する。
例えば第２のメインエッチング工程の処理時には，処理室１０４内にプラズマが励起され，そのプラズマによりウェハＷに対して所定のエッチング処理が施される。この際，ウェハＷの処理に伴ってプラズマの発光スペクトルが変化する。そこで，第２のメインエッチング工程の終点において予め発光スペクトルがどのように変化するかを検出しておき．実際にウェハＷを第２のメインエッチングする際にそのような変化が生じたところをエッチング終点として検出する。そして，上述したような方法によりエッチング終点が検出されると第２のメインエッチングを終了する。
次に，ポリシリコン膜層２０４の残存した部分を除去するエッチング処理を施すオーバーエッチング工程を行う。すなわち，少なくともＨＢｒとＯ２を含む混合ガスを処理ガスとして最終的に残った部分（ゲートの底部のテーパ部分など）のポリシリコン膜２０４をエッチングする（ＯＥ；オーバーエッチング工程）。
オーバーエッチング工程を行う際の条件としては例えば処理容器１０２内の圧力が１５０ｍＴｏｒｒ，上部電極１２２と下部電極１０６との間隔１４０ｍｍ，ＨＢｒ／Ｏ２のガス流量比（ＨＢｒのガス流量／Ｏ２のガス流量）は１０００ｓｃｃｍ／４ｓｃｃｍとし，ウェハを吸着する静電チャックに印加する電圧は２．５ｋＶ，ウェハ裏面冷却ガス圧力はセンタ，エッジともに１０ｍＴｏｒｒ，処理室１０４内の設定温度については下部電極を７５℃，上部電極を８０℃，側壁部を６０℃とする。
この場合には残った部分のポリシリコン膜２０４のエッチングレートを大きくするため，両電極１０６，１２２に高い高周波電力を印加する。例えば上部電極１２２に印加する高周波電力を６５０Ｗ，下部電極１０６に印加する高周波電力を２００Ｗとする。なお，この場合には処理容器１０２内の圧力を例えば１５０ｍＴｏｒｒのように高圧状態にしているので，上部電極１２２に印加する高周波電力を６５０Ｗのような高圧にしてもプラズマ中のイオンが散乱されるためゲート酸化膜破れが発生することはない。これにより，図３（ｂ）に示すように最終的に残った部分（ゲートの底部のテーパ部分など）のポリシリコン膜２０４がエッチングされ，異方性形状のよいゲート電極（例えばゲート酸化膜に対して垂直なパターン形状のゲート電極）が形成される。
なお，このようなゲートを形成する際のポリシリコン膜のエッチングにおいては，例えばゲート酸化膜２０２が１５Å（Å；オングストローム），ポリシリコン膜２０４が１５０ｎｍ，マスクとなる酸化膜２０６が５０ｎｍの膜構造においては，エッチングレート１５００Å／ｍｉｎ以上，面内均一性±３．０％以内，ゲート下部のゲート酸化膜に対する角度が９０ｄｅｇ，ゲート酸化膜破れ（オキサイドブレイク）が生じないなどが好ましい条件として要求される。本発明にかかるエッチング処理はこれらの要求を満たすことができる。
ここで，第２のメインエッチング工程において上部電極１２２に３００Ｗの高周波電力を印加した場合と，第２のメインエッチング工程において上部電極１２２に高周波電力を印加しないで上記各エッチング処理を行った場合の実験結果を比較する。
図７は，第１，第２のメインエッチング工程において上部電極１２２に３００Ｗの高周波電力を印加してエッチング処理を行った場合の実験結果を示しており，図７（ａ）はウェハ上のセンタ部分にゲートを形成した場合，図７（ｂ）はウェハ上のエッジ部分にゲートを形成した場合である。この場合にはウェハ上のセンタ部分，エッジ部分ともに形成されたゲートの底部にテーパ部が残っている。
これに対して図８は，メインエッチング工程において途中で上部電極１２２の高周波電力を０Ｗ，すなわち上部電極１２２には高周波電力を印加しないで上記各エッチング処理を行った場合の実験結果を示しており，図８（ａ）はウェハ上のセンタ部分にゲートを形成した場合，図８（ｂ）はウェハ上のエッジ部分にゲートを形成した場合である。この場合にはウェハ上のセンタ部分，エッジ部分ともに形成されたゲートの底部に図７に示すようなテーパ部のない良好な形状に形成される。
このように，第１のメインエッチング工程の後に，上部電極１２２に印加する高周波電力を，第１のメインエッチング工程よりも低い５０Ｗ以下，より好ましくは０Ｗに切替えて一気に低くすることにより，ゲート酸化膜２０２に対するポリシリコン膜２０４の選択比（ゲート酸化膜２０２のエッチングレートに対するポリシリコン膜２０４のエッチングレート又はゲート酸化膜２０２のエッチング速度に対するポリシリコン膜２０４のエッチング速度）が高い状態で，しかもエッチングによる反応生成物がウェハ上に極力堆積しない状態（デポレスの状態）にすることができる。このため，ゲートの形状をその底部にテーパが極力形成されないような形状にすることができる。従って，第１の実施の形態によれば選択性を向上させつつ，形状の異方性も向上させることができる。
次に，添付図面を参照しながら，本発明にかかるエッチング方法の第２の実施形態について説明する。第１の実施の形態においてはメインエッチング工程の途中から上部電極１２２に印加する高周波電力を所定電力に低下させるようにする例を説明したが，第２の実施の形態においてはオーバーエッチング工程において上部電極１２２に印加する高周波電力を所定電力に低下させるようにする例を説明する。この第２の実施の形態における工程を図９〜図１２に示す。
先ず，本発明にかかるエッチング方法を適用する膜構造の具体例について図９（ａ）を参照しながら説明する。第２の実施の形態における膜構造は次のように形成される。被処理体例えば直径２００ｍｍのウェハのシリコン基板３００の上面に，絶縁膜としてゲート酸化膜３０２を形成する。その後，シリコン基板３００の上に全面にわたって多結晶シリコン膜としてポリシリコン膜３０４を堆積する。その後，フォトリソグラフィーなどを用いてポリシリコン膜３０４上に反射防止膜３０６を形成し，ＫｒＦなどのレジスト膜（ＰＲ）３０８のマスクパターンを形成する。
次に，こうして形成された図９（ａ）に示すような膜構造に対して，第１の実施の形態において説明したエッチング装置を用いてエッチング処理を行う。先ず少なくともＣｌ２とＯ２を含む混合ガスを用いてレジスト膜３０８のマスクパターンに対応して反射防止膜３０６を除去するエッチングを行う（ＡＲＣ：反射防止膜除去エッチング）。このＡＲＣエッチング工程を行う際の条件としては例えば処理容器１０２内の圧力が５ｍＴｏｒｒ，上部電極１２２と下部電極１０６との間隔８０ｍｍ，Ｃｌ２／Ｏ２のガス流量比（Ｃｌ２のガス流量／Ｏ２のガス流量）は１０ｓｃｃｍ／３０ｓｃｃｍとし，ウェハを吸着する静電チャックに印加する電圧は１．５ｋＶ，ウェハ裏面冷却ガス圧力はセンタ，エッジともに３ｍＴｏｒｒ，処理室１０４内の設定温度については下部電極を７０℃，上部電極を８０℃，側壁部を６０℃とする。また，上部電極１２２に印加する高周波電力を３００Ｗ，下部電極１０６に印加する高周波電力を３０Ｗとし，１００ｓｅｃ程度プラズマ処理を行う。これにより，図９（ｂ）に示すようにレジスト膜３０８のマスクパターンに対応して反射防止膜３０６が除去される。
続いて，この反射防止膜３０６及びレジスト膜３０８をマスクとして，少なくともＣＦ４とＯ２を含む混合ガスを用いてポリシリコン膜３０４の露出面の自然酸化膜を除去するエッチング処理を行う（ＢＴ；ブレークスルーエッチング工程）。ブレークスルーエッチング工程を行う際の条件としては例えば処理容器１０２内の圧力が１０ｍＴｏｒｒ，上部電極１２２と下部電極１０６との間隔８５ｍｍ，ＣＦ４／Ｏ２のガス流量比（ＣＦ４ガスの流量／Ｏ２ガスの流量）は６７ｓｃｃｍ／１３ｓｃｃｍとし，ウェハを吸着する静電チャックに印加する電圧は１．５ｋＶ，ウェハ裏面冷却ガス圧力はセンタ，エッジともに３ｍＴｏｒｒ，処理室１０４内の設定温度については下部電極を７０℃，上部電極を８０℃，側壁部を６０℃とする。また，上部電極１２２に印加する高周波電力を３５０Ｗ，下部電極１０６に印加する高周波電力を７５Ｗとし，５．０ｓｅｃ程度プラズマ処理を行う。これにより，図１０（ａ）に示すようにポリシリコン膜３０４の露出面の自然酸化膜が除去される。
次いで，マスクパターンの開口部の深さ方向へポリシリコン膜層３０４にエッチング処理を施すメインエッチング工程を行う。すなわち，ここでは先ず少なくともＨＢｒとＯ２を含む混合ガスを処理ガスとしてマスクパターンの開口部の深さ方向へゲート酸化膜３０２が露出しない程度まで，例えばポリシリコン膜３０４を８５％程度まで削るエッチング処理を行う（ＭＥ１：第１のメインエッチング工程）。この第１のメインエッチング工程では，未だゲート酸化膜が露出しないので主にポリシリコン膜３０４のエッチングレートが高くなるような条件でエッチングを行う。
第１のメインエッチング工程を行う際の条件としては例えば処理容器１０２内の圧力が５０ｍＴｏｒｒ，上部電極１２２と下部電極１０６との間隔１００ｍｍ，ＨＢｒ／Ｃｌ２のガス流量比（ＨＢｒのガス流量／Ｃｌ２のガス流量）は３５０ｓｃｃｍ／５０ｓｃｃｍとし，ウェハを吸着する静電チャックに印加する電圧は１．５ｋＶ，ウェハ裏面冷却ガス圧力はセンタ，エッジともに３ｍＴｏｒｒ，処理室１０４内の設定温度については下部電極を７０℃，上部電極を８０℃，側壁部を６０℃とする。また，上部電極１２２に印加する高周波電力を７００Ｗ，下部電極１０６に印加する高周波電力を７５Ｗとする。４５．０ｓｅｃ程度プラズマ処理を行う。これにより，図１０（ｂ）に示すようにポリシリコン膜３０４のマスクパターンの開口部が８５％程度エッチングされる。なお，第１のメインエッチング工程の終点は，第１の実施の形態と同様の方法で検出するようにしてもよい。
次に，ポリシリコン膜層３０４の残存した部分を除去するエッチング処理を施す第２のメインエッチング工程（ＭＥ２）を行う。この第２のメインエッチング工程では，先ず少なくともＨＢｒを含む混合ガスを処理ガスとしてゲート酸化膜３０２が露出するまでポリシリコン膜３０４のエッチング処理を行う。なお，第２のメインエッチングの終点は第１の実施の形態と同様に検出するようにしてもよい。
第２のメインエッチング工程を行う際の条件としては例えば処理容器１０２内の圧力が６０ｍＴｏｒｒ，上部電極１２２と下部電極１０６との間隔９０ｍｍ，ＨＢｒのガス流量は３００ｓｃｃｍとし，ウェハを吸着する静電チャックに印加する電圧は１．５ｋＶ，ウェハ裏面冷却ガス圧力はセンタ，エッジともに１０ｍＴｏｒｒ，処理室１０４内の設定温度については下部電極を７０℃，上部電極を８０℃，側壁部を６０℃とする。この場合には残った部分のポリシリコン膜３０４のエッチングレートを大きくするため，両電極１０６，１２２に高い高周波電力を印加する。例えば上部電極１２２に印加する高周波電力を１５０Ｗ，下部電極１０６に印加する高周波電力を２０Ｗとし，２５．０ｓｅｃ程度プラズマ処理を行う。これにより，図１１（ａ）に示すようにゲート酸化膜３０２が露出するまでポリシリコン膜３０４がエッチングされる。
続いて，少なくともＨＢｒとＯ２を含む混合ガスを処理ガスとして最終的に残った部分（ゲートの底部のテーパ部分など）のポリシリコン膜３０４をエッチングする（ＯＥ；オーバーエッチング工程）。
このオーバーエッチング工程では，ゲート酸化膜３０２に対するポリシリコン膜３０４のエッチングレート（エッチング速度）の選択比（ゲート酸化膜３０２のエッチングレートに対するポリシリコン膜３０４のエッチングレート又はゲート酸化膜３０２のエッチング速度に対するポリシリコン膜３０４のエッチング速度）を向上させるなどのため，例えばＯ２やＨＢｒを含む混合ガスを処理ガスとしているので，エッチングによる反応生成物が比較的多く発生する。第２の実施の形態では，酸化膜をマスクパターンとした第１の実施の形態と異なり，レジスト膜をマスクパターンにしているため，特に反応生成物が多く発生し易い。従って，反応生成物がウェハ上に堆積してゲートの下部にテーパが形成される可能性は第１の実施の形態の場合よりも高いため，形状の異方性の向上を図ることができない。
従って，上記選択比を向上させつつ，ゲートの形状をその底部にテーパが極力形成されないような形状にするためにはオーバーエッチング工程において反応生成物を少なくしてウェハ上に極力堆積しない状態にする必要がある。
そこで，実験を重ねた結果，オーバーエッチング工程において，第２のメインエッチングの後において，上部電極１２２に印加する高周波電力を所定電力以下にすることにより，第１の実施の形態と同様の原理で，ゲート酸化膜３０２に対するポリシリコン膜３０４の選択比（ゲート酸化膜３０２のエッチングレートに対するポリシリコン膜３０４のエッチングレート又はゲート酸化膜３０２のエッチング速度に対するポリシリコン膜３０４のエッチング速度）を向上させつつ，反応生成物を少なくしてウェハ上に極力堆積しない状態にすることができることがわかった。
このような原理に基づいてオーバーエッチングを行う。このオーバーエッチングを行う際の条件としては例えば処理容器１０２内の圧力が２０ｍＴｏｒｒ，上部電極１２２と下部電極１０６との間隔１５０ｍｍ，ＨＢｒ／Ｏ２のガス流量比（ＨＢｒのガス流量／Ｏ２のガス流量）は２６ｓｃｃｍ／４ｓｃｃｍとし，ウェハを吸着する静電チャックに印加する電圧は１．５ｋＶ，ウェハ裏面冷却ガス圧力はセンタ，エッジともに１０ｍＴｏｒｒ，処理室１０４内の設定温度については下部電極を７０℃，上部電極を８０℃，側壁部を６０℃とする。
また，下部電極１０６には上述の第２のメインエッチングと同様に例えば高周波電力１００Ｗを印加する。これに対して上部電極１２２に印加する高周波電力は，上述の第２のメインエッチングのときよりも低い所定電力に切替えて，上部電極１２２に印加する高周波電力を一気に低くして３０．０ｓｅｃ程度プラズマ処理を行う。
上部電極に印加する高周波電力としては，例えばエッチングによる反応生成物がウェハ上に堆積しない程度，具体的には５０Ｗ以下にするのが好ましく，０Ｗとするのがより好ましい。これにより，図１１（ｂ）に示すように最終的に残った部分（ゲートの底部のテーパ部分など）のポリシリコン膜３０４がエッチングされ，異方性形状のよいゲート電極が形成される。この場合，下部電極１０６に印加する高周波電力を高くしすぎると，酸化膜破れが生じるおそれがある。このため，下部電極１０６に印加する高周波電力は０．４Ｗ／ｃｍ２以下にすることが好ましい。
ここで，オーバーエッチングの工程において上部電極１２２に高周波電力を印加しないで，すなわち上記各エッチング処理を行った場合の実験結果を図１２に示す。なお，図１２（ａ）はウェハ上のセンタ部分にゲートを形成した場合，図１２（ｂ）はウェハ上のエッジ部分にゲートを形成した場合である。この図１２に示すようにこの場合にはウェハ上のセンタ部分，エッジ部分ともに形成されたゲートの底部にテーパ部のない良好な形状に形成されることがわかる。
このように，第２のメインエッチング工程の後に，上部電極１２２に印加する高周波電力を，第２のメインエッチング工程よりも低い０．１６Ｗ／ｃｍ２以下，より好ましくは０Ｗ／ｃｍ２に切替えて一気に低くすることにより，ゲート酸化膜３０２に対するポリシリコン膜３０４の選択比（ゲート酸化膜３０２のエッチングレートに対するポリシリコン膜３０４のエッチングレート又はゲート酸化膜３０２のエッチング速度に対するポリシリコン膜３０４のエッチング速度）が高い状態で，しかもエッチングによる反応生成物がウェハ上に極力堆積しない状態（デポレスの状態）にすることができる。このため，ゲートの形状をその底部にテーパが極力形成されないような形状にすることができる。従って，第２の実施の形態によっても選択性を向上させつつ，形状の異方性も向上させること（例えばゲート酸化膜３０２に対して垂直な形状を得ること）ができる。
また，第２の実施の形態では，酸化膜をマスクとした第１の実施の形態とは異なり，反射防止膜３０６及びレジスト膜３０８をマスクとするため，第１の実施の形態よりもエッチングによる反応生成物が多くなるため，この反応生成物を少なくしてウェハ上に極力堆積しない状態（デポレス状態）にできる効果は大きい。特に，最も反応生成物が多くなるオーバーエッチング工程において上部電極１２２に印加する高周波電力を途中で５０Ｗ以下，より好ましくは０Ｗに切替えて一気に低くするのでさらに効果が大きい。
次に，添付図面を参照しながら，本発明にかかるエッチング方法の第３の実施形態について説明する。上部電極１２２に印加する高周波電力を所定電力に低下させるエッチング処理を，メインエッチング工程の途中からオーバーエッチング工程にかけて行った例を説明する。
本実施の形態にかかるエッチング方法を適用する膜構造の具体例は第１の実施の形態と同様である。図２（ａ）に示すような膜構造に対して，先ず，ポリシリコン膜２０４の露出面の自然酸化膜を除去するエッチング処理を行う（ＢＴ；ブレークスルーエッチング工程）。この場合のエッチングを行う際の条件としては例えば処理容器１０２内の圧力が１０ｍＴｏｒｒ，上部電極１２２と下部電極１０６との間隔８０ｍｍ，ＣＦ４／Ｏ２のガス流量比（ＣＦ４のガス流量／Ｏ２のガス流量）は６７ｓｃｃｍ／１３ｓｃｃｍとし，ウェハを吸着する静電チャックに印加する電圧は１．５ｋＶ，ウェハ裏面冷却ガス圧力はセンタ，エッジともに３ｍＴｏｒｒ，処理室１０４内の設定温度については下部電極を６０℃，上部電極を８０℃，側壁部を６０℃とする。
また，この場合には両電極１０６，１２２に高い高周波電力を印加する。例えば上部電極１２２に印加する高周波電力を６５０Ｗ，下部電極１０６に印加する高周波電力を２２０Ｗとする。これにより，図２（ｂ）に示すようにポリシリコン膜２０４の露出面の自然酸化膜が除去される。
次いで，第１の実施の形態における第１のメインエッチング工程に相当するエッチング工程を行う。この第１のメインエッチング工程では，先ず少なくともＨＢｒとＯ２を含む混合ガスを処理ガスとしてマスクパターンの開口部の深さ方向へゲート酸化膜２０２が露出しない程度まで，例えばポリシリコン膜２０４を８５％程度まで削るエッチング処理を行う。この第１のメインエッチング工程では，未だゲート酸化膜が露出しないので主にポリシリコン膜２０４のエッチングレートが高くなるような条件でエッチングを行う。
この第１のメインエッチングを行う際の条件としては例えば処理容器１０２内の圧力が３０ｍＴｏｒｒ，上部電極１２２と下部電極１０６との間隔１２０ｍｍ，ＨＢｒ／Ｏ２のガス流量比（ＨＢｒのガス流量／Ｏ２のガス流量）は４００ｓｃｃｍ／３ｓｃｃｍとし，ウェハを吸着する静電チャックに印加する電圧は１．５ｋＶ，ウェハ裏面冷却ガス圧力はセンタ，エッジともに３ｍＴｏｒｒ，処理室１０４内の設定温度については下部電極を６０℃，上部電極を８０℃，側壁部を６０℃とする。
また，この場合にも両電極１０６，１２２に比較的高い高周波電力を印加する。例えば上部電極１２２に印加する高周波電力を１００Ｗ，下部電極１０６に印加する高周波電力を７５Ｗとする。これにより，図２（ｃ）に示すようにポリシリコン膜２０４のマスクパターンの開口部が８５％程度エッチングされる。なお，第１のメインエッチング工程の終点は，第１の実施の形態と同様の方法で検出するようにしてもよい。
次に，上部電極１２２に印加する高周波電力を所定値以下にし，少なくともＨＢｒとＯ２とＨｅを含む混合ガスを処理ガスとして，ポリシリコン膜層２０４の残存した部分をすべて除去するエッチング工程を行う。すなわち，上部電極１２２に印加する高周波電力を一気に低下して，上記第１の実施の形態における第２のメインエッチング工程（ＭＥ２）からオーバーエッチング工程（ＯＥ）までに相当するエッチング工程を同一のエッチング条件により行う。
具体的には上部電極１２２に印加する高周波電力を０．１６Ｗ／ｃｍ２以下（直径２００ｍｍのウェハにエッチングする場合には約５０Ｗ以下）にするのが好ましく，０Ｗ／ｃｍ２とするのがより好ましい。この場合，下部電極１０６に印加する高周波電力を高くしすぎると，酸化膜破れが生じるおそれがある。このため，下部電極１０６に印加する高周波電力は０．４Ｗ／ｃｍ２以下（直径２００ｍｍのウェハにエッチングする場合には約１５０Ｗ以下）にすることが好ましい。
この場合のエッチングを行う際の条件としては例えば処理容器１０２内の圧力が６０ｍＴｏｒｒ，上部電極１２２と下部電極１０６との間隔１２０ｍｍ，ＨＢｒ／Ｏ２／Ｈｅのガス流量比（ＨＢｒのガス流量／Ｏ２のガス流量／Ｈｅのガス流量）は４００ｓｃｃｍ／８ｓｃｃｍ／５００ｓｃｃｍとし，ウェハを吸着する静電チャックに印加する電圧は１．５ｋＶ，ウェハ裏面冷却ガス圧力はセンタ，エッジともに１０ｍＴｏｒｒ，処理室１０４内の設定温度については下部電極を６０℃，上部電極を８０℃，側壁部を６０℃とする。
また，下部電極１０６には例えば高周波電力１００Ｗを印加する。これに対して上部電極１２２に印加する高周波電力は，例えば０Ｗとする。すなわち，上部電極１２２に印加する高周波電力は上述の第１のメインエッチングのときよりも一気に低くする。
これにより，図３（ｂ）に示すように残った部分のポリシリコン膜２０４がすべてエッチングされ，異方性形状のよいゲート電極（例えばゲート酸化膜に対して垂直なパターン形状のゲート電極）が形成される。
ここで，第２のメインエッチング工程からオーバーエッチング工程まで上部電極１２２に高周波電力を印加しないで，エッチング処理を行った場合の実験結果を図１３に示す。なお，図１３（ａ）はウェハ上のセンタ部分にゲートを形成した場合，図１３（ｂ）はウェハ上のエッジ部分にゲートを形成した場合である。この図１３に示すようにこの場合にはウェハ上のセンタ部分，エッジ部分ともに形成されたゲートの底部にテーパ部のない良好な形状に形成されることがわかる。
このように，上部電極１２２に印加する高周波電力を一気に低下して，第２のメインエッチング工程（ＭＥ２）からオーバーエッチング工程（ＯＥ）までを同一のエッチング条件により行うようにしても，ゲート酸化膜破れを生じるとこなく，選択性を向上させつつ，形状の異方性も向上させることができる。
以上，添付図面を参照しながら本発明に係る好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれぱ，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
例えば，上記第１〜第３の実施の形態では絶縁膜であるゲート酸化膜としては，熱酸化膜で形成されたＴｈ−Ｏｘｉｄｅ膜，ＣＶＤで形成されたＣＶＤ膜，液体ガラスを回転の遠心力でウェハ全面につけるＳＯＧ（ｓｐｉｎ ｏｎ ｇｌａｓｓ）で形成したＳＯＧ膜，他の熱酸化膜としてもよい。
また，第１又は第３の実施の形態において，酸化膜をマスクとして絶縁膜上の被処理膜層であるポリシリコン膜層をエッチングする場合について説明したが，必ずしもこれに限定されるものではなく，被処理膜層としてはその他の多結晶シリコン，ポリサイド膜層，単結晶シリコン膜層などのシリコン系膜層に適用してもよい。また，酸化膜をマスクとして絶縁膜上の被処理膜層であるメタル層をメタルエッチングする場合に適用してもよい。
また，上部電極１２２に印加する高周波電力を切替えて一気に低くするのは，第１の実施の形態のようにメインエッチング工程の途中であってもよいし，第２の実施の形態のようにオーバーエッチング工程でもよく，さらに第３の実施の形態のようにメインエッチング工程の途中からオーバーエッチング工程にかけて行ってもよい。
以上詳述したように本発明によれば，処理容器内に上部電極と下部電極を備えたプラズマ処理装置において上部電極に印加する高周波電力をエッチング工程の途中で所定電力以下に下げることにより，エッチングの選択比を向上させつつ形状の異方性も向上させること（例えば被処理基板面に対して垂直なパターン形状を得ること）ができ，エッチング処理全体としてのエッチングレートの低下も防止できる。
産業上の利用の可能性
本発明は，エッチング方法に適用可能であり，特に互いに対向する上部電極と下部電極を有し両方の電極に高周波電力を印加可能なプラズマ処理装置により行うエッチング方法に適用可能である。
【図面の簡単な説明】
図１は本発明の第１の実施の形態におけるエッチング方法を適用可能なエッチング装置の概略構成図。
図２は同実施の形態におけるエッチング方法の工程を説明するための模式図。
図３は同実施の形態におけるエッチング方法の工程を説明するための模式図。
図４は同実施の形態における第１のメインエッチング終点を検出する検出手段の構成例を説明する図。
図５は同実施の形態におけるポリシリコン膜をエッチングする際の作用説明図。
図６は干渉光の発光強度とエッチング時間との関係を示す図。
図７は第２のメインエッチングの工程において上部電極に３００Ｗの高周波電力を印加して各エッチング処理を行った場合の実験結果を示す図。
図８は第２のメインエッチングの工程において上部電極に高周波電力を印加しないで各エッチング処理を行った場合の実験結果を示す図。
図９は本発明の第２の実施の形態におけるエッチング方法の工程を説明するための模式図。
図１０は同実施の形態におけるエッチング方法の工程を説明するための模式図。
図１１は同実施の形態におけるエッチング方法の工程を説明する模式図。
図１２はオーバーエッチング工程において上部電極に高周波電力を印加しないで各エッチング処理を行った場合の実験結果を示す図。
図１３は本発明の第３の実施の形態にかかる第１のメインエッチング工程の途中から上部電極に高周波電力を印加しないでオーバーエッチング工程まで行った場合の実験結果を示す図。

Claims (16)

  1. 気密な処理室内に互いに対向する上部電極と下部電極を設け両方の電極に高周波電力を印加可能としたプラズマ処理装置により，前記処理室内に処理ガスを導入し被処理体に形成された被処理膜層に対してプラズマエッチング処理を施すエッチング方法において，
    前記被処理膜層は，前記被処理体上に形成された絶縁膜層上にあるシリコン系膜層又はメタル層であり，
    前記上部電極と前記下部電極の両方に高周波電力を印加し，前記被処理膜層に対してプラズマエッチング処理を施す途中で，前記上部電極に印加する高周波電力を０．１６Ｗ／ｃｍ ２ 以下にし，前記下部電極に印加する高周波電力を０．４Ｗ／ｃｍ ２ 以下にすることを特徴とするエッチング方法。
  2. 前記被処理膜層に対してプラズマエッチング処理を施す途中で，前記上部電極に印加する高周波電力を０Ｗ／ｃｍ２にすることを特徴とする請求項１に記載のエッチング方法。
  3. 前記上部電極と前記下部電極の両方に高周波電力を印加しマスクパターンをマスクとして，このマスクパターンの開口部の深さ方向へ前記被処理膜層にエッチング処理を施すメインエッチング工程と，
    前記メインエッチング工程の後，前記被処理膜層の残存した部分を除去するエッチング処理を施すオーバーエッチング工程とを有し，
    前記メインエッチング工程の途中で，前記上部電極に印加する高周波電力を所定電力以下に下げて前記絶縁膜層の一部が露出するまで前記被処理膜層にエッチング処理を施すこと，
    を特徴とする請求項１に記載のエッチング方法。
  4. 前記メインエッチング工程は，前記絶縁膜層が露出しない程度まで前記被処理膜層にエッチング処理を施す第１のメインエッチング工程と，
    前記第１のメインエッチング工程の後，前記上部電極に印加する高周波電力を前記第１のメインエッチング工程の場合よりも低い所定電力以下に下げて前記絶縁膜層の一部が露出するまで前記被処理膜層にエッチング処理を施す第２のメインエッチング工程とを有することを特徴とする請求項３に記載のエッチング方法。
  5. 前記第２のメインエッチング工程で前記上部電極に印加する高周波電力を０．１６Ｗ／ｃｍ２以下にすることを特徴とする請求項３に記載のエッチング方法。
  6. 前記第２のメインエッチング工程で前記下部電極に印加する高周波電力を０．４Ｗ／ｃｍ２以下にすることを特徴とする請求項５に記載のエッチング方法。
  7. 前記第２のメインエッチング工程で前記上部電極に印加する高周波電力を０Ｗ／ｃｍ２にすることを特徴とする請求項３に記載のエッチング方法。
  8. 前記上部電極と前記下部電極の両方に高周波電力を印加しマスクパターンをマスクとして，このマスクパターンの開口部の深さ方向へ前記絶縁膜層の一部が露出する程度まで前記被処理膜層にエッチング処理を施すメインエッチング工程と，
    前記メインエッチング工程の後，前記被処理膜層の残存した部分を除去するエッチング処理を施すオーバーエッチング工程とを有し，
    前記オーバーエッチング工程で前記上部電極に印加する高周波電力を所定電力以下に下げて，残った被処理膜層にエッチング処理を施すこと，
    を特徴とする請求項１に記載のエッチング方法。
  9. 前記オーバーエッチング工程で前記上部電極に印加する高周波電力を０．１６Ｗ／ｃｍ２以下にすることを特徴とする請求項８に記載のエッチング方法。
  10. 前記オーバーエッチング工程で前記下部電極に印加する高周波電力を０．４Ｗ／ｃｍ２以下にすることを特徴とする請求項９に記載のエッチング方法。
  11. 前記オーバーエッチング工程で前記上部電極に印加する高周波電力を０Ｗ／ｃｍ２にすることを特徴とする請求項８に記載のエッチング方法。
  12. 前記上部電極と前記下部電極の両方に高周波電力を印加しマスクパターンをマスクとして，このマスクパターンの開口部の深さ方向へ前記絶縁膜層の一部が露出するまで前記被処理膜層にエッチング処理を施すメインエッチング工程と，
    前記メインエッチング工程の後，前記被処理膜層の残存した部分を除去するエッチング処理を施すオーバーエッチング工程とを有し，
    前記メインエッチング工程の途中と前記オーバーエッチング工程とのうちいずれか一方又は両方で，前記上部電極に印加する高周波電力を所定電力以下に下げて前記被処理膜層にエッチング処理を施すこと，を特徴とする請求項１に記載のエッチング方法。
  13. 前記上部電極と前記下部電極の両方に高周波電力を印加しマスクパターンをマスクとして，このマスクパターンの開口部の深さ方向へ前記絶縁膜層が露出しない程度まで前記被処理膜層にエッチング処理を施す第１のメインエッチング工程と，
    前記第１のメインエッチング工程の後，前記絶縁膜層の一部が露出するまで前記被処理膜層にエッチング処理を施す第２のメインエッチング工程と，
    前記被処理膜層の残存した部分を除去するエッチング処理を施すオーバーエッチング工程とを有し，
    前記第２のメインエッチング工程からオーバーエッチング工程まで，前記上部電極に印加する高周波電力を所定電力以下に下げて前記被処理膜層にエッチング処理を施すこと，
    を特徴とする請求項１に記載のエッチング方法。
  14. 前記メインエッチング工程の途中からから前記オーバーエッチング工程まで前記上部電極に印加する高周波電力を０．１６Ｗ／ｃｍ２以下にすることを特徴とする請求項１３に記載のエッチング方法。
  15. 前記メインエッチング工程の途中からから前記オーバーエッチング工程まで前記下部電極に印加する高周波電力を０．４Ｗ／ｃｍ２以下にすることを特徴とする請求項１４に記載のエッチング方法。
  16. 前記メインエッチング工程の途中からから前記オーバーエッチング工程まで前記上部電極に印加する高周波電力を０Ｗ／ｃｍ２にすることを特徴とする請求項１５に記載のエッチング方法。
JP2003564924A 2002-02-01 2003-01-31 エッチング方法 Expired - Fee Related JP4308018B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002026015 2002-02-01
JP2002026015 2002-02-01
PCT/JP2003/000998 WO2003065435A1 (fr) 2002-02-01 2003-01-31 Procede de gravure

Publications (2)

Publication Number Publication Date
JPWO2003065435A1 JPWO2003065435A1 (ja) 2005-05-26
JP4308018B2 true JP4308018B2 (ja) 2009-08-05

Family

ID=27654572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003564924A Expired - Fee Related JP4308018B2 (ja) 2002-02-01 2003-01-31 エッチング方法

Country Status (3)

Country Link
US (1) US20050106868A1 (ja)
JP (1) JP4308018B2 (ja)
WO (1) WO2003065435A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7250373B2 (en) * 2004-08-27 2007-07-31 Applied Materials, Inc. Method and apparatus for etching material layers with high uniformity of a lateral etch rate across a substrate
JP5264383B2 (ja) * 2008-09-17 2013-08-14 東京エレクトロン株式会社 ドライエッチング方法
US9640385B2 (en) * 2015-02-16 2017-05-02 Applied Materials, Inc. Gate electrode material residual removal process

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5716534A (en) * 1994-12-05 1998-02-10 Tokyo Electron Limited Plasma processing method and plasma etching method
TW297135B (ja) * 1995-03-20 1997-02-01 Hitachi Ltd
US5599745A (en) * 1995-06-07 1997-02-04 Micron Technology, Inc. Method to provide a void between adjacent conducting lines in a semiconductor device
US5632855A (en) * 1995-08-29 1997-05-27 Advanced Micro Devices Thermal oxide etch technique
JP3220383B2 (ja) * 1996-07-23 2001-10-22 東京エレクトロン株式会社 プラズマ処理装置及びその方法
JP3122618B2 (ja) * 1996-08-23 2001-01-09 東京エレクトロン株式会社 プラズマ処理装置
US5904800A (en) * 1997-02-03 1999-05-18 Motorola, Inc. Semiconductor wafer processing chamber for reducing particles deposited onto the semiconductor wafer
US6132551A (en) * 1997-09-20 2000-10-17 Applied Materials, Inc. Inductive RF plasma reactor with overhead coil and conductive laminated RF window beneath the overhead coil
US6136630A (en) * 1998-06-04 2000-10-24 The Regents Of The University Of Michigan Method of making a micromechanical device from a single crystal semiconductor substrate and monolithic sensor formed thereby
WO2000033369A1 (fr) * 1998-11-27 2000-06-08 Tokyo Electron Limited Appareil de gravure au plasma
US6217786B1 (en) * 1998-12-31 2001-04-17 Lam Research Corporation Mechanism for bow reduction and critical dimension control in etching silicon dioxide using hydrogen-containing additive gases in fluorocarbon gas chemistry
JP3640204B2 (ja) * 1999-04-14 2005-04-20 株式会社日立製作所 プラズマ処理装置及びプラズマ処理方法
US6318384B1 (en) * 1999-09-24 2001-11-20 Applied Materials, Inc. Self cleaning method of forming deep trenches in silicon substrates
JP2001156041A (ja) * 1999-11-26 2001-06-08 Nec Corp 半導体装置の製造方法及びその製造装置
US6605543B1 (en) * 1999-12-30 2003-08-12 Koninklijke Philips Electronics N.V. Process to control etch profiles in dual-implanted silicon films
US6136680A (en) * 2000-01-21 2000-10-24 Taiwan Semiconductor Manufacturing Company Methods to improve copper-fluorinated silica glass interconnects
US6447636B1 (en) * 2000-02-16 2002-09-10 Applied Materials, Inc. Plasma reactor with dynamic RF inductive and capacitive coupling control
KR100638917B1 (ko) * 2000-05-17 2006-10-25 동경 엘렉트론 주식회사 처리 장치 부품의 조립 기구 및 그 조립 방법
US6537928B1 (en) * 2002-02-19 2003-03-25 Asm Japan K.K. Apparatus and method for forming low dielectric constant film
DE10126575C1 (de) * 2001-05-31 2002-10-10 Infineon Technologies Ag Plasmaätzprozess für MoSiN-Schichten auf Halbton-Phasenmasken auf der Basis von Monofluormethan und Sauerstoff enthaltenden Gasgemischen

Also Published As

Publication number Publication date
WO2003065435A1 (fr) 2003-08-07
JPWO2003065435A1 (ja) 2005-05-26
US20050106868A1 (en) 2005-05-19

Similar Documents

Publication Publication Date Title
US10566206B2 (en) Systems and methods for anisotropic material breakthrough
US5188704A (en) Selective silicon nitride plasma etching
JP2002543613A (ja) 低容量の誘電体層をエッチングするための技術
JPH06177091A (ja) 半導体装置の製造方法
WO2006057236A1 (ja) 基板処理方法および半導体装置の製造方法
WO2002103773A1 (en) Dry-etcching method
US6727182B2 (en) Process for the production of semiconductor device
JPH0955370A (ja) ドライエッチング方法
JP4184851B2 (ja) プラズマ処理方法
JP4668522B2 (ja) プラズマ処理方法
KR100838502B1 (ko) 반도체 장치의 제조 방법
US7192532B2 (en) Dry etching method
US20190237331A1 (en) Metal hard mask layers for processing of microelectronic workpieces
JP4176365B2 (ja) プラズマエッチング方法
JP2004363558A (ja) 半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法
JP4308018B2 (ja) エッチング方法
JP4216922B2 (ja) 酸化膜のエッチング方法
JPH11330047A (ja) エッチング装置及びエッチング方法
JP3362093B2 (ja) エッチングダメージの除去方法
JPH06177086A (ja) ドライエッチング方法及び装置
JP4060450B2 (ja) ドライエッチング方法
JP4498662B2 (ja) ドライエッチング方法
JP2004259819A (ja) 試料の表面処理装置及び表面処理方法
JP3986808B2 (ja) ドライエッチング方法
JP2002319569A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090428

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090430

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150515

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees