JP2002543613A - 低容量の誘電体層をエッチングするための技術 - Google Patents
低容量の誘電体層をエッチングするための技術Info
- Publication number
- JP2002543613A JP2002543613A JP2000616058A JP2000616058A JP2002543613A JP 2002543613 A JP2002543613 A JP 2002543613A JP 2000616058 A JP2000616058 A JP 2000616058A JP 2000616058 A JP2000616058 A JP 2000616058A JP 2002543613 A JP2002543613 A JP 2002543613A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- processing chamber
- low
- plasma processing
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005530 etching Methods 0.000 title claims abstract description 97
- 238000000034 method Methods 0.000 title claims abstract description 71
- 229930195733 hydrocarbon Natural products 0.000 claims abstract description 21
- 150000002430 hydrocarbons Chemical class 0.000 claims abstract description 21
- 239000004215 Carbon black (E152) Substances 0.000 claims abstract description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 44
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 17
- 238000009616 inductively coupled plasma Methods 0.000 claims description 11
- 239000003989 dielectric material Substances 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 description 21
- 239000007789 gas Substances 0.000 description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 11
- 239000001301 oxygen Substances 0.000 description 11
- 229910052760 oxygen Inorganic materials 0.000 description 11
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 101150042515 DA26 gene Proteins 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 101000650817 Homo sapiens Semaphorin-4D Proteins 0.000 description 1
- 101000854908 Homo sapiens WD repeat-containing protein 11 Proteins 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 101150048609 RR21 gene Proteins 0.000 description 1
- 102100027744 Semaphorin-4D Human genes 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 102100020705 WD repeat-containing protein 11 Human genes 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013043 chemical agent Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000112 cooling gas Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000002779 inactivation Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
プラズマ処理チャンバ内で低容量の誘電体層をエッチングするための技術を開示する。この技術では、Ｎ2と、Ｏ2と、炭化水素とを含んだエッチング化学剤が使用される。このエッチング化学剤から生成されるプラズマで低容量の誘電体層をエッチングすることによって、高いエッチング速度を得ることができ、それと同時に、プロフィル制御を維持し、低容量の層にエッチングされる開口部（例えばビア／トレンチ）の微小寸法を保つことが可能になる。
Description
【０００１】
本発明は、半導体集積回路（ＩＣ）の製造に関する。本発明は、特に、ＩＣの
製造中において、低容量の誘電体層を含むＩＣの積層体をエッチングするための
改良技術に関する。
製造中において、低容量の誘電体層を含むＩＣの積層体をエッチングするための
改良技術に関する。
【０００２】
特定の半導体集積回路を製造するにあたっては、形成されるデバイスの容量を
下げ、その電気性能を向上させるために、誘電体層の材料として低誘電率の（低
Ｋ）材料を利用する場合がある。一般に、どんな誘電体層であっても、層を貫く
金属接続を形成するためには、ビアまたはトレンチをエッチングする必要がある
。以下では、低容量の誘電体層を貫いてビア／トレンチを形成するためのプロセ
スを説明する。
下げ、その電気性能を向上させるために、誘電体層の材料として低誘電率の（低
Ｋ）材料を利用する場合がある。一般に、どんな誘電体層であっても、層を貫く
金属接続を形成するためには、ビアまたはトレンチをエッチングする必要がある
。以下では、低容量の誘電体層を貫いてビア／トレンチを形成するためのプロセ
スを説明する。
【０００３】 議論を容易にするため、図１に、フォトレジスト層１０２と、ハードマスク層
１０４と、低容量の誘電体層１０６と、エッチ止め層１０８とを備えた代表的な
積層体１００を示す。エッチ止め層１０８は、例えば、デュアルダマシンプロセ
ス用のエッチ止め層で良く、ＴｉＮ、ＳｉＮ、ＴＥＯＳ等々の適切なエッチ止め
層からなる。低容量の誘電体層１０６は、ダウ・ケミカル社によるＳＩＬＫ、ア
ライド・シグナル社によるＦｌａｒｅ、ダウ・ケミカル社によるＢＣＢ、ノベラ
ス社によるＰａｒｙｌｅｎｅ等の低Ｋの有機誘電材料からなる層である。また、
エッチング化学剤によって、フォトレジスト等の有機薄膜で代表される非低Ｋ誘
電材料をエッチングしても良い。
１０４と、低容量の誘電体層１０６と、エッチ止め層１０８とを備えた代表的な
積層体１００を示す。エッチ止め層１０８は、例えば、デュアルダマシンプロセ
ス用のエッチ止め層で良く、ＴｉＮ、ＳｉＮ、ＴＥＯＳ等々の適切なエッチ止め
層からなる。低容量の誘電体層１０６は、ダウ・ケミカル社によるＳＩＬＫ、ア
ライド・シグナル社によるＦｌａｒｅ、ダウ・ケミカル社によるＢＣＢ、ノベラ
ス社によるＰａｒｙｌｅｎｅ等の低Ｋの有機誘電材料からなる層である。また、
エッチング化学剤によって、フォトレジスト等の有機薄膜で代表される非低Ｋ誘
電材料をエッチングしても良い。
【０００４】 低容量の誘電体層１０６の上には、ハードマスク層１０４が示されている。こ
のハードマスク層１０４は、一般に、ＳｉＮ、ＳｉＯＮ（酸窒化シリコン）、ま
たはＴＥＯＳ等の材料から形成される。ハードマスク層１０４は、低容量の誘電
体層１０６にビア／トレンチをエッチングするために利用されるマスク層である
。ハードマスク層が利用されるのは、低Ｋの有機誘電材料からなる低容量誘電体
層１０６をエッチングする場合に、フォトレジスト層がマスク材料として無効で
あるためである。これは、フォトレジスト材料と低Ｋの有機誘電材料とが、類似
の化学的特性を有する、類似のエッチング化学剤を必要とする、および／または
類似のエッチング速度を有する傾向にあることが原因である。ハードマスク層１
０４にハードマスクのパターンを形成するために、フォトレジスト層１０２が提
供される。フォトレジスト層１０２は、例えば、真空紫外線材料または従来のフ
ォトレジスト材料からなる層で良い。
のハードマスク層１０４は、一般に、ＳｉＮ、ＳｉＯＮ（酸窒化シリコン）、ま
たはＴＥＯＳ等の材料から形成される。ハードマスク層１０４は、低容量の誘電
体層１０６にビア／トレンチをエッチングするために利用されるマスク層である
。ハードマスク層が利用されるのは、低Ｋの有機誘電材料からなる低容量誘電体
層１０６をエッチングする場合に、フォトレジスト層がマスク材料として無効で
あるためである。これは、フォトレジスト材料と低Ｋの有機誘電材料とが、類似
の化学的特性を有する、類似のエッチング化学剤を必要とする、および／または
類似のエッチング速度を有する傾向にあることが原因である。ハードマスク層１
０４にハードマスクのパターンを形成するために、フォトレジスト層１０２が提
供される。フォトレジスト層１０２は、例えば、真空紫外線材料または従来のフ
ォトレジスト材料からなる層で良い。
【０００５】 図２では、従来のフォトレジストパターン形成プロセスを使用して、フォトレ
ジスト層１０２のパターン形成が行われる。フォトレジスト層１０２のパターン
形成によって、開口部２０２が形成され、続くハードマスクのエッチングプロセ
スでは、この開口部２０２を通してハードマスク層１０４のエッチングが行われ
る。
ジスト層１０２のパターン形成が行われる。フォトレジスト層１０２のパターン
形成によって、開口部２０２が形成され、続くハードマスクのエッチングプロセ
スでは、この開口部２０２を通してハードマスク層１０４のエッチングが行われ
る。
【０００６】 図３では、ハードマスクのエッチングプロセスが実行され、開口部２０２がハ
ードマスク層１０４まで拡張される。一例として、ハードマスク層１０４がＴＥ
ＯＳ層である場合は、Ａｒ／Ｃ4Ｆ8／Ｃ2Ｆ6／Ｏ2または従来のＴＥＯＳエッチ
ャント等の適切なＴＥＯＳエッチング化学剤を使用し、プラズマ処理リアクタ内
でハードマスクのエッチングプロセスを実行して良い。
ードマスク層１０４まで拡張される。一例として、ハードマスク層１０４がＴＥ
ＯＳ層である場合は、Ａｒ／Ｃ4Ｆ8／Ｃ2Ｆ6／Ｏ2または従来のＴＥＯＳエッチ
ャント等の適切なＴＥＯＳエッチング化学剤を使用し、プラズマ処理リアクタ内
でハードマスクのエッチングプロセスを実行して良い。
【０００７】 図４では、低容量の誘電体層１０６がエッチングされる。低容量の誘電体層１
０６のエッチングは、プラズマ処理リアクタ内で実行されるのが通常である。低
容量の誘電体層１０６は、一般に、酸素含有ガス（Ｏ2、ＣＯ、ＣＯ2等々）を使
用してエッチングされる。低容量の誘電材料のエッチングに利用されるエッチャ
ントガスには、一般に、Ｎ2等の希釈剤が添加される。後ほど簡単に説明する理
由から、エッチング化学剤には、フッ化炭素ガス等の不活性化剤も添加されるの
が通常である。
０６のエッチングは、プラズマ処理リアクタ内で実行されるのが通常である。低
容量の誘電体層１０６は、一般に、酸素含有ガス（Ｏ2、ＣＯ、ＣＯ2等々）を使
用してエッチングされる。低容量の誘電材料のエッチングに利用されるエッチャ
ントガスには、一般に、Ｎ2等の希釈剤が添加される。後ほど簡単に説明する理
由から、エッチング化学剤には、フッ化炭素ガス等の不活性化剤も添加されるの
が通常である。
【０００８】 周知のように、低容量誘電体層１０６のエッチングに利用される酸素種は、等
方向にエッチングを行う傾向にあるので、開口部２０２の側壁は、望ましい垂直
な側壁輪郭を維持できずに湾曲してしまう。図５は、低容量誘電体層１０６を等
方性エッチングする際に形成される湾曲した側壁を示した図である。ウエハ全体
から見たエッチングのムラを補償するために、オーバエッチングが必要な場合は
、この湾曲の現象がさらに悪化する。この湾曲の現象は、輪郭制御の悪化をもた
らす。例えば、角度が９０度を超える内曲輪郭が形成され、その結果、金属充填
等の後続のプロセスにも問題が生じる。
方向にエッチングを行う傾向にあるので、開口部２０２の側壁は、望ましい垂直
な側壁輪郭を維持できずに湾曲してしまう。図５は、低容量誘電体層１０６を等
方性エッチングする際に形成される湾曲した側壁を示した図である。ウエハ全体
から見たエッチングのムラを補償するために、オーバエッチングが必要な場合は
、この湾曲の現象がさらに悪化する。この湾曲の現象は、輪郭制御の悪化をもた
らす。例えば、角度が９０度を超える内曲輪郭が形成され、その結果、金属充填
等の後続のプロセスにも問題が生じる。
【０００９】 輪郭制御を維持し、上記した側壁が湾曲する問題を回避するために、従来技術
では、一般に、酸素含有ガスに加えてＣ4Ｆ8、Ｃ2ＨＦ5、ＣＨ2Ｆ2等のフッ化炭
素を不活性化剤として利用する。フッ化炭素不活性化剤を添加すると、側壁の垂
直輪郭の維持が促進されるものの、先ずはフォトレジストの、続いてハードマス
クのファセット形成が行われるので、低容量の誘電体層１０６のエッチングが進
行するにつれて、開口部２０２が拡大される。
では、一般に、酸素含有ガスに加えてＣ4Ｆ8、Ｃ2ＨＦ5、ＣＨ2Ｆ2等のフッ化炭
素を不活性化剤として利用する。フッ化炭素不活性化剤を添加すると、側壁の垂
直輪郭の維持が促進されるものの、先ずはフォトレジストの、続いてハードマス
クのファセット形成が行われるので、低容量の誘電体層１０６のエッチングが進
行するにつれて、開口部２０２が拡大される。
【００１０】 詳しく言うと、低容量の誘電体層１０６のエッチングに利用される酸素種は、
その上にあるフォトレジスト層のフォトレジスト材料をも過度に攻撃する。その
結果、低容量誘電体層１０６のエッチングが進行するのに伴って、フォトレジス
ト層１０２の厚さが減少する。酸素種がフォトレジスト材料を等方向に攻撃する
ので、多くの場合において、フォトレジストマスクはビア／トレンチの領域４０
２，４０４まで後退する。フォトレジスト材料が酸素種によって削られ、図４に
示すように領域４０２，４０４まで後退すると、ハードマスク層１０４のＴＥＯ
Ｓハードマスク材料が、不活性化の目的で添加されたフッ化炭素エッチャントに
曝される。フッ化炭素はＴＥＯＳのエッチャントの１つであるので、ハードマス
ク材料の露出領域４０８，４１０もやはり時間の経過とともにエッチングされ、
ハードマスク層１０４の開口部が拡大される。ハードマスク層１０４の開口部が
拡大されると、低容量の誘電体層１０６にエッチングされるビア／トレンチも拡
大される。この拡大によって、ビア／トレンチの微小寸法が失われるまたは損な
われる。その結果、図６に示すように、目標より断面の大きいビア／トレンチが
形成される。ここで、幅（ｗ）は、目標とする断面を示すものとする。
その上にあるフォトレジスト層のフォトレジスト材料をも過度に攻撃する。その
結果、低容量誘電体層１０６のエッチングが進行するのに伴って、フォトレジス
ト層１０２の厚さが減少する。酸素種がフォトレジスト材料を等方向に攻撃する
ので、多くの場合において、フォトレジストマスクはビア／トレンチの領域４０
２，４０４まで後退する。フォトレジスト材料が酸素種によって削られ、図４に
示すように領域４０２，４０４まで後退すると、ハードマスク層１０４のＴＥＯ
Ｓハードマスク材料が、不活性化の目的で添加されたフッ化炭素エッチャントに
曝される。フッ化炭素はＴＥＯＳのエッチャントの１つであるので、ハードマス
ク材料の露出領域４０８，４１０もやはり時間の経過とともにエッチングされ、
ハードマスク層１０４の開口部が拡大される。ハードマスク層１０４の開口部が
拡大されると、低容量の誘電体層１０６にエッチングされるビア／トレンチも拡
大される。この拡大によって、ビア／トレンチの微小寸法が失われるまたは損な
われる。その結果、図６に示すように、目標より断面の大きいビア／トレンチが
形成される。ここで、幅（ｗ）は、目標とする断面を示すものとする。
【００１１】
フッ化炭素添加物の使用によって、低容量の誘電体層のエッチングのプロセス
窓も狭められる。エッチング化学剤に添加するフッ化炭素が多すぎると、低容量
誘電体層のエッチングが急激に減速し、最終的には停止するに至る。添加するフ
ッ化炭素が少なすぎると、不活性化の度合いが不十分で、側壁を所望の垂直輪郭
に維持することができなくなる。
窓も狭められる。エッチング化学剤に添加するフッ化炭素が多すぎると、低容量
誘電体層のエッチングが急激に減速し、最終的には停止するに至る。添加するフ
ッ化炭素が少なすぎると、不活性化の度合いが不十分で、側壁を所望の垂直輪郭
に維持することができなくなる。
【００１２】 以上からわかるように、輪郭制御を維持し、得られるビア／トレンチの微小寸
法を保ち、高いエッチング速度を維持しながら低容量の誘電体層をエッチングす
る改良技術が必要とされている。
法を保ち、高いエッチング速度を維持しながら低容量の誘電体層をエッチングす
る改良技術が必要とされている。
【００１３】
本発明は、プラズマ処理チャンバ内で低容量の誘電体層をエッチングするため
の方法に関する。この方法では、Ｎ2と、Ｏ2と、炭化水素とを含んだエッチング
化学剤をプラズマ処理チャンバ内に流し込む。本発明によれば、高いエッチング
速度を得るだけでなく、輪郭制御を維持し、且つ低容量の層にエッチングされる
開口部（例えばビア／トレンチ）の微小寸法を保つことも可能である。
の方法に関する。この方法では、Ｎ2と、Ｏ2と、炭化水素とを含んだエッチング
化学剤をプラズマ処理チャンバ内に流し込む。本発明によれば、高いエッチング
速度を得るだけでなく、輪郭制御を維持し、且つ低容量の層にエッチングされる
開口部（例えばビア／トレンチ）の微小寸法を保つことも可能である。
【００１４】 一実施形態において、本発明は、プラズマ処理チャンバ内で低容量の誘電体層
をエッチングするための方法に関する。低容量の誘電体層は、基板上においてハ
ードマスク層の下に設けられている。この方法は、Ｎ2と、Ｏ2と、炭化水素をと
含んだエッチング化学剤をプラズマ処理チャンバ内に流し込む工程を備える。次
いで、エッチング化学剤からプラズマが生成される。この方法は、また、プラズ
マを使用し、ハードマスク層の開口部を通して低容量の誘電体層をエッチングす
る工程を備える。
をエッチングするための方法に関する。低容量の誘電体層は、基板上においてハ
ードマスク層の下に設けられている。この方法は、Ｎ2と、Ｏ2と、炭化水素をと
含んだエッチング化学剤をプラズマ処理チャンバ内に流し込む工程を備える。次
いで、エッチング化学剤からプラズマが生成される。この方法は、また、プラズ
マを使用し、ハードマスク層の開口部を通して低容量の誘電体層をエッチングす
る工程を備える。
【００１５】 別の一実施形態に従うと、エッチング化学剤は、さらに、フッ化炭素含有ガス
を含む。フッ化炭素含有ガスは、例えば、シリコン含有の低Ｋ誘電体層をエッチ
ングする際に効果的である。さらに別の一実施形態において、プラズマ処理チャ
ンバは、誘導型のプラズマ処理チャンバである。さらに別の一実施形態において
、プラズマ処理チャンバは、静電型のプラズマ処理チャンバである。
を含む。フッ化炭素含有ガスは、例えば、シリコン含有の低Ｋ誘電体層をエッチ
ングする際に効果的である。さらに別の一実施形態において、プラズマ処理チャ
ンバは、誘導型のプラズマ処理チャンバである。さらに別の一実施形態において
、プラズマ処理チャンバは、静電型のプラズマ処理チャンバである。
【００１６】 添付図面との関連で行う以下の本発明の詳細な説明から、本発明の上述したお
よびその他の特徴が、さらに詳しく示される。
よびその他の特徴が、さらに詳しく示される。
【００１７】 添付図面において、限定的ではなく例示的に本発明を示す。なお、この添付図
面は、図を単純化するために同じ縮尺で描かれていない。また、同様の構成要素
には同様の番号体型が与えられている。
面は、図を単純化するために同じ縮尺で描かれていない。また、同様の構成要素
には同様の番号体型が与えられている。
【００１８】
次に、添付図面に例示された幾つかの好ましい実施形態に関連して、本発明の
詳しい説明を行う。以下の説明では、本発明の徹底的な理解を促すために、多く
の項目を特定している。しかしながら、当業者には明らかなように、本発明は、
これらの項目の一部または全てを特定しなくても実施することが可能である。そ
のほか、本発明が不必要に不明瞭となるのを避けるため、周知のプロセス動作お
よび／または構造の詳細な説明は省略した。
詳しい説明を行う。以下の説明では、本発明の徹底的な理解を促すために、多く
の項目を特定している。しかしながら、当業者には明らかなように、本発明は、
これらの項目の一部または全てを特定しなくても実施することが可能である。そ
のほか、本発明が不必要に不明瞭となるのを避けるため、周知のプロセス動作お
よび／または構造の詳細な説明は省略した。
【００１９】 本発明の一態様にしたがって、低容量の有機誘電材料からなる低容量の誘電体
層を、炭素水素を含むエッチング化学剤を使用してプラズマリアクタ内でエッチ
ングする。一実施形態において、エッチング化学剤はＮ2、Ｏ2、およびＣxＨyで
ある。例えばシリコン含有の低容量誘電体層をエッチングする等の特定の用途で
使用されるエッチング化学剤には、選択的に、少量のフッ化炭素含有ガスが含ま
れても良い。
層を、炭素水素を含むエッチング化学剤を使用してプラズマリアクタ内でエッチ
ングする。一実施形態において、エッチング化学剤はＮ2、Ｏ2、およびＣxＨyで
ある。例えばシリコン含有の低容量誘電体層をエッチングする等の特定の用途で
使用されるエッチング化学剤には、選択的に、少量のフッ化炭素含有ガスが含ま
れても良い。
【００２０】 本発明によるＨ2／Ｎ2化学剤の幾つかの実施形態が、１９９８年８月１７日付
けの米国特許出願第０９／１３５，４１９号「基板上の低容量の誘電体層をエッ
チングするための改良技術」にさらに記載されており、本文献を引例として本明
細書に組み込むものとする。Ｎ2／Ｈ2化学剤を使用すると、優れた垂直輪郭およ
び微小寸法（ＣＤ）制御を実現することができるが、エッチング速度は減速する
。さらに、Ｎ2／Ｈ2化学剤を使用するにあたって、ウエハ全体から見たエッチン
グのムラを補償するために、オーバエッチングが必要とされる場合は、エッチン
グされた開口部に僅かに湾曲の現象が生じる。本発明によるＮ2／Ｏ2／ＣxＨy含
有のエッチング化学剤を使用すると、例えば２０００〜８０００Å／分、好まし
くは５０００〜８０００Å／分の高いエッチング速度で、優れた垂直輪郭および
微小寸法制御という望ましい利点を達成できるとともに、例えば側壁の湾曲、微
小寸法および輪郭制御の欠落、エッチング速度の低下等の、別のエッチング化学
剤を使用したエッチングで見られる望ましくない特性を回避することができる。
けの米国特許出願第０９／１３５，４１９号「基板上の低容量の誘電体層をエッ
チングするための改良技術」にさらに記載されており、本文献を引例として本明
細書に組み込むものとする。Ｎ2／Ｈ2化学剤を使用すると、優れた垂直輪郭およ
び微小寸法（ＣＤ）制御を実現することができるが、エッチング速度は減速する
。さらに、Ｎ2／Ｈ2化学剤を使用するにあたって、ウエハ全体から見たエッチン
グのムラを補償するために、オーバエッチングが必要とされる場合は、エッチン
グされた開口部に僅かに湾曲の現象が生じる。本発明によるＮ2／Ｏ2／ＣxＨy含
有のエッチング化学剤を使用すると、例えば２０００〜８０００Å／分、好まし
くは５０００〜８０００Å／分の高いエッチング速度で、優れた垂直輪郭および
微小寸法制御という望ましい利点を達成できるとともに、例えば側壁の湾曲、微
小寸法および輪郭制御の欠落、エッチング速度の低下等の、別のエッチング化学
剤を使用したエッチングで見られる望ましくない特性を回避することができる。
【００２１】 本発明によるＮ2／Ｏ2／ＣxＨy含有のエッチング化学剤は、図１の積層体に含
まれる低容量の誘電体層に類似した低容量の誘電体層をエッチングする際に使用
しても良い。例えば、図１〜４の部分的なプロセスフローに示されるように、フ
ォトレジスト層と、ハードマスク層と、低容量の誘電体層と、エッチ止め層とを
備えた積層体に対してエッチングプロセスが開始される。先ず、従来のフォトレ
ジストパターン形成プロセスによって、フォトレジスト層がパターン形成されて
開口部が形成され、続いて、ハードマスクエッチングプロセスによって、その開
口部がハードマスク層内まで延長される。次いで、本発明によるＮ2／Ｏ2／Ｃx
Ｈy含有のエッチング化学剤によって、低容量の誘電体層がエッチングされる。
まれる低容量の誘電体層に類似した低容量の誘電体層をエッチングする際に使用
しても良い。例えば、図１〜４の部分的なプロセスフローに示されるように、フ
ォトレジスト層と、ハードマスク層と、低容量の誘電体層と、エッチ止め層とを
備えた積層体に対してエッチングプロセスが開始される。先ず、従来のフォトレ
ジストパターン形成プロセスによって、フォトレジスト層がパターン形成されて
開口部が形成され、続いて、ハードマスクエッチングプロセスによって、その開
口部がハードマスク層内まで延長される。次いで、本発明によるＮ2／Ｏ2／Ｃx
Ｈy含有のエッチング化学剤によって、低容量の誘電体層がエッチングされる。
【００２２】 低容量の誘電体層のエッチングで利用される酸素種は、上層であるフォトレジ
スト層をも攻撃する。その結果、低容量の誘電体層のエッチングが進行するにつ
れて、フォトレジスト層１０２の厚さが減少する。酸素種はフォトレジスト材料
を等方向に攻撃するので、ビア／トレンチの領域ではフォトレジストマスクが後
退し、エッチングがエッチ止め層に到達した際には、フォトレジストマスクが完
全に除去されることもある。この現象は、エッチング中にフォトレジストの除去
が要求される用途において望ましい。
スト層をも攻撃する。その結果、低容量の誘電体層のエッチングが進行するにつ
れて、フォトレジスト層１０２の厚さが減少する。酸素種はフォトレジスト材料
を等方向に攻撃するので、ビア／トレンチの領域ではフォトレジストマスクが後
退し、エッチングがエッチ止め層に到達した際には、フォトレジストマスクが完
全に除去されることもある。この現象は、エッチング中にフォトレジストの除去
が要求される用途において望ましい。
【００２３】 本発明によるＮ2／Ｏ2／ＣxＨy含有のエッチング化学剤では、不活性化剤とし
てＣ2Ｈ4またはＣＨ4等の炭素水素が利用される。本発明によるこのエッチング
化学剤に含まれる炭素水素成分は、従来技術による方法で使用されるフッ化炭素
に取って代わるものであり、エッチングされた開口部の側壁を不活性化させるこ
とによって、低容量の誘電体層のエッチングに含まれる等方性の要素が最小限に
抑えられる。炭化水素の使用によって、ハードマスクエッチングの化学的な要素
が排除され、物理的スパッタリングの要素のみが維持される。フォトレジストの
後退に加え、フォトレジストおよび続くハードマスクのファセット形成が行われ
るものの、低容量の誘電体層のエッチングに使用されるガス化学剤にフッ素が含
まれないことから、ファセット形成の効果は大幅に低減される。したがって、フ
ォトレジストおよびハードマスクのファセット形成が比較的少ないということは
、エッチング化学剤の炭化水素成分によって適度な不活性化がもたらされ、微小
寸法および側壁の垂直輪郭が望ましい状態に保たれることを意味する。結果とし
て、エッチングされた開口部の断面は拡大されず、微小寸法の制御が実現される
。
てＣ2Ｈ4またはＣＨ4等の炭素水素が利用される。本発明によるこのエッチング
化学剤に含まれる炭素水素成分は、従来技術による方法で使用されるフッ化炭素
に取って代わるものであり、エッチングされた開口部の側壁を不活性化させるこ
とによって、低容量の誘電体層のエッチングに含まれる等方性の要素が最小限に
抑えられる。炭化水素の使用によって、ハードマスクエッチングの化学的な要素
が排除され、物理的スパッタリングの要素のみが維持される。フォトレジストの
後退に加え、フォトレジストおよび続くハードマスクのファセット形成が行われ
るものの、低容量の誘電体層のエッチングに使用されるガス化学剤にフッ素が含
まれないことから、ファセット形成の効果は大幅に低減される。したがって、フ
ォトレジストおよびハードマスクのファセット形成が比較的少ないということは
、エッチング化学剤の炭化水素成分によって適度な不活性化がもたらされ、微小
寸法および側壁の垂直輪郭が望ましい状態に保たれることを意味する。結果とし
て、エッチングされた開口部の断面は拡大されず、微小寸法の制御が実現される
。
【００２４】 図７は、本発明によるＮ2／Ｏ2／ＣxＨy含有のエッチング化学剤を使用して低
容量の誘電体層１０６にエッチングされた代表的なビア／トレンチ７０２を示し
た図である。フォトレジスト層の完全除去およびハードマスク１０４の部分的侵
食にもかかわらず、エッチング化学剤の炭化水素成分による側壁７０４の不活性
化によって、輪郭を垂直に保ち、望ましい微小寸法を達成することができる。
容量の誘電体層１０６にエッチングされた代表的なビア／トレンチ７０２を示し
た図である。フォトレジスト層の完全除去およびハードマスク１０４の部分的侵
食にもかかわらず、エッチング化学剤の炭化水素成分による側壁７０４の不活性
化によって、輪郭を垂直に保ち、望ましい微小寸法を達成することができる。
【００２５】 本発明による低容量の誘電材料をエッチングする技術は、静電型のリアクタや
、誘導型の低圧・高密度（例えば、＞１０9イオン／ｃｍ3）のリアクタ等の、任
意の適切なプラズマ処理リアクタで実施して良い。好ましい一実施形態では、ラ
ム・リサーチ社から市販されているＴＣＰ（商標）９１００ＰＴＸプラズマリア
クタ等の誘導結合型プラズマ処理リアクタにおいて本発明を実施する。図８は、
プラズマ処理チャンバ８０２を含むＴＣＰ（商標）９１００ＰＴＸプラズマリア
クタの概略図である。電極８０６の下方に設けられた誘電ウィンドウ８０４は、
プラズマ処理チャンバ８０２内のプラズマを電極８０６に誘電結合させる仲立ち
の誘電ウィンドウとして作用する。電極８０６はＲＦ誘導ソースであり、図８の
例ではコイルとして実現されている。電極８０６は、整合回路網（従来から知ら
れており、簡略化のため図８には図示しない）を介してＲＦジェネレータ８０８
によって通電される。ＲＦジェネレータ８０８のＲＦ周波数は、一実施形態では
約１３．５６ＭＨｚであるが、他の適切なＲＦ周波数を利用しても良い。
、誘導型の低圧・高密度（例えば、＞１０9イオン／ｃｍ3）のリアクタ等の、任
意の適切なプラズマ処理リアクタで実施して良い。好ましい一実施形態では、ラ
ム・リサーチ社から市販されているＴＣＰ（商標）９１００ＰＴＸプラズマリア
クタ等の誘導結合型プラズマ処理リアクタにおいて本発明を実施する。図８は、
プラズマ処理チャンバ８０２を含むＴＣＰ（商標）９１００ＰＴＸプラズマリア
クタの概略図である。電極８０６の下方に設けられた誘電ウィンドウ８０４は、
プラズマ処理チャンバ８０２内のプラズマを電極８０６に誘電結合させる仲立ち
の誘電ウィンドウとして作用する。電極８０６はＲＦ誘導ソースであり、図８の
例ではコイルとして実現されている。電極８０６は、整合回路網（従来から知ら
れており、簡略化のため図８には図示しない）を介してＲＦジェネレータ８０８
によって通電される。ＲＦジェネレータ８０８のＲＦ周波数は、一実施形態では
約１３．５６ＭＨｚであるが、他の適切なＲＦ周波数を利用しても良い。
【００２６】 チャンバ８０２内には、ガス分布板８１０を設けて良く、この分布板は、それ
自体とウエハ８１２との間のＲＦ誘発プラズマ領域に、ガス状のソース材料、例
えばエッチャントソースガスを分布させるための複数の穴を含むことが好ましい
。ガス状のソース材料は、また、チャンバ自体の壁に設けられたポートから放出
されても良い。ウエハ８１２は、チャンバ８０２内に導入されてチャック８１４
上に配置される。チャック８１４は、第２の電極として機能し、ＲＦジェネレー
タ８１６によって（通常は整合回路網も介して）バイアスをかけられることが好
ましい。ＲＦジェネレータ８１６のＲＦ周波数は、一実施形態では約４ＭＨｚで
あるが、他の適切なＲＦ周波数を利用しても良い。ウエハ８１２は、従来の機械
的なクランプ技術、または静電的なクランプ力を利用した技術によって、チャッ
ク８１４に固定されて良い。
自体とウエハ８１２との間のＲＦ誘発プラズマ領域に、ガス状のソース材料、例
えばエッチャントソースガスを分布させるための複数の穴を含むことが好ましい
。ガス状のソース材料は、また、チャンバ自体の壁に設けられたポートから放出
されても良い。ウエハ８１２は、チャンバ８０２内に導入されてチャック８１４
上に配置される。チャック８１４は、第２の電極として機能し、ＲＦジェネレー
タ８１６によって（通常は整合回路網も介して）バイアスをかけられることが好
ましい。ＲＦジェネレータ８１６のＲＦ周波数は、一実施形態では約４ＭＨｚで
あるが、他の適切なＲＦ周波数を利用しても良い。ウエハ８１２は、従来の機械
的なクランプ技術、または静電的なクランプ力を利用した技術によって、チャッ
ク８１４に固定されて良い。
【００２７】 チャック８１４とウエハ８１２との間には、加圧状態のもとでヘリウム冷却ガ
スが導入される。このガスは、処理中に、ウエハの温度を正確に制御する伝熱媒
体として作用することによって、均一で再現性のあるエッチング効果を保証する
ものである。プラズマエッチング中は、ポート８１８からガスを排気することに
よって、チャンバ８０２内の圧力を低く抑えることが好ましい。例えば、低Ｋ誘
電体のエッチング中は、圧力を約１ミリトール〜約３０ミリトールに維持するこ
とが好ましい。
スが導入される。このガスは、処理中に、ウエハの温度を正確に制御する伝熱媒
体として作用することによって、均一で再現性のあるエッチング効果を保証する
ものである。プラズマエッチング中は、ポート８１８からガスを排気することに
よって、チャンバ８０２内の圧力を低く抑えることが好ましい。例えば、低Ｋ誘
電体のエッチング中は、圧力を約１ミリトール〜約３０ミリトールに維持するこ
とが好ましい。
【００２８】 好ましい別の一実施形態では、ラム・リサーチ社から市販されている４５２０
ＸＬEプラズマリアクタ等の静電型のプラズマ処理リアクタにおいて本発明が実
施される。図９は、プラズマ処理チャンバ９０２を含む４５２０ＸＬEプラズマ
リアクタの概略図である。ギャップ駆動９０４は、トップ電極９０６の上方に配
置される。ギャップ駆動９０４は、ウエハの搬送用に主として使用されるが、プ
ロセスパラメータとして使用される場合もある。図９の例では、トップ電極９０
６がシリコン電極として具体化されている。トップ電極９０６は、整合回路網（
従来から知られており、簡略化のため図９には図示しない）を介してＲＦジェネ
レータ９０８によって通電される。ＲＦジェネレータ９０８のＲＦ周波数は、一
実施形態では約２７ＭＨｚであるが、他の適切なＲＦ周波数を利用しても良い。
ＸＬEプラズマリアクタ等の静電型のプラズマ処理リアクタにおいて本発明が実
施される。図９は、プラズマ処理チャンバ９０２を含む４５２０ＸＬEプラズマ
リアクタの概略図である。ギャップ駆動９０４は、トップ電極９０６の上方に配
置される。ギャップ駆動９０４は、ウエハの搬送用に主として使用されるが、プ
ロセスパラメータとして使用される場合もある。図９の例では、トップ電極９０
６がシリコン電極として具体化されている。トップ電極９０６は、整合回路網（
従来から知られており、簡略化のため図９には図示しない）を介してＲＦジェネ
レータ９０８によって通電される。ＲＦジェネレータ９０８のＲＦ周波数は、一
実施形態では約２７ＭＨｚであるが、他の適切なＲＦ周波数を利用しても良い。
【００２９】 チャンバ９０２内には、閉じ込めリング９１０を提供して良い。この閉じ込め
リングは、例えばエッチング化学剤等のガス状ソース材料内で生成されたプラズ
マを、トップ電極９０６とウエハ９１２とに挟まれたＲＦ誘発プラズマ領域内に
閉じ込めることが好ましい。ガスは、トップ電極９０６を通ってチャンバ９０２
に入る。ガス状ソース材料は、チャンバ自体の壁に設けられたポートから放出さ
れても良いし、静電チャック９１４の外周に沿って放出されても良い。ウエハ９
１２は、チャンバ９０２内に導入されてチャック９１４上に配置される。チャッ
ク９１４は、第２の電極として機能し、ＲＦジェネレータ９１６によって（通常
は整合回路網も介して）バイアスをかけられることが好ましい。ＲＦジェネレー
タ９１６のＲＦ周波数は、一実施形態では約２ＭＨｚであるが、他の適切なＲＦ
周波数を利用しても良い。ウエハ９１２は、従来の機械的なクランプ技術、また
は静電的なクランプ力を利用した技術によって、チャック９１４に固定されて良
い。プラズマエッチング中は、チャンバ９０１内の圧力が低く抑えられるのが通
常であり、例えば低Ｋ誘電体のエッチング中は、約１０ミリトールから約３００
ミリトールに抑えられる。
リングは、例えばエッチング化学剤等のガス状ソース材料内で生成されたプラズ
マを、トップ電極９０６とウエハ９１２とに挟まれたＲＦ誘発プラズマ領域内に
閉じ込めることが好ましい。ガスは、トップ電極９０６を通ってチャンバ９０２
に入る。ガス状ソース材料は、チャンバ自体の壁に設けられたポートから放出さ
れても良いし、静電チャック９１４の外周に沿って放出されても良い。ウエハ９
１２は、チャンバ９０２内に導入されてチャック９１４上に配置される。チャッ
ク９１４は、第２の電極として機能し、ＲＦジェネレータ９１６によって（通常
は整合回路網も介して）バイアスをかけられることが好ましい。ＲＦジェネレー
タ９１６のＲＦ周波数は、一実施形態では約２ＭＨｚであるが、他の適切なＲＦ
周波数を利用しても良い。ウエハ９１２は、従来の機械的なクランプ技術、また
は静電的なクランプ力を利用した技術によって、チャック９１４に固定されて良
い。プラズマエッチング中は、チャンバ９０１内の圧力が低く抑えられるのが通
常であり、例えば低Ｋ誘電体のエッチング中は、約１０ミリトールから約３００
ミリトールに抑えられる。
【００３０】 図１０は、本発明による低容量誘電体のエッチングプロセス１０００を、本発
明の一実施形態にしたがって示したフローチャートである。動作１００２では、
従来のフォトレジストのパターン形成プロセスを使用して、フォトレジストマス
クのパターン形成が行われる。動作１００４では、予め形成されたフォトレジス
トマスクを使用して、ハードマスク層からハードマスクのパターンが形成される
。すなわち、動作１００４では、低容量の誘電体層内に形成する予定の開口部に
対応する開口部がハードマスクにエッチングされる。低容量の誘電体層の開口部
という用語は、低容量の誘電体層にエッチングされる特徴を指しており、トレン
チおよびビアをともに含む。
明の一実施形態にしたがって示したフローチャートである。動作１００２では、
従来のフォトレジストのパターン形成プロセスを使用して、フォトレジストマス
クのパターン形成が行われる。動作１００４では、予め形成されたフォトレジス
トマスクを使用して、ハードマスク層からハードマスクのパターンが形成される
。すなわち、動作１００４では、低容量の誘電体層内に形成する予定の開口部に
対応する開口部がハードマスクにエッチングされる。低容量の誘電体層の開口部
という用語は、低容量の誘電体層にエッチングされる特徴を指しており、トレン
チおよびビアをともに含む。
【００３１】 動作１００６、１００８、１０１０では、低容量の誘電体層がエッチングされ
る。低容量誘電体層のエッチングは、独立したプラズマ処理チャンバ内で行われ
ても良いし、さらに好ましくは、ハードマスクのエッチングで利用されたものと
同じプラズマ処理チャンバ内で行われても良い。動作１００６では、Ｎ2／Ｏ2／
ＣxＨy含有のエッチング化学剤がプラズマ処理チャンバ内に流し込まれる。Ｎ2
／Ｏ2／ＣxＨy含有のエッチング化学剤は、選択的にＣ2Ｆ6またはＣ4Ｆ8等のフ
ッ化炭素を含んでも良い。これは、ベンゾシクロブテン（ＢＣＢ）材料等のシリ
コン含有の低容量誘電体層をエッチングする際に望ましい。動作１００８では、
Ｎ2／Ｏ2／ＣxＨy含有のエッチング化学剤からプラズマが生成される。動作１０
１０では、Ｎ2／Ｏ2／ＣxＨy含有のエッチング化学剤から生成されたプラズマが
、低容量の誘電体層の低容量の誘電材料を、ハードマスクの開口部を通してエッ
チングすることが可能になる。動作１０１０において低容量の誘電体層がエッチ
ングされると、低容量の誘電体のエッチングプロセス１０００は終了する。しか
しながら、ウエハ全体から見たエッチングのムラを補償するために、オーバエッ
チングの工程が利用される場合がほとんどである。したがって、エッチングされ
たウエハから集積回路を形成するために、従来の処理動作を利用しても良い。
る。低容量誘電体層のエッチングは、独立したプラズマ処理チャンバ内で行われ
ても良いし、さらに好ましくは、ハードマスクのエッチングで利用されたものと
同じプラズマ処理チャンバ内で行われても良い。動作１００６では、Ｎ2／Ｏ2／
ＣxＨy含有のエッチング化学剤がプラズマ処理チャンバ内に流し込まれる。Ｎ2
／Ｏ2／ＣxＨy含有のエッチング化学剤は、選択的にＣ2Ｆ6またはＣ4Ｆ8等のフ
ッ化炭素を含んでも良い。これは、ベンゾシクロブテン（ＢＣＢ）材料等のシリ
コン含有の低容量誘電体層をエッチングする際に望ましい。動作１００８では、
Ｎ2／Ｏ2／ＣxＨy含有のエッチング化学剤からプラズマが生成される。動作１０
１０では、Ｎ2／Ｏ2／ＣxＨy含有のエッチング化学剤から生成されたプラズマが
、低容量の誘電体層の低容量の誘電材料を、ハードマスクの開口部を通してエッ
チングすることが可能になる。動作１０１０において低容量の誘電体層がエッチ
ングされると、低容量の誘電体のエッチングプロセス１０００は終了する。しか
しながら、ウエハ全体から見たエッチングのムラを補償するために、オーバエッ
チングの工程が利用される場合がほとんどである。したがって、エッチングされ
たウエハから集積回路を形成するために、従来の処理動作を利用しても良い。
【００３２】 一例において、エッチングされるウエハは、上に低容量の誘電材料ＦＬＡＲＥ
２．０を、その上に更にＴＥＯＳからなるハードマスク層を有した２００ｍｍの
ウエハである。低容量の誘電体層の厚さは約７，５００Åであり、ハードマスク
層の厚さは約２，０００Åである。フォトレジストマスクは、真空紫外線材料か
らなるフォトレジストマスクであって良いが、任意のフォトレジスト材料を利用
しても良い。エッチングされる開口部は、約０．３ミクロンの断面を有する。低
容量の誘電体層のエッチングは、カリフォルニア州フリーモント市所在のラム・
リサーチ社によるＴＣＰ（商標）９１００ＰＴＸとして知られる高密度・低圧の
誘導結合プラズマ処理リアクタ内で実施される。以下の例で提供されるパラメー
タが、寸法の異なる基板をエッチングするため、または特殊なプラズマリアクタ
の要請を満たすために、適当な値に縮小・倍化されても且つ／または変更されて
も良いことは、当業者の技術の範囲内であり、当業者にとって明白である。
２．０を、その上に更にＴＥＯＳからなるハードマスク層を有した２００ｍｍの
ウエハである。低容量の誘電体層の厚さは約７，５００Åであり、ハードマスク
層の厚さは約２，０００Åである。フォトレジストマスクは、真空紫外線材料か
らなるフォトレジストマスクであって良いが、任意のフォトレジスト材料を利用
しても良い。エッチングされる開口部は、約０．３ミクロンの断面を有する。低
容量の誘電体層のエッチングは、カリフォルニア州フリーモント市所在のラム・
リサーチ社によるＴＣＰ（商標）９１００ＰＴＸとして知られる高密度・低圧の
誘導結合プラズマ処理リアクタ内で実施される。以下の例で提供されるパラメー
タが、寸法の異なる基板をエッチングするため、または特殊なプラズマリアクタ
の要請を満たすために、適当な値に縮小・倍化されても且つ／または変更されて
も良いことは、当業者の技術の範囲内であり、当業者にとって明白である。
【００３３】 上述したＴＣＰ（商標）９１００ＰＴＸプラズマ処理システムにおいて、プラ
ズマ処理チャンバ内の圧力は約１ミリトール（ｍＴ）〜約３０ｍＴで良く、より
好ましくは約５ｍＴ〜約２０ｍＴで良く、好ましくは約１０ｍＴで良い。トップ
電極の電力は約７００ワット〜約２，２００ワットで良く、より好ましくは約１
，２００ワット〜約２，０００ワットで良く、好ましくは約１，８００ワットで
良い。ボトム電極の電力は約５０ワット〜約５００ワットで良く、より好ましく
は約１００ワット〜約４００ワットで良く、好ましくは約３００ワットで良い。
ズマ処理チャンバ内の圧力は約１ミリトール（ｍＴ）〜約３０ｍＴで良く、より
好ましくは約５ｍＴ〜約２０ｍＴで良く、好ましくは約１０ｍＴで良い。トップ
電極の電力は約７００ワット〜約２，２００ワットで良く、より好ましくは約１
，２００ワット〜約２，０００ワットで良く、好ましくは約１，８００ワットで
良い。ボトム電極の電力は約５０ワット〜約５００ワットで良く、より好ましく
は約１００ワット〜約４００ワットで良く、好ましくは約３００ワットで良い。
【００３４】 この例で使用されるＴＣＰ（商標）９１００ＰＴＸプラズマ処理システムにお
いて、Ｎ2の流量は、約２５ｓｃｃｍ〜約１５０ｓｃｃｍで良く、より好ましく
は約５０ｓｃｃｍ〜約１００ｓｃｃｍで良く、好ましくは約５０ｓｃｃｍで良い
。Ｏ2の流量は約５ｓｃｃｍ〜約７５ｓｃｃｍで良く、より好ましくは約１０ｓ
ｃｃｍ〜約５０ｓｃｃｍで良く、好ましくは約２５ｓｃｃｍで良い。ＣxＨyの流
量は約１ｓｃｃｍ〜約５０ｓｃｃｍで良く、より好ましくは約５ｓｃｃｍ〜約３
０ｓｃｃｍで良く、好ましくは約１５ｓｃｃｍで良い。ＢＣＢ等のシリコン含有
の低容量誘電体層をエッチングする際には、Ｎ2／Ｏ2／ＣxＨy含有のエッチング
化学剤に、少量の（例えば、＜５ｓｃｃｍ）フッ化炭素含有ガスを添加しても良
い。例えば、Ｃ2Ｆ6またはＣ4Ｆ8を添加して良い。
いて、Ｎ2の流量は、約２５ｓｃｃｍ〜約１５０ｓｃｃｍで良く、より好ましく
は約５０ｓｃｃｍ〜約１００ｓｃｃｍで良く、好ましくは約５０ｓｃｃｍで良い
。Ｏ2の流量は約５ｓｃｃｍ〜約７５ｓｃｃｍで良く、より好ましくは約１０ｓ
ｃｃｍ〜約５０ｓｃｃｍで良く、好ましくは約２５ｓｃｃｍで良い。ＣxＨyの流
量は約１ｓｃｃｍ〜約５０ｓｃｃｍで良く、より好ましくは約５ｓｃｃｍ〜約３
０ｓｃｃｍで良く、好ましくは約１５ｓｃｃｍで良い。ＢＣＢ等のシリコン含有
の低容量誘電体層をエッチングする際には、Ｎ2／Ｏ2／ＣxＨy含有のエッチング
化学剤に、少量の（例えば、＜５ｓｃｃｍ）フッ化炭素含有ガスを添加しても良
い。例えば、Ｃ2Ｆ6またはＣ4Ｆ8を添加して良い。
【００３５】 低容量の誘電体層のエッチングは、カリフォルニア州フリーモント市所在のラ
ム・リサーチ社から市販の４５２０ＸＬE等の静電型プラズマ処理リアクタ内に
おいて実施することもできる。上述した４５２０ＸＬEプラズマ処理システムに
おいて、プラズマ処理チャンバ内の圧力は約１０ミリトール（ｍＴ）〜約３００
ｍＴで良く、より好ましくは約３０ｍＴ〜約２００ｍＴで良く、好ましくは約１
００ｍＴで良い。トップ電極の電力は約０ワット〜約２，０００ワットで良く、
より好ましくは約２００ワット〜約８００ワットで良く、好ましくは約５００ワ
ットで良い。ボトム電極の電力は約０ワット〜約２，０００ワットで良く、より
好ましくは約２００ワット〜約８００ワットで良く、好ましくは約５００ワット
で良い。
ム・リサーチ社から市販の４５２０ＸＬE等の静電型プラズマ処理リアクタ内に
おいて実施することもできる。上述した４５２０ＸＬEプラズマ処理システムに
おいて、プラズマ処理チャンバ内の圧力は約１０ミリトール（ｍＴ）〜約３００
ｍＴで良く、より好ましくは約３０ｍＴ〜約２００ｍＴで良く、好ましくは約１
００ｍＴで良い。トップ電極の電力は約０ワット〜約２，０００ワットで良く、
より好ましくは約２００ワット〜約８００ワットで良く、好ましくは約５００ワ
ットで良い。ボトム電極の電力は約０ワット〜約２，０００ワットで良く、より
好ましくは約２００ワット〜約８００ワットで良く、好ましくは約５００ワット
で良い。
【００３６】 ４５２０ＸＬEプラズマ処理システムにおいて、Ｎ2の流量は、約０ｓｃｃｍ〜
約１，０００ｓｃｃｍで良く、より好ましくは約５０ｓｃｃｍ〜約６００ｓｃｃ
ｍで良く、好ましくは約５００ｓｃｃｍで良い。Ｏ2の流量は約５ｓｃｃｍ〜約
５００ｓｃｃｍで良く、より好ましくは約５ｓｃｃｍ〜約５０ｓｃｃｍで良く、
好ましくは約１８ｓｃｃｍで良い。ＣxＨyの流量は約０ｓｃｃｍ〜約５００ｓｃ
ｃｍで良く、より好ましくは約０ｓｃｃｍ〜約５０ｓｃｃｍで良く、好ましくは
約１８ｓｃｃｍで良い。ＢＣＢ等のシリコン含有の低容量誘電体層をエッチング
する際には、Ｎ2／Ｏ2／ＣxＨy含有のエッチング化学剤に、少量の（例えば、＜
５ｓｃｃｍ）フッ化炭素含有ガス、例えばＣ2Ｆ6またはＣ4Ｆ8を添加しても良い
。
約１，０００ｓｃｃｍで良く、より好ましくは約５０ｓｃｃｍ〜約６００ｓｃｃ
ｍで良く、好ましくは約５００ｓｃｃｍで良い。Ｏ2の流量は約５ｓｃｃｍ〜約
５００ｓｃｃｍで良く、より好ましくは約５ｓｃｃｍ〜約５０ｓｃｃｍで良く、
好ましくは約１８ｓｃｃｍで良い。ＣxＨyの流量は約０ｓｃｃｍ〜約５００ｓｃ
ｃｍで良く、より好ましくは約０ｓｃｃｍ〜約５０ｓｃｃｍで良く、好ましくは
約１８ｓｃｃｍで良い。ＢＣＢ等のシリコン含有の低容量誘電体層をエッチング
する際には、Ｎ2／Ｏ2／ＣxＨy含有のエッチング化学剤に、少量の（例えば、＜
５ｓｃｃｍ）フッ化炭素含有ガス、例えばＣ2Ｆ6またはＣ4Ｆ8を添加しても良い
。
【００３７】 総流量に占める割合で表されるＮ2の流量率は、約５０％〜約９５％で良く、
代表的なエッチングプロセスでは約９３．３％で良い。総流量に占める割合で表
されるＯ2の流量率は、約２％〜約４０％で良く、代表的なエッチングプロセス
では約３．３％で良い。総流量に占める割合で表されるＣxＨyの流量率は、約２
％〜約４０％で良く、代表的なエッチングプロセスでは約３．３％で良い。上述
したように、シリコン含有の低容量誘電体層（例えばＢＣＢ）をエッチングする
際には、Ｎ2／Ｏ2／ＣxＨy含有のエッチング化学剤にフッ化炭素含有ガスを添加
しても良い。例えば、Ｃ2Ｆ6またはＣ4Ｆ8を添加して良く、この場合、総流量に
占める割合で表されるＣxＦyの流量率は例えば約０．０５％で良い。
代表的なエッチングプロセスでは約９３．３％で良い。総流量に占める割合で表
されるＯ2の流量率は、約２％〜約４０％で良く、代表的なエッチングプロセス
では約３．３％で良い。総流量に占める割合で表されるＣxＨyの流量率は、約２
％〜約４０％で良く、代表的なエッチングプロセスでは約３．３％で良い。上述
したように、シリコン含有の低容量誘電体層（例えばＢＣＢ）をエッチングする
際には、Ｎ2／Ｏ2／ＣxＨy含有のエッチング化学剤にフッ化炭素含有ガスを添加
しても良い。例えば、Ｃ2Ｆ6またはＣ4Ｆ8を添加して良く、この場合、総流量に
占める割合で表されるＣxＦyの流量率は例えば約０．０５％で良い。
【００３８】 エッチング化学剤に関し、酸素に対する炭化水素の含量を増加させると、酸素
の流量を単に変化させる以上に、輪郭制御の改善に大きく寄与するとされている
。ＣxＨy：Ｏ2の比は、約１：９９〜約２：１で良く、より好ましくは約２：３
〜約３：２で良い。代表的なエッチングにおいては、エッチング化学剤混合物の
ＣxＨy：Ｏ2の比が約３：２である場合に有利なエッチング効果が得られる。
の流量を単に変化させる以上に、輪郭制御の改善に大きく寄与するとされている
。ＣxＨy：Ｏ2の比は、約１：９９〜約２：１で良く、より好ましくは約２：３
〜約３：２で良い。代表的なエッチングにおいては、エッチング化学剤混合物の
ＣxＨy：Ｏ2の比が約３：２である場合に有利なエッチング効果が得られる。
【００３９】 以上からわかるように、Ｎ2／Ｏ2／ＣxＨy含有のエッチング化学剤を利用した
本発明による低容量の誘電体層のエッチングは、側壁を有利に不活性化させるの
で、たとえ高いエッチング速度でエッチングする場合であっても、ほぼ垂直な輪
郭を維持し、微小寸法を高レベルで制御することができる。Ｎ2／Ｏ2／ＣxＨy含
有の改良エッチング化学剤に含まれる炭化水素成分による側壁の不活性化によっ
て、エッチングされた開口部をほぼ垂直な輪郭に維持すると同時に微小寸法を高
レベルで制御することが可能になる。本発明によるエッチング化学剤に炭化水素
を添加すると、酸素含有成分が有する等方性の特性が補償される。
本発明による低容量の誘電体層のエッチングは、側壁を有利に不活性化させるの
で、たとえ高いエッチング速度でエッチングする場合であっても、ほぼ垂直な輪
郭を維持し、微小寸法を高レベルで制御することができる。Ｎ2／Ｏ2／ＣxＨy含
有の改良エッチング化学剤に含まれる炭化水素成分による側壁の不活性化によっ
て、エッチングされた開口部をほぼ垂直な輪郭に維持すると同時に微小寸法を高
レベルで制御することが可能になる。本発明によるエッチング化学剤に炭化水素
を添加すると、酸素含有成分が有する等方性の特性が補償される。
【００４０】 以上では、本発明をいくつかの好ましい実施形態の形で説明したが、本発明の
範囲内で、種々の代替、置き換え、および等価物が可能である。また、本発明に
よる方法および装置を実現する代替の方法が数多く存在することにも注意が必要
である。したがって、添付した特許請求の範囲は、このような代替、置き換え、
および等価物の全てを、本発明の真の趣旨および範囲内に含むものとして、解釈
される。
範囲内で、種々の代替、置き換え、および等価物が可能である。また、本発明に
よる方法および装置を実現する代替の方法が数多く存在することにも注意が必要
である。したがって、添付した特許請求の範囲は、このような代替、置き換え、
および等価物の全てを、本発明の真の趣旨および範囲内に含むものとして、解釈
される。
【図１】 従来技術による代表的なＩＣ積層体を示した図である。
【図２】 フォトレジスト層のパターン形成後における、従来技術による図１のＩＣ積層
体を示した図である。
体を示した図である。
【図３】 ハードマスク層のパターン形成後における、従来技術による図１のＩＣ積層体
を示した図である。
を示した図である。
【図４】 低容量の誘電体層のエッチングの開始およびフォトレジストの後退を示した図
である。
である。
【図５】 低容量の誘電体層のエッチングに従来技術によるエッチング化学剤を利用する
と生じるビア側壁の湾曲を示した図である。
と生じるビア側壁の湾曲を示した図である。
【図６】 低容量の誘電体層のエッチングに従来技術によるエッチング化学剤を利用する
と生じるビアの微小寸法の悪化を示した図である。
と生じるビアの微小寸法の悪化を示した図である。
【図７】 本発明の一実施形態を使用して低容量の誘電体層にエッチングされる代表的な
ビアを示した図である。
ビアを示した図である。
【図８】 本発明を実施するのに適したプラズマリアクタの１つであるＴＣＰ（商標）９
１００ＰＴＸプラズマリアクタを示した概略図である。
１００ＰＴＸプラズマリアクタを示した概略図である。
【図９】 本発明を実施するのに適したプラズマリアクタの１つである４５１０ＸＬEプ
ラズマリアクタを示した概略図である。
ラズマリアクタを示した概略図である。
【図１０】 本発明による低容量の誘電体層のエッチングの動作を本発明の一実施形態にし
たがって示したフローチャートである。
たがって示したフローチャートである。
１００…積層体 １０２…フォトレジスト層 １０４…ハードマスク層 １０６…低容量の誘電体層 １０８…エッチ止め層 ２０２…開口部 ４０２，４０４…ビア／トレンチの領域 ４０８，４１０…ハードマスク材料の露出領域 ７０２…ビア／トレンチ ７０４…側壁 ８０２…プラズマ処理チャンバ ８０４…誘電ウィンドウ ８０６…電極 ８０８…ＲＦジェネレータ ８１０…ガス分布板 ８１２…ウエハ ８１４…チャック ８１６…ＲＦジェネレータ ８１８…ポート ９０１…プラズマ処理チャンバ ９０４…ギャップ駆動 ９０６…トップ電極 ９０８…ＲＦジェネレータ ９１０…閉じ込めリング ９１２…ウエハ ９１４…チャック ９１６…ＲＦジェネレータ
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＩＬ，ＪＰ，Ｋ Ｒ，ＳＧ (72)発明者 エリングボエ・スーザン アメリカ合衆国 カリフォルニア州94539 フリモント，パセオ・パドレ・パークウ ェイ，43100 (72)発明者 フランナー・ジャネット・エム． アメリカ合衆国 カリフォルニア州94587 ユニオン・シティ，ロックリン・ドライ ブ，4942 (72)発明者 ジャノウィアク・クリスティーン・エム． アメリカ合衆国 カリフォルニア州94536 フリモント，＃126，ブロンソン・スト リート，38455 (72)発明者 ラング・ジョン アメリカ合衆国 カリフォルニア州95035 ミルピタス，デニス・アベニュー，1559 Ｆターム(参考） 4M104 DD08 DD20 EE18 HH14 5F004 AA05 BA04 BA20 BB11 BB18 BB22 BB25 DA00 DA01 DA02 DA03 DA25 DA26 DB23 EA06 EA07 EB03 5F033 QQ09 QQ15 QQ24 QQ25 QQ28 QQ37 RR21 WW04 WW05 WW06 XX24
Claims (26)
- 【請求項１】 プラズマ処理チャンバ内において、低容量の誘電体層をエッ
チングするための方法であって、前記低容量の誘電体層は基板上においてハード
マスク層の下に配置され、前記方法は、 Ｎ2と、Ｏ2と、炭化水素と、を含んだエッチング化学剤を、前記プラズマ処理
チャンバ内に流し込む工程と、 前記エッチング化学剤からプラズマを生成する工程と、 前記プラズマを使用し、前記ハードマスク層の開口部を通して前記低容量の誘
電体層をエッチングする工程と、 を備える方法。 - 【請求項２】 請求項１記載の方法であって、 前記炭化水素はＣ2Ｈ4である方法。
- 【請求項３】 請求項１記載の方法であって、 前記炭化水素はＣＨ4である方法。
- 【請求項４】 請求項１記載の方法であって、 前記ハードマスク層はＴＥＯＳで形成されている方法。
- 【請求項５】 請求項１記載の方法であって、 前記プラズマ処理チャンバは低圧・高密度のプラズマ処理チャンバである方法
。 - 【請求項６】 請求項１記載の方法であって、 前記プラズマ処理チャンバは誘導結合型のプラズマ処理チャンバである方法。
- 【請求項７】 請求項１記載の方法であって、 前記プラズマ処理チャンバは静電型のプラズマ処理チャンバである方法。
- 【請求項８】 請求項１記載の方法であって、 前記Ｎ2の流量率は総流量の約５０％〜約９５％である方法。
- 【請求項９】 請求項８記載の方法であって、 前記Ｏ2の流量率は総流量の約５％〜約４０％である方法。
- 【請求項１０】 請求項９記載の方法であって、 前記炭化水素の流量率は総流量の約２％〜約４０％である方法。
- 【請求項１１】 請求項１記載の方法であって、 前記炭化水素および前記Ｏ2は、約２：１〜約１：９９の比率で前記エッチン
グ化学剤に含まれる方法。 - 【請求項１２】 請求項６記載の方法であって、 前記プラズマ処理チャンバは誘導結合型のプラズマ処理チャンバであり、 前記プラズマ処理チャンバは１ミリトール〜３０ミリトールの圧力に維持され
る方法。 - 【請求項１３】 請求項７記載の方法であって、 前記プラズマ処理チャンバは静電型のプラズマ処理チャンバであり、 前記プラズマ処理チャンバは１０ミリトール〜３００ミリトールの圧力に維持
される方法。 - 【請求項１４】 請求項１記載の方法であって、 前記ハードマスク層はフォトレジスト層の下に配置されている方法。
- 【請求項１５】 請求項１記載の方法であって、 前記エッチング化学剤はさらにフッ化炭素を含む方法。
- 【請求項１６】 請求項１５記載の方法であって、 前記低容量の誘電体層はシリコン含有の低誘電材料でできている方法。
- 【請求項１７】 プラズマ処理チャンバ内において、低容量の誘電体層をエ
ッチングするための方法であって、前記低容量の誘電体層は基板上においてハー
ドマスク層の下に配置され、前記方法は、 前記ハードマスク層をエッチングし、前記ハードマスク層に開口部を形成する
工程と、 Ｏ2と炭化水素とを含んだエッチング化学剤を、前記プラズマ処理チャンバ内
に流し込む工程と、 前記エッチング化学剤からプラズマを生成する工程と、 前記プラズマを使用し、前記ハードマスク層の開口部を通して前記低容量の誘
電体層をエッチングする工程であって、前記エッチング化学剤は、前記低容量の
誘電体層のエッチングの最中に前記開口部の側壁を不活性化させ、ほぼ垂直な輪
郭を与える工程と、 を備える方法。 - 【請求項１８】 請求項１７記載の方法であって、 前記エッチング化学剤はさらにＮ2を含む方法。
- 【請求項１９】 請求項１７記載の方法であって、 前記ハードマスク層のエッチングおよび前記低容量の誘電体層のエッチングは
１つの処理チャンバ内で実施される方法。 - 【請求項２０】 プラズマ処理チャンバ内において、低容量の誘電体層をエ
ッチングするための方法であって、前記低容量の誘電体層は基板上においてハー
ドマスク層の下に配置され、前記ハードマスクはフォトレジストマスクの下に配
置され、前記方法は、 前記フォトレジストマスクに開口部をパターン形成する工程と、 前記フォトレジストマスクの前記開口部を使用し、前記ハードマスク層をパタ
ーン形成する工程と、 Ｎ2と、Ｏ2と、炭化水素と、を含んだエッチング化学剤を、前記プラズマ処理
チャンバ内に流し込む工程と、 前記エッチング化学剤からプラズマを生成する工程と、 前記プラズマを使用し、前記ハードマスク層の前記開口部を通して前記低容量
の誘電体層をエッチングする工程と、 を備える方法。 - 【請求項２１】 請求項２０記載の方法であって、 前記フォトレジストマスクはエッチングの最中に除去される方法。
- 【請求項２２】 請求項２０記載の方法であって、 前記エッチング化学剤はさらにフッ化炭素を含む方法。
- 【請求項２３】 請求項２０記載の方法であって、 前記炭化水素はＣ2Ｈ4およびＣＨ4のいずれか一方である方法。
- 【請求項２４】 請求項２０記載の方法であって、 前記フォトレジストマスクはエッチングに先立って除去される方法。
- 【請求項２５】 請求項２０記載の方法であって、 前記プラズマ処理チャンバは、誘導結合型のプラズマ処理チャンバおよび静電
型のプラズマ処理チャンバのいずれか一方である方法。 - 【請求項２６】 請求項２０記載の方法であって、 前記炭化水素および前記Ｏ2は、約２：１〜約１：９９の比率で前記エッチン
グ化学剤に含まれる方法。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13264599P | 1999-05-05 | 1999-05-05 | |
| US60/132,645 | 1999-06-30 | ||
| US09/347,582 | 1999-06-30 | ||
| US09/347,582 US6696366B1 (en) | 1998-08-17 | 1999-06-30 | Technique for etching a low capacitance dielectric layer |
| PCT/US2000/012356 WO2000067308A1 (en) | 1999-05-05 | 2000-05-04 | Techniques for etching a low capacitance dielectric layer |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002543613A true JP2002543613A (ja) | 2002-12-17 |
| JP2002543613A5 JP2002543613A5 (ja) | 2007-10-25 |
| JP4657458B2 JP4657458B2 (ja) | 2011-03-23 |
Family
ID=26830592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000616058A Expired - Fee Related JP4657458B2 (ja) | 1999-05-05 | 2000-05-04 | 低容量の誘電体層をエッチングするための技術 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6696366B1 (ja) |
| EP (1) | EP1186014B1 (ja) |
| JP (1) | JP4657458B2 (ja) |
| KR (1) | KR100778259B1 (ja) |
| DE (1) | DE60045375D1 (ja) |
| TW (1) | TW468224B (ja) |
| WO (1) | WO2000067308A1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005033027A (ja) * | 2003-07-07 | 2005-02-03 | Ulvac Japan Ltd | 低誘電率層間絶縁膜のドライエッチング方法 |
| JP2005251901A (ja) * | 2004-03-03 | 2005-09-15 | Ulvac Japan Ltd | 層間絶縁膜のドライエッチング方法 |
| JP2005251814A (ja) * | 2004-03-02 | 2005-09-15 | Ulvac Japan Ltd | 層間絶縁膜のドライエッチング方法及びその装置 |
| US7658859B2 (en) | 2005-02-08 | 2010-02-09 | Kabushiki Kaisha Toshiba | Method of processing organic film using plasma etching and method of manufacturing semiconductor device |
| US7749914B2 (en) | 2002-04-08 | 2010-07-06 | Tokyo Electron Limited | Plasma etching method |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9904427D0 (en) | 1999-02-26 | 1999-04-21 | Trikon Holdings Ltd | Method treating an insulating layer |
| JP3403373B2 (ja) | 2000-05-26 | 2003-05-06 | 松下電器産業株式会社 | 有機膜のエッチング方法、半導体装置の製造方法及びパターンの形成方法 |
| JP3403372B2 (ja) | 2000-05-26 | 2003-05-06 | 松下電器産業株式会社 | 有機膜のエッチング方法、半導体装置の製造方法及びパターンの形成方法 |
| JP3403374B2 (ja) | 2000-05-26 | 2003-05-06 | 松下電器産業株式会社 | 有機膜のエッチング方法、半導体装置の製造方法及びパターンの形成方法 |
| US6777344B2 (en) * | 2001-02-12 | 2004-08-17 | Lam Research Corporation | Post-etch photoresist strip with O2 and NH3 for organosilicate glass low-K dielectric etch applications |
| US6620733B2 (en) * | 2001-02-12 | 2003-09-16 | Lam Research Corporation | Use of hydrocarbon addition for the elimination of micromasking during etching of organic low-k dielectrics |
| US7311852B2 (en) * | 2001-03-30 | 2007-12-25 | Lam Research Corporation | Method of plasma etching low-k dielectric materials |
| US20040084411A1 (en) * | 2002-10-31 | 2004-05-06 | Applied Materials, Inc. | Method of etching a silicon-containing dielectric material |
| US6909151B2 (en) * | 2003-06-27 | 2005-06-21 | Intel Corporation | Nonplanar device with stress incorporation layer and method of fabrication |
| US7456476B2 (en) | 2003-06-27 | 2008-11-25 | Intel Corporation | Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication |
| US7320927B2 (en) * | 2003-10-20 | 2008-01-22 | Texas Instruments Incorporated | In situ hardmask pullback using an in situ plasma resist trim process |
| US7268058B2 (en) * | 2004-01-16 | 2007-09-11 | Intel Corporation | Tri-gate transistors and methods to fabricate same |
| US7154118B2 (en) * | 2004-03-31 | 2006-12-26 | Intel Corporation | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication |
| US7579280B2 (en) * | 2004-06-01 | 2009-08-25 | Intel Corporation | Method of patterning a film |
| US7042009B2 (en) | 2004-06-30 | 2006-05-09 | Intel Corporation | High mobility tri-gate devices and methods of fabrication |
| US7348284B2 (en) | 2004-08-10 | 2008-03-25 | Intel Corporation | Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow |
| US7422946B2 (en) * | 2004-09-29 | 2008-09-09 | Intel Corporation | Independently accessed double-gate and tri-gate transistors in same process flow |
| US7332439B2 (en) * | 2004-09-29 | 2008-02-19 | Intel Corporation | Metal gate transistors with epitaxial source and drain regions |
| US7361958B2 (en) * | 2004-09-30 | 2008-04-22 | Intel Corporation | Nonplanar transistors with metal gate electrodes |
| US20060086977A1 (en) | 2004-10-25 | 2006-04-27 | Uday Shah | Nonplanar device with thinned lower body portion and method of fabrication |
| US7518196B2 (en) * | 2005-02-23 | 2009-04-14 | Intel Corporation | Field effect transistor with narrow bandgap source and drain regions and method of fabrication |
| US20060202266A1 (en) * | 2005-03-14 | 2006-09-14 | Marko Radosavljevic | Field effect transistor with metal source/drain regions |
| US7858481B2 (en) | 2005-06-15 | 2010-12-28 | Intel Corporation | Method for fabricating transistor with thinned channel |
| US7547637B2 (en) * | 2005-06-21 | 2009-06-16 | Intel Corporation | Methods for patterning a semiconductor film |
| KR100691011B1 (ko) * | 2005-06-30 | 2007-03-09 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US7279375B2 (en) * | 2005-06-30 | 2007-10-09 | Intel Corporation | Block contact architectures for nanoscale channel transistors |
| US7402875B2 (en) * | 2005-08-17 | 2008-07-22 | Intel Corporation | Lateral undercut of metal gate in SOI device |
| US20070090416A1 (en) * | 2005-09-28 | 2007-04-26 | Doyle Brian S | CMOS devices with a single work function gate electrode and method of fabrication |
| US7479421B2 (en) * | 2005-09-28 | 2009-01-20 | Intel Corporation | Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby |
| US20070090408A1 (en) * | 2005-09-29 | 2007-04-26 | Amlan Majumdar | Narrow-body multiple-gate FET with dominant body transistor for high performance |
| US7485503B2 (en) | 2005-11-30 | 2009-02-03 | Intel Corporation | Dielectric interface for group III-V semiconductor device |
| US7396711B2 (en) * | 2005-12-27 | 2008-07-08 | Intel Corporation | Method of fabricating a multi-cornered film |
| US8177990B2 (en) * | 2006-03-31 | 2012-05-15 | Tokyo Electron Limited | Etching method, plasma processing system and storage medium |
| US8143646B2 (en) | 2006-08-02 | 2012-03-27 | Intel Corporation | Stacking fault and twin blocking barrier for integrating III-V on Si |
| US20080157225A1 (en) * | 2006-12-29 | 2008-07-03 | Suman Datta | SRAM and logic transistors with variable height multi-gate transistor architecture |
| US8362566B2 (en) | 2008-06-23 | 2013-01-29 | Intel Corporation | Stress in trigate devices using complimentary gate fill materials |
| US8809185B1 (en) * | 2013-07-29 | 2014-08-19 | Tokyo Electron Limited | Dry etching method for metallization pattern profiling |
| US9355893B1 (en) * | 2015-01-20 | 2016-05-31 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for preventing extreme low-K (ELK) dielectric layer from being damaged during plasma process |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57186335A (en) * | 1981-05-12 | 1982-11-16 | Nippon Telegr & Teleph Corp <Ntt> | Forming method for pattern |
| JPS6425419A (en) * | 1987-07-21 | 1989-01-27 | Matsushita Electric Ind Co Ltd | Etching |
| JPH10256240A (ja) * | 1997-01-10 | 1998-09-25 | Sony Corp | 半導体装置の製造方法 |
| JPH1167909A (ja) * | 1997-08-26 | 1999-03-09 | Sony Corp | 半導体装置の製造方法 |
| JP2000269185A (ja) * | 1999-02-17 | 2000-09-29 | Fr Telecom | プラズマガスによる有機誘電ポリマー材料の異方性エッチング方法 |
| JP2001521282A (ja) * | 1997-10-22 | 2001-11-06 | アンテルユニヴェルシテール・ミクロ−エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ | 有機化合物含有絶縁層の異方性エッチング |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6459820A (en) | 1987-08-31 | 1989-03-07 | Tokuda Seisakusho | Dry etching |
| US5122225A (en) * | 1990-11-21 | 1992-06-16 | Texas Instruments Incorporated | Selective etch method |
| DE4107006A1 (de) * | 1991-03-05 | 1992-09-10 | Siemens Ag | Verfahren zum anisotropen trockenaetzen von aluminium bzw. aluminiumlegierungen enthaltenden leiterbahnebenen in integrierten halbleiterschaltungen |
| US5463322A (en) * | 1993-12-03 | 1995-10-31 | General Electric Company | Method of locating common electrode shorts in an imager assembly |
| US5545289A (en) * | 1994-02-03 | 1996-08-13 | Applied Materials, Inc. | Passivating, stripping and corrosion inhibition of semiconductor substrates |
| US5648296A (en) * | 1994-07-27 | 1997-07-15 | General Electric Company | Post-fabrication repair method for thin film imager devices |
| US5654232A (en) * | 1994-08-24 | 1997-08-05 | Intel Corporation | Wetting layer sidewalls to promote copper reflow into grooves |
| WO1996019826A1 (en) | 1994-12-20 | 1996-06-27 | National Semiconductor Corporation | A method of fabricating integrated circuits using bilayer dielectrics |
| WO1996019829A1 (en) * | 1994-12-22 | 1996-06-27 | Pace Benedict G | Device for superheating steam |
| US5798909A (en) * | 1995-02-15 | 1998-08-25 | International Business Machines Corporation | Single-tiered organic chip carriers for wire bond-type chips |
| US5569356A (en) | 1995-05-19 | 1996-10-29 | Lam Research Corporation | Electrode clamping assembly and method for assembly and use thereof |
| US5534751A (en) | 1995-07-10 | 1996-07-09 | Lam Research Corporation | Plasma etching apparatus utilizing plasma confinement |
| US5641712A (en) * | 1995-08-07 | 1997-06-24 | Motorola, Inc. | Method and structure for reducing capacitance between interconnect lines |
| US5843847A (en) * | 1996-04-29 | 1998-12-01 | Applied Materials, Inc. | Method for etching dielectric layers with high selectivity and low microloading |
| US5783493A (en) * | 1997-01-27 | 1998-07-21 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for reducing precipitate defects using a plasma treatment post BPSG etchback |
| US6114250A (en) | 1998-08-17 | 2000-09-05 | Lam Research Corporation | Techniques for etching a low capacitance dielectric layer on a substrate |
-
1999
- 1999-06-30 US US09/347,582 patent/US6696366B1/en not_active Expired - Lifetime
-
2000
- 2000-05-02 TW TW089108311A patent/TW468224B/zh not_active IP Right Cessation
- 2000-05-04 DE DE60045375T patent/DE60045375D1/de not_active Expired - Lifetime
- 2000-05-04 WO PCT/US2000/012356 patent/WO2000067308A1/en active Application Filing
- 2000-05-04 EP EP00930416A patent/EP1186014B1/en not_active Expired - Lifetime
- 2000-05-04 JP JP2000616058A patent/JP4657458B2/ja not_active Expired - Fee Related
- 2000-05-04 KR KR1020017013691A patent/KR100778259B1/ko active IP Right Grant
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57186335A (en) * | 1981-05-12 | 1982-11-16 | Nippon Telegr & Teleph Corp <Ntt> | Forming method for pattern |
| JPS6425419A (en) * | 1987-07-21 | 1989-01-27 | Matsushita Electric Ind Co Ltd | Etching |
| JPH10256240A (ja) * | 1997-01-10 | 1998-09-25 | Sony Corp | 半導体装置の製造方法 |
| JPH1167909A (ja) * | 1997-08-26 | 1999-03-09 | Sony Corp | 半導体装置の製造方法 |
| JP2001521282A (ja) * | 1997-10-22 | 2001-11-06 | アンテルユニヴェルシテール・ミクロ−エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ | 有機化合物含有絶縁層の異方性エッチング |
| JP2000269185A (ja) * | 1999-02-17 | 2000-09-29 | Fr Telecom | プラズマガスによる有機誘電ポリマー材料の異方性エッチング方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7749914B2 (en) | 2002-04-08 | 2010-07-06 | Tokyo Electron Limited | Plasma etching method |
| JP2005033027A (ja) * | 2003-07-07 | 2005-02-03 | Ulvac Japan Ltd | 低誘電率層間絶縁膜のドライエッチング方法 |
| JP2005251814A (ja) * | 2004-03-02 | 2005-09-15 | Ulvac Japan Ltd | 層間絶縁膜のドライエッチング方法及びその装置 |
| JP4643916B2 (ja) * | 2004-03-02 | 2011-03-02 | 株式会社アルバック | 層間絶縁膜のドライエッチング方法及びその装置 |
| JP2005251901A (ja) * | 2004-03-03 | 2005-09-15 | Ulvac Japan Ltd | 層間絶縁膜のドライエッチング方法 |
| JP4651956B2 (ja) * | 2004-03-03 | 2011-03-16 | 株式会社アルバック | 層間絶縁膜のドライエッチング方法 |
| US7658859B2 (en) | 2005-02-08 | 2010-02-09 | Kabushiki Kaisha Toshiba | Method of processing organic film using plasma etching and method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2000067308A1 (en) | 2000-11-09 |
| EP1186014A1 (en) | 2002-03-13 |
| KR100778259B1 (ko) | 2007-11-22 |
| EP1186014B1 (en) | 2010-12-15 |
| KR20010112464A (ko) | 2001-12-20 |
| US6696366B1 (en) | 2004-02-24 |
| DE60045375D1 (de) | 2011-01-27 |
| TW468224B (en) | 2001-12-11 |
| JP4657458B2 (ja) | 2011-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4657458B2 (ja) | 低容量の誘電体層をエッチングするための技術 | |
| US6114250A (en) | Techniques for etching a low capacitance dielectric layer on a substrate | |
| US6613689B2 (en) | Magnetically enhanced plasma oxide etch using hexafluorobutadiene | |
| US6991739B2 (en) | Method of photoresist removal in the presence of a dielectric layer having a low k-value | |
| JP2013030778A (ja) | 二層レジストプラズマエッチングの方法 | |
| JP2002520853A (ja) | 二重象眼のために特に有用な、誘電体多層構造のプラズマエッチプロセス | |
| JP2002503029A (ja) | プラズマエッチング中のマスクの腐食を軽減する方法 | |
| JP2006066408A (ja) | ドライエッチング方法 | |
| WO1999033097A1 (en) | Improved techniques for etching an oxide layer | |
| JP2002525840A (ja) | 特に銅デュアルダマシーンに有用な原位置統合酸化物エッチングプロセス | |
| JPH1041274A (ja) | 誘電層のエッチング方法 | |
| JPH0758079A (ja) | キセノンを用いたプラズマエッチング | |
| JP2001526462A (ja) | シリコンに高アスペクト比のトレンチを形成するための新規なエッチング方法 | |
| US20040106293A1 (en) | Method for etching organic insulating film and dual damasene process | |
| US6432832B1 (en) | Method of improving the profile angle between narrow and wide features | |
| WO1997045866A1 (en) | Mechanism for uniform etching by minimizing effects of etch rate loading | |
| JP4024636B2 (ja) | 有機系絶縁膜のエッチング方法及び半導体装置の製造方法 | |
| JP2003518738A (ja) | シリコンの金属マスクエッチング方法 | |
| JP4451934B2 (ja) | 導電層をエッチングする方法及び集積回路 | |
| JP2003510834A (ja) | プラズマ処理室におけるエッチングを改良するための技術 | |
| US6756314B2 (en) | Method for etching a hard mask layer and a metal layer | |
| JP2002540627A (ja) | キセノンの付加によるシリコン酸化物のエッチング割合及び基板選択性の向上 | |
| JPH10150019A (ja) | フォトレジスト選択性を向上し重合体密着性を改善するためのプラズマ反応処理法 | |
| US6228774B1 (en) | High aspect ratio sub-micron contact etch process in an inductively-coupled plasma processing system | |
| US5908320A (en) | High selectivity BPSG:TiSi2 contact etch process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070502 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070824 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |