JPH10256240A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH10256240A
JPH10256240A JP15857097A JP15857097A JPH10256240A JP H10256240 A JPH10256240 A JP H10256240A JP 15857097 A JP15857097 A JP 15857097A JP 15857097 A JP15857097 A JP 15857097A JP H10256240 A JPH10256240 A JP H10256240A
Authority
JP
Japan
Prior art keywords
bond
structural formula
compound
sif
chemical structural
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15857097A
Other languages
English (en)
Inventor
Masanaga Fukazawa
正永 深沢
Shingo Kadomura
新吾 門村
Seiichi Fukuda
誠一 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP15857097A priority Critical patent/JPH10256240A/ja
Publication of JPH10256240A publication Critical patent/JPH10256240A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 一般的な組成のエッチングガスばかりでな
く、フルオロカ−ボン系ガスを含まないエッチングガス
を用いるドライエッチングにより、層間絶縁膜に接続孔
を形成することができる半導体装置の製造方法を提供す
る。 【解決手段】 本発明は、エッチングガスを用いるドラ
イエッチングにより、層間絶縁膜に、接続孔を形成する
工程を有する半導体装置の製造方法に関するものであ
る。低誘電率膜１２は、化学構造式中にＳｉＦ結合又は
ＣＦ結合を有する化合物からなる絶縁膜である。具体的
には、ＳｉＯＦ、環状フッ素樹脂シロキサン共重合体、
ポリフルオロアリールエーテルなどを用いることができ
る。これらの絶縁膜を用いることにより、エッチング中
に層間絶縁膜の接続孔１４内から放出されるＦ、又はフ
ルオロカーボン系の分子の活性種が、接続孔１４内の絶
縁膜のエッチングを増速させることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えば、超ＬＳＩ
などの製造に適用して好適な半導体装置の製造方法に関
し、特に、化学構造式中にＳｉＦ結合又はＣＦ結合を有
する化合物からなる層間絶縁膜に接続孔を形成する工程
を有する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】近年の超ＬＳＩは急激な高集積化ととも
に驚くべき速度で微細化が進んでいる。それに伴い半導
体装置の多層配線構造が一般的となり、層間配線を結線
する接続孔の形成技術が益々重要になりつつある。
【０００３】また、微細化による接続孔の直径の縮小
と、ＣＭＰに代表される層間絶縁膜の平坦化技術の登場
により層間膜の相対的な厚膜化が一般的となり、微細で
高いアスペクト比を持つ接続孔を形成しなければならな
くなりつつある。
【０００４】ところが、現在層間膜として用いられてい
るＳｉＯ2 膜への接続孔形成では、ホール径の微細化、
高アスペクト比化が進むとエッチングがストップする現
象が報告されており、今後さらに素子の微細化が進む
と、より接続孔の形成は難しくなる。
【０００５】一方、素子の高機能化、デバイスの動作速
度の高速化のニーズは留まるところを知らず、前記多層
配線構造の採用による層間容量の増大は、素子の信号遅
延時間の増大につながり、今後深刻な問題となってく
る。
【０００６】そこで、層間膜として、現在用いられてい
るＳｉＯ2 膜に変わり低誘電率層間絶縁膜が注目されて
いる。低誘電率層間絶縁膜には、大別して有機系と無機
系があり、無機系の代表であるＳｉＯＦ膜等は、プラズ
マＣＶＤによる成膜の容易さ等もあって、実用化の近い
技術として注目されている。一方、有機系材料は、εが
２〜２．５と低い材料が多く、次世代以降へ向けての実
用化の期待も大きい。
【０００７】このように、低誘電率膜を層間絶縁膜とし
て用いる半導体装置に対する要望が高まっており、その
ような構造での接続孔の形成技術を中心とする半導体装
置の製造技術が益々重要になりつつある。
【０００８】
【発明が解決しようとする課題】上述したように、現在
層間膜として用いられているＳｉＯ2 膜への接続孔形成
では、その接続孔径が小さくなると、エッチングが途中
で停止する現象が報告されている。その原因は、接続孔
側壁のチャージアップや、接続孔底部での堆積物の蓄積
等多数報告されているが詳細は良く分かっていない。
【０００９】そのため、低誘電率膜とＳｉＯ2 膜等の積
層構造の接続孔を形成するドライエッチング工程におい
ても、接続孔径の微細化に伴い、同様にエッチングが停
止することが予想される。
【００１０】従って、こういった問題点を解決しうる、
低誘電率膜を含む積層層間膜への接続孔加工方法が切望
されている。
【００１１】本発明はこのような課題に鑑みてなされた
ものであり、一般的な組成のエッチングガスばかりでな
く、フルオロカ−ボン系ガスを含まないエッチングガス
を用いるドライエッチングにより、層間絶縁膜に接続孔
を形成することができる半導体装置の製造方法を提供す
ることを目的とする。
【００１２】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、エッチングガスを用いるドライエッチングに
より、化学構造式中にＳｉＦ結合又はＣＦ結合を有する
化合物からなる層間絶縁膜に接続孔を形成する工程を有
するものである。
【００１３】また、本発明の半導体装置の製造方法は、
エッチングガス（但し、フルオロカ−ボン系ガスを含有
しない）を用いるドライエッチングにより、化学構造式
中にＳｉＦ結合又はＣＦ結合を有する化合物からなる層
間絶縁膜に接続孔を形成するものである。
【００１４】また、本発明の半導体装置の製造方法は、
エッチングガスを用いるドライエッチングにより、化学
構造式中にＳｉＦ結合又はＣＦ結合を有する化合物から
なる第１の絶縁膜と、Ｓｉ3 Ｎ4 又はＳｉＯ2 などから
なる他の絶縁膜との組み合わせからなる層間絶縁膜に、
接続孔を形成する工程を有するものである。
【００１５】また、本発明の半導体装置の製造方法は、
エッチングガス（但し、フルオロカ−ボン系ガスを含有
しない）を用いるドライエッチングにより、化学構造式
中にＳｉＦ結合又はＣＦ結合を有する化合物からなる第
１の絶縁膜と、Ｓｉ3 Ｎ4 又はＳｉＯ2 などからなる他
の絶縁膜との組み合わせからなる層間絶縁膜に、接続孔
を形成する工程を有するものである。
【００１６】本発明は、前期問題点を鑑み考案されたも
ので、低誘電率膜に接続孔を形成するドライエッチング
工程において、低誘電率膜からエッチング中に発生する
Ｆ、又はフルオロカーボン系の分子の活性種を利用する
ことで、微細接続孔のエッチングの停止を防止すること
ができ、高アスペクト比の接続孔形成が可能になる。
【００１７】本発明のポイントは、少なくともＦ又はＣ
Ｆを含む低誘電率膜のドライエッチング中に、その低誘
電率膜自身から発生するＦ、又はフルオロカーボン系の
分子の活性種を用いる点にある。すなわち、発生した
Ｆ、又はフルオロカーボン系の分子の活性種はＳｉＯ2
エッチングにおけるエッチャントとしての働きをするた
め、微細接続孔中で前記エッチャントが供給されること
により、高アスペクト比下でのエッチングの停止を妨げ
ることができる。
【００１８】
【発明の実施の形態】以下、本発明半導体装置の製造方
法の実施例について図１〜図３を参照しながら説明す
る。
【００１９】実施例１ 図２は、本実施例に用いたサンプルの断面構造である。
Ｓｉ基板１０上に形成した層間絶縁膜への接続孔加工に
本発明を適用した。図２に示したように、層間絶縁膜
は、約２００ｎｍのＳｉＯ2 １１上に、低誘電率膜とし
てＳｉＯＦを約１２００ｎｍ形成し、その上にＳｉＯ2
層を更に約２００ｎｍ成膜した構造である。
【００２０】本実施例で用いたＳｉＯＦは、以下のよう
な構造式を有する化合物（化９）である。なお、この化
合物の比誘電率は３．５である。
【００２１】
【化９】
【００２２】本実施例では、マグネトロンエッチング装
置でＣ4 Ｆ8 ／ＣＯ／Ａｒ／Ｏ2 ガスを用いて図２に示
した試料に接続孔を形成した。以下に本実施例に用いた
具体的なエッチング条件を示す。
【００２３】Ｇａｓ：Ｃ4 Ｆ8 ／ＣＯ／Ａｒ／Ｏ2 １
２／１５０／２００／５ ｓｃｃｍ Ｐｒｅｓｓｕｒｅ：４０ ｍＴｏｒｒ ＲＦ Ｐｏｗｅｒ：１７００ Ｗ 基板設置電極温度：２０℃
【００２４】上記のようなエッチング条件で、図２のよ
うな積層構造ＳｉＯ2 層１１／ＳｉＯＦ層１２／ＳｉＯ
2 層１１を加工する。これによって、図１のように、低
誘電率膜を含む多層構造の層間絶縁膜に接続孔１４を形
成できた。
【００２５】従来のＳｉＯ2 のみの接続孔形成ではエッ
チング速度は約４６０ｎｍ／ｍｉｎで、４ｍｉｎ２０ｓ
ｅｃエッチングを行っても接続孔の直径が０．２６μｍ
の時にエッチングの停止が起こっていた。
【００２６】しかし、本発明の採用でエッチング速度は
約５３０ｎｍ／ｍｉｎと速まり、エッチングの停止も起
こらないことを確認した。
【００２７】化９に示した化学式からもわかるように、
構造中にはＦを含んでおり、このＦがエッチング中に放
出される。このＦはＳｉＯ2 膜エッチングにおけるエッ
チャントとなり、微細な接続孔底部に到達し、エッチン
グを増速する働きをする。これにより、微細接続孔中に
おけるエッチングの停止を妨げることができると考えら
れる。
【００２８】実施例２ 本実施例においても、実施例１と同様に図２に示す断面
構造を有するサンプルを用いた。すなわち、Ｓｉ基板１
０上に形成した層間絶縁膜への接続孔加工に本発明を適
用した。
【００２９】層間絶縁膜は、ＴＥＯＳ系を用いた約１０
０ｎｍのＳｉＯ2 層１１上に、低誘電率膜１２として環
状フッ素樹脂シロキサン共重合体の膜を約８００ｎｍ形
成し、その上にＳｉＯ2 層１１を更に約３００ｎｍ成膜
した構造である。本実施例で用いた環状フッ素樹脂シロ
キサン共重合体は、以下のような構造を有するもの（化
１０）である。この環状フッ素樹脂シロキサン共重合体
の比誘電率は２．４である。
【００３０】
【化１０】
【００３１】本実施例においても、実施例１と同様に、
マグネトロンエッチング装置でＣ4Ｆ8 ／ＣＯ／Ａｒ／
Ｏ2 ガスを用いて図２に示した試料に接続孔を形成し
た。以下に本実施例に用いた具体的なエッチング条件を
示す。
【００３２】Ｇａｓ：Ｃ4 Ｆ8 ／ＣＯ／Ａｒ／Ｏ2 １
２／１５０／２００／５ ｓｃｃｍ Ｐｒｅｓｓｕｒｅ：４０ ｍＴｏｒｒ ＲＦ Ｐｏｗｅｒ：１７００ Ｗ 基板設置電極温度：２０℃
【００３３】上記のようなエッチング条件で、図２のよ
うな積層構造ＳｉＯ2 層１１／環状フッ素樹脂シロキサ
ン共重合体層１２／ＳｉＯ2 層１１を加工した。これに
よって、図１のように、低誘電率膜を含む積層構造の層
間絶縁膜に接続孔１４を形成できた。
【００３４】従来のＳｉＯ2 のみの接続孔形成ではエッ
チング速度は約４６０ｎｍ／ｍｉｎで、４ｍｉｎ１０ｓ
ｅｃエッチングを行っても接続孔の直径が０．２６μｍ
の時にエッチングの停止が起こっていた。しかし、本発
明の採用でエッチング速度は約６５０ｎｍ／ｍｉｎと速
まり、エッチングの停止も起こらないことを確認した。
【００３５】化１０の式で示したように、膜中にはＦ、
ＣＦやＣＦ2 等の、ＳｉＯ2 膜エッチングにおけるエッ
チャントとなるような原子、分子を多数含有している
為、エッチング中にそれらの原子及び分子が放出され
る。この放出された原子及び分子は微細な接続孔底部に
到達し、エッチングを増速する働きをする。これによ
り、微細接続孔中におけるエッチングの停止を妨げるこ
とができると考えられる。
【００３６】また、実施例１で用いたＳｉＯＦと比較し
て、本実施例で用いた環状フッ素樹脂シロキサン共重合
体はＦの含有量が多い。そのため、ＳｉＯＦのエッチン
グ速度５３０ｎｍ／ｍｉｎと比較して、環状フッ素樹脂
シロキサン共重合体のエッチング速度は速くなってい
る。これより、Ｆの含有量が多いほどエッチング速度が
速まるという知見も得られた。
【００３７】実施例３ 本実施例に用いたサンプルの断面構造は、実施例１と同
様に、図２に示した構造である。ただし、低誘電率膜
に、下に示した構造を有するポリフルオロアリールエー
テル（化１１）を用いた。このポリフルオロアリールエ
ーテルの比誘電率は２．５である。
【００３８】
【化１１】
【００３９】また、このポリフルオロアリールエーテル
（化１１）と比較するために、下に示した構造を有する
フッ素を含有するポリアリールエーテル（化１２）を用
いた。このフッ素を含有するポリアリールエーテルの比
誘電率は２．８である。
【００４０】
【化１２】
【００４１】本実施例においても、実施例１と同様に、
マグネトロンエッチング装置でＣ4Ｆ8 ／ＣＯ／Ａｒ／
Ｏ2 ガスを用いて、上述した２つの試料を低誘電率膜を
持つ、図２に示した試料に接続孔を形成した。以下に本
実施例に用いた具体的なエッチング条件を示す。
【００４２】Ｇａｓ：Ｃ4 Ｆ8 ／ＣＯ／Ａｒ／Ｏ2 １
２／１５０／２００／５ ｓｃｃｍ Ｐｒｅｓｓｕｒｅ：４０ ｍＴｏｒｒ ＲＦ Ｐｏｗｅｒ：１７００ Ｗ 基板設置電極温度：２０℃
【００４３】低誘電率膜にＦが多数含まれているポリフ
ルオロアリールエーテル（化１１）を用いた場合、エッ
チング速度は約８００ｎｍ／ｍｉｎと速まり、図１に示
したように、Ｓｉ基板１０上のＳｉＯ2 層１１もうまく
エッチングされ、積層構造の層間絶縁膜に接続孔を形成
できた。
【００４４】一方、低誘電率膜にＦがほとんど混合して
いないフッ素を含有するポリアリールエーテル（化１
２）を用いた場合、図３に示したようにＳｉ基板１０上
のＳｉＯ2 層１１は、接続孔径が０．２６μｍの時には
エッチングが停止してしまった。この時のエッチング速
度は約３５０ｎｍ／ｍｉｎであった。
【００４５】上に示したポリフルオロアリールエーテル
（化１１）には膜中に多くＦが含まれているが、フッ素
を含有するポリアリールエーテル化合物（化１２）では
ＦがＨに置き換わっているために、エッチング中にＦや
フルオロカーボン系の分子が放出されない。この両者を
同じ条件でエッチングすることで、Ｆがエッチングに及
ぼす影響を評価することができた。
【００４６】したがって、層間絶縁膜にどの程度のフッ
素が含有すべきかが問題になるが、以上の結果から、エ
ッチング中に層間絶縁膜の接続孔内から放出されるＦ、
又はフルオロカーボン系の分子などの活性種が、接続孔
中の絶縁膜のエッチングを増速させることができる程度
以上に含まれていることが必要であることがわかる。
【００４７】実施例４ 本実施例に用いたサンプルの断面構造は、実施例１と同
様に、図２に示した構造である。ただし、低誘電率膜
に、下に示した構造を有する、ポリテトラフルオロエチ
レン（化１３）、ポリテトラフルオロエチレン−ジオキ
ソール共重合樹脂（化１４）、ポリ−１，４−フルオロ
メチルベンゼン（化１５）、フルオロポリイミド（化１
６）、またはポリフルオロナフタレン（化１７）をそれ
ぞれ用い、そのそれぞれの場合のエッチング速度をＳｉ
Ｏ2 のエッチング速度と比較した。
【００４８】
【化１３】
【００４９】
【化１４】
【００５０】
【化１５】
【００５１】
【化１６】
【００５２】
【化１７】
【００５３】本実施例においても、実施例１と同様に、
マグネトロンエッチング装置でＣ4Ｆ8 ／ＣＯ／Ａｒ／
Ｏ2 ガスを用いて、上述した２つの試料を低誘電率膜を
持つ、図２に示した試料に接続孔を形成した。以下に本
実施例に用いた具体的なエッチング条件を示す。
【００５４】Ｇａｓ：Ｃ4 Ｆ8 ／ＣＯ／Ａｒ／Ｏ2 １
２／１５０／２００／５ ｓｃｃｍ Ｐｒｅｓｓｕｒｅ：４０ ｍＴｏｒｒ ＲＦ Ｐｏｗｅｒ：１７００ Ｗ 基板設置電極温度：２０℃
【００５５】低誘電率膜にそれぞれの物質をを用いた場
合のエッチング速度の結果を表１に示す。
【００５６】
【表１】
【００５７】この結果より、すべての物質においてエッ
チング速度は速くなり、また図１に示したように、Ｓｉ
基板１０上のＳｉＯ2 層１１もうまくエッチングされ、
積層構造の層間絶縁膜に接続孔を形成できた。上に示し
た各有機系低誘電率膜には膜中に多くＦが含まれている
が、そのＦによってエッチングが増速していると考える
ことが出来る。
【００５８】なお、本発明は、上述の実施例１〜４に述
べた内容に限るものではない。例えば、本発明に用いる
誘電率膜は、上述実施例に用いたもの以外のものも用い
ることができる。その場合、比誘電率が１〜４の範囲に
あることが望ましい。比誘電率が４よりも大きくなる
と、半導体デバイスのスピードが低下してしまうからで
あり、また、比誘電率が１より小さいものは現実に存在
しないからである。
【００５９】また、上述実施例では、層間絶縁膜として
は、ＦＳｉ結合またはＦＣ結合を有する低誘電率膜とＳ
ｉＯ2 膜との組み合わせたものを用いたが、組み合わせ
る相手はＳｉＯ2 だけでなくＳｉ3 Ｎ4 などの他の絶縁
膜を用いることができる。
【００６０】また、上述実施例では、絶縁膜の組み合わ
せの場合を説明したが、ＦＳｉ結合またはＦＣ結合を有
する低誘電率膜単体のみで層間絶縁膜を形成することも
できる。
【００６１】また、上述実施例ではエッチングガスとし
て、Ｃ4 Ｆ8 ／ＣＯ／Ａｒ／Ｏ2 の混合ガスを用いた
が、この組成に限ることはなく、他の一般的な組成のエ
ッチングガスを用いることができる。
【００６２】また、エッチング中に層間絶縁膜の接続孔
内から放出されるＦ、又はフルオロカーボン系の分子の
活性種が、接続孔中の絶縁膜のエッチングを増速させる
ことができるので、エッチングガスとしては、フルオロ
カ−ボン系ガスを含まないものを用いることもできる。
フルオロカ−ボン系ガスを用いなくてもよいことは、環
境汚染の抑制を図る観点から非常に重要な意味をもつも
のである。
【００６３】以上のことから、本実施例によれば、エッ
チングガスを用いるドライエッチングにより、化学構造
式中にＳｉＦ結合又はＣＦ結合を有する化合物からなる
層間絶縁膜に接続孔を形成することができる。
【００６４】また、化学構造式中にＳｉＦ結合又はＣＦ
結合を有する化合物からなる第１の絶縁膜と、Ｓｉ3 Ｎ
4 又はＳｉＯ2 などからなる他の絶縁膜との組み合わせ
からなる層間絶縁膜に、接続孔を形成することができ
る。
【００６５】また、エッチング中に層間絶縁膜の接続孔
内から放出されるＦ、又はフルオロカーボン系の分子の
活性種が、接続孔中の絶縁膜のエッチングを増速させる
ことができるので、エッチングガスとしては、一般的な
組成のエッチングガスを用いることができるばかりでな
く、フルオロカ−ボン系ガスを含まないものを用いるこ
ともできる。
【００６６】なお、本発明は上述の実施例に限らず本発
明の要旨を逸脱することなくその他種々の構成を採り得
ることはもちろんである。
【００６７】
【発明の効果】以上説明したように、本発明によれば、
エッチングガスを用いるドライエッチングにより、化学
構造式中にＳｉＦ結合又はＣＦ結合を有する化合物から
なる層間絶縁膜に、接続孔を形成することができる。
【００６８】また、化学構造式中にＳｉＦ結合又はＣＦ
結合を有する化合物からなる第１の絶縁膜と、Ｓｉ3 Ｎ
4 又はＳｉＯ2 などからなる他の絶縁膜との組み合わせ
からなる層間絶縁膜に、接続孔を形成することができ
る。
【００６９】また、エッチングガスとしては、一般的な
組成のエッチングガスを用いることができるばかりでな
く、フルオロカ−ボン系ガスを含まないものを用いるこ
ともできる。
【図面の簡単な説明】
【図１】本発明の実施例により、層間絶縁膜に形成した
接続孔を示す概略断面図である。
【図２】本発明の実施例に用いたサンプルの構造を示す
概略断面図である。
【図３】本発明の実施例との比較のために用いた層間絶
縁膜に、形成することを試みた接続孔を示す概略断面図
である。
【符号の説明】
１０ Ｓｉ基板、１１ ＳｉＯ2 層、１２ 低誘電率
膜、１３ フォトレジスト、１４ 接続孔

Claims (80)

    【特許請求の範囲】
  1. 【請求項１】 エッチングガスを用いるドライエッチン
    グにより、 化学構造式中にＳｉＦ結合又はＣＦ結合を有する化合物
    からなる層間絶縁膜に、接続孔を形成する工程を有する
    ことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 化学構造式中にＳｉＦ結合又はＣＦ結合
    を有する化合物は、比誘電率の範囲が１〜４であること
    を特徴とする請求項１記載の半導体装置の製造方法。
  3. 【請求項３】 化学構造式中にＳｉＦ結合又はＣＦ結合
    を有する化合物は、エッチング中に層間絶縁膜の接続孔
    内から放出されるＦ、又はフルオロカーボン系の分子の
    活性種が、接続孔内の絶縁膜のエッチングを増速させる
    ことができる程度以上にＦを含むことを特徴とする請求
    項１記載の半導体装置の製造方法。
  4. 【請求項４】 化学構造式中にＳｉＦ結合又はＣＦ結合
    を有する化合物は、エッチング中に層間絶縁膜の接続孔
    内から放出されるＦ、又はフルオロカーボン系の分子の
    活性種が、接続孔内の絶縁膜のエッチングを増速させる
    ことができる程度以上にＦを含み、かつ比誘電率の範囲
    が１〜４であることを特徴とする請求項１記載の半導体
    装置の製造方法。
  5. 【請求項５】 エッチングガス（但し、フルオロカ−ボ
    ン系ガスを含有しない）を用いるドライエッチングによ
    り、 化学構造式中にＳｉＦ結合又はＣＦ結合を有する化合物
    からなる層間絶縁膜に、接続孔を形成する工程を有する
    ことを特徴とする半導体装置の製造方法。
  6. 【請求項６】 化学構造式中にＳｉＦ結合又はＣＦ結合
    を有する化合物は、比誘電率の範囲が１〜４であること
    を特徴とする請求項５記載の半導体装置の製造方法。
  7. 【請求項７】 化学構造式中にＳｉＦ結合又はＣＦ結合
    を有する化合物は、エッチング中に層間絶縁膜の接続孔
    内から放出されるＦ、又はフルオロカーボン系の分子の
    活性種が、接続孔内の絶縁膜のエッチングを増速させる
    ことができる程度以上にＦを含むことを特徴とする請求
    項５記載の半導体装置の製造方法。
  8. 【請求項８】 化学構造式中にＳｉＦ結合又はＣＦ結合
    を有する化合物は、エッチング中に層間絶縁膜の接続孔
    内から放出されるＦ、又はフルオロカーボン系の分子の
    活性種が、接続孔内の絶縁膜のエッチングを増速させる
    ことができる程度以上にＦを含み、かつ比誘電率の範囲
    が１〜４であることを特徴とする請求項５記載の半導体
    装置の製造方法。
  9. 【請求項９】 エッチングガスを用いるドライエッチン
    グにより、 化学構造式中にＳｉＦ結合又はＣＦ結合を有する化合物
    からなる第１の絶縁膜と、Ｓｉ3 Ｎ4 又はＳｉＯ2 など
    からなる他の絶縁膜との組み合わせからなる層間絶縁膜
    に、接続孔を形成する工程を有することを特徴とする半
    導体装置の製造方法。
  10. 【請求項１０】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、比誘電率の範囲が１〜４であるこ
    とを特徴とする請求項９記載の半導体装置の製造方法。
  11. 【請求項１１】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、エッチング中に層間絶縁膜の接続
    孔内から放出されるＦ、又はフルオロカーボン系の分子
    の活性種が、接続孔内の絶縁膜のエッチングを増速させ
    ることができる程度以上にＦを含むことを特徴とする請
    求項９記載の半導体装置の製造方法。
  12. 【請求項１２】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、エッチング中に層間絶縁膜の接続
    孔内から放出されるＦ、又はフルオロカーボン系の分子
    の活性種が、接続孔内の絶縁膜のエッチングを増速させ
    ることができる程度以上にＦを含み、かつ比誘電率の範
    囲が１〜４であることを特徴とする請求項９記載の半導
    体装置の製造方法。
  13. 【請求項１３】 エッチングガス（但し、フルオロカ−
    ボン系ガスを含有しない）を用いるドライエッチングに
    より、 化学構造式中にＳｉＦ結合又はＣＦ結合を有する化合物
    からなる第１の絶縁膜と、Ｓｉ3 Ｎ4 又はＳｉＯ2 など
    からなる他の絶縁膜との組み合わせからなる層間絶縁膜
    に、接続孔を形成する工程を有することを特徴とする半
    導体装置の製造方法。
  14. 【請求項１４】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、比誘電率の範囲が１〜４であるこ
    とを特徴とする請求項１３記載の半導体装置の製造方
    法。
  15. 【請求項１５】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、エッチング中に層間絶縁膜の接続
    孔内から放出されるＦ、又はフルオロカーボン系の分子
    の活性種が、接続孔内の絶縁膜のエッチングを増速させ
    ることができる程度以上にＦを含むことを特徴とする請
    求項１３記載の半導体装置の製造方法。
  16. 【請求項１６】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、エッチング中に層間絶縁膜の接続
    孔内から放出されるＦ、又はフルオロカーボン系の分子
    の活性種が、接続孔内の絶縁膜のエッチングを増速させ
    ることができる程度以上にＦを含み、かつ比誘電率の範
    囲が１〜４であることを特徴とする請求項１３記載の半
    導体装置の製造方法。
  17. 【請求項１７】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、ＳｉＯＦからなることを特徴とす
    る請求項１記載の半導体装置の製造方法。
  18. 【請求項１８】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、ＳｉＯＦからなることを特徴とす
    る請求項５記載の半導体装置の製造方法。
  19. 【請求項１９】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、ＳｉＯＦからなることを特徴とす
    る請求項９記載の半導体装置の製造方法。
  20. 【請求項２０】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、ＳｉＯＦからなることを特徴とす
    る請求項１３記載の半導体装置の製造方法。
  21. 【請求項２１】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、構造式（化１）を有することを特
    徴とする請求項１記載の半導体装置の製造方法。 【化１】
  22. 【請求項２２】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、構造式（化１）を有することを特
    徴とする請求項５記載の半導体装置の製造方法。
  23. 【請求項２３】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、構造式（化１）を有することを特
    徴とする請求項９記載の半導体装置の製造方法。
  24. 【請求項２４】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、構造式（化１）を有することを特
    徴とする請求項１３記載の半導体装置の製造方法。
  25. 【請求項２５】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、環状フッ素樹脂シロキサン共重合
    体からなることを特徴とする請求項１記載の半導体装置
    の製造方法。
  26. 【請求項２６】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、環状フッ素樹脂シロキサン共重合
    体からなることを特徴とする請求項５記載の半導体装置
    の製造方法。
  27. 【請求項２７】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、環状フッ素樹脂シロキサン共重合
    体からなることを特徴とする請求項９記載の半導体装置
    の製造方法。
  28. 【請求項２８】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、環状フッ素樹脂シロキサン共重合
    体からなることを特徴とする請求項１３記載の半導体装
    置の製造方法。
  29. 【請求項２９】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、構造式（化２）を有することを特
    徴とする請求項１記載の半導体装置の製造方法。 【化２】
  30. 【請求項３０】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、構造式（化２）を有することを特
    徴とする請求項５記載の半導体装置の製造方法。
  31. 【請求項３１】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、構造式（化２）を有することを特
    徴とする請求項９記載の半導体装置の製造方法。
  32. 【請求項３２】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、構造式（化２）を有することを特
    徴とする請求項１３記載の半導体装置の製造方法。
  33. 【請求項３３】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、ポリフルオロアリールエーテルか
    らなることを特徴とする請求項１記載の半導体装置の製
    造方法。
  34. 【請求項３４】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、ポリフルオロアリールエーテルか
    らなることを特徴とする請求項５記載の半導体装置の製
    造方法。
  35. 【請求項３５】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、ポリフルオロアリールエーテルか
    らなることを特徴とする請求項９記載の半導体装置の製
    造方法。
  36. 【請求項３６】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、ポリフルオロアリールエーテルか
    らなることを特徴とする請求項１３記載の半導体装置の
    製造方法。
  37. 【請求項３７】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、構造式（化３）を有することを特
    徴とする請求項１記載の半導体装置の製造方法。 【化３】
  38. 【請求項３８】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、構造式（化３）を有することを特
    徴とする請求項５記載の半導体装置の製造方法。
  39. 【請求項３９】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、構造式（化３）を有することを特
    徴とする請求項９記載の半導体装置の製造方法。
  40. 【請求項４０】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、構造式（化３）を有することを特
    徴とする請求項１３記載の半導体装置の製造方法。
  41. 【請求項４１】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、ポリテトラフルオロエチレンから
    なることを特徴とする請求項１記載の半導体装置の製造
    方法。
  42. 【請求項４２】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、ポリテトラフルオロエチレンから
    なることを特徴とする請求項５記載の半導体装置の製造
    方法。
  43. 【請求項４３】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、ポリテトラフルオロエチレンから
    なることを特徴とする請求項９記載の半導体装置の製造
    方法。
  44. 【請求項４４】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、ポリテトラフルオロエチレンから
    なることを特徴とする請求項１３記載の半導体装置の製
    造方法。
  45. 【請求項４５】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、構造式（化４）を有することを特
    徴とする請求項１記載の半導体装置の製造方法。 【化４】
  46. 【請求項４６】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、構造式（化４）を有することを特
    徴とする請求項５記載の半導体装置の製造方法。
  47. 【請求項４７】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、構造式（化４）を有することを特
    徴とする請求項９記載の半導体装置の製造方法。
  48. 【請求項４８】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、構造式（化４）を有することを特
    徴とする請求項１３記載の半導体装置の製造方法。
  49. 【請求項４９】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、ポリテトラフルオロエチレン−ジ
    オキソール共重合樹脂からなることを特徴とする請求項
    １記載の半導体装置の製造方法。
  50. 【請求項５０】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、ポリテトラフルオロエチレン−ジ
    オキソール共重合樹脂からなることを特徴とする請求項
    ５記載の半導体装置の製造方法。
  51. 【請求項５１】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、ポリテトラフルオロエチレン−ジ
    オキソール共重合樹脂からなることを特徴とする請求項
    ９記載の半導体装置の製造方法。
  52. 【請求項５２】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、ポリテトラフルオロエチレン−ジ
    オキソール共重合樹脂からなることを特徴とする請求項
    １３記載の半導体装置の製造方法。
  53. 【請求項５３】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、構造式（化５）を有することを特
    徴とする請求項１記載の半導体装置の製造方法。 【化５】
  54. 【請求項５４】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、構造式（化５）を有することを特
    徴とする請求項５記載の半導体装置の製造方法。
  55. 【請求項５５】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、構造式（化５）を有することを特
    徴とする請求項９記載の半導体装置の製造方法。
  56. 【請求項５６】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、構造式（化５）を有することを特
    徴とする請求項１３記載の半導体装置の製造方法。
  57. 【請求項５７】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、ポリ−１，４−フルオロメチルベ
    ンゼンからなることを特徴とする請求項１記載の半導体
    装置の製造方法。
  58. 【請求項５８】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、ポリ−１，４−フルオロメチルベ
    ンゼンからなることを特徴とする請求項５記載の半導体
    装置の製造方法。
  59. 【請求項５９】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、ポリ−１，４−フルオロメチルベ
    ンゼンからなることを特徴とする請求項９記載の半導体
    装置の製造方法。
  60. 【請求項６０】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、ポリ−１，４−フルオロメチルベ
    ンゼンからなることを特徴とする請求項１３記載の半導
    体装置の製造方法。
  61. 【請求項６１】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、構造式（化６）を有することを特
    徴とする請求項１記載の半導体装置の製造方法。 【化６】
  62. 【請求項６２】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、構造式（化６）を有することを特
    徴とする請求項５記載の半導体装置の製造方法。
  63. 【請求項６３】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、構造式（化６）を有することを特
    徴とする請求項９記載の半導体装置の製造方法。
  64. 【請求項６４】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、構造式（化６）を有することを特
    徴とする請求項１３記載の半導体装置の製造方法。
  65. 【請求項６５】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、フルオロポリイミドからなること
    を特徴とする請求項１記載の半導体装置の製造方法。
  66. 【請求項６６】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、フルオロポリイミドからなること
    を特徴とする請求項５記載の半導体装置の製造方法。
  67. 【請求項６７】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、フルオロポリイミドからなること
    を特徴とする請求項９記載の半導体装置の製造方法。
  68. 【請求項６８】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、フルオロポリイミドからなること
    を特徴とする請求項１３記載の半導体装置の製造方法。
  69. 【請求項６９】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、構造式（化７）を有することを特
    徴とする請求項１記載の半導体装置の製造方法。 【化７】
  70. 【請求項７０】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、構造式（化７）を有することを特
    徴とする請求項５記載の半導体装置の製造方法。
  71. 【請求項７１】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、構造式（化７）を有することを特
    徴とする請求項９記載の半導体装置の製造方法。
  72. 【請求項７２】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、構造式（化７）を有することを特
    徴とする請求項１３記載の半導体装置の製造方法。
  73. 【請求項７３】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、ポリフルオロナフタレンからなる
    ことを特徴とする請求項１記載の半導体装置の製造方
    法。
  74. 【請求項７４】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、ポリフルオロナフタレンからなる
    ことを特徴とする請求項５記載の半導体装置の製造方
    法。
  75. 【請求項７５】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、ポリフルオロナフタレンからなる
    ことを特徴とする請求項９記載の半導体装置の製造方
    法。
  76. 【請求項７６】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、ポリフルオロナフタレンからなる
    ことを特徴とする請求項１３記載の半導体装置の製造方
    法。
  77. 【請求項７７】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、構造式（化８）を有することを特
    徴とする請求項１記載の半導体装置の製造方法。 【化８】
  78. 【請求項７８】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、構造式（化８）を有することを特
    徴とする請求項５記載の半導体装置の製造方法。
  79. 【請求項７９】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、構造式（化８）を有することを特
    徴とする請求項９記載の半導体装置の製造方法。
  80. 【請求項８０】 化学構造式中にＳｉＦ結合又はＣＦ結
    合を有する化合物は、構造式（化８）を有することを特
    徴とする請求項１３記載の半導体装置の製造方法。
JP15857097A 1997-01-10 1997-06-16 半導体装置の製造方法 Pending JPH10256240A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15857097A JPH10256240A (ja) 1997-01-10 1997-06-16 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP321397 1997-01-10
JP9-3213 1997-01-10
JP15857097A JPH10256240A (ja) 1997-01-10 1997-06-16 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH10256240A true JPH10256240A (ja) 1998-09-25

Family

ID=26336745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15857097A Pending JPH10256240A (ja) 1997-01-10 1997-06-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH10256240A (ja)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5976629A (en) * 1996-08-30 1999-11-02 Wood; Edward Russell Coating compositions
JP2002543613A (ja) * 1999-05-05 2002-12-17 ラム・リサーチ・コーポレーション 低容量の誘電体層をエッチングするための技術
US6833609B1 (en) 1999-11-05 2004-12-21 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US7906855B1 (en) 2008-01-21 2011-03-15 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US8691632B1 (en) 2002-11-08 2014-04-08 Amkor Technology, Inc. Wafer level package and fabrication method
US8853836B1 (en) 1998-06-24 2014-10-07 Amkor Technology, Inc. Integrated circuit package and method of making the same
US8866278B1 (en) 2011-10-10 2014-10-21 Amkor Technology, Inc. Semiconductor device with increased I/O configuration
US8900995B1 (en) 2010-10-05 2014-12-02 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US8981572B1 (en) 2011-11-29 2015-03-17 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9082833B1 (en) 2011-01-06 2015-07-14 Amkor Technology, Inc. Through via recessed reveal structure and method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9159672B1 (en) 2010-08-02 2015-10-13 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US9184118B2 (en) 2013-05-02 2015-11-10 Amkor Technology Inc. Micro lead frame structure having reinforcing portions and method
US9184148B2 (en) 2013-10-24 2015-11-10 Amkor Technology, Inc. Semiconductor package and method therefor
US9275939B1 (en) 2011-01-27 2016-03-01 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands and method
US9324614B1 (en) 2010-04-06 2016-04-26 Amkor Technology, Inc. Through via nub reveal method and structure
US9362210B2 (en) 2000-04-27 2016-06-07 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US9631481B1 (en) 2011-01-27 2017-04-25 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands and method
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US10811341B2 (en) 2009-01-05 2020-10-20 Amkor Technology Singapore Holding Pte Ltd. Semiconductor device with through-mold via

Cited By (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5976629A (en) * 1996-08-30 1999-11-02 Wood; Edward Russell Coating compositions
US8853836B1 (en) 1998-06-24 2014-10-07 Amkor Technology, Inc. Integrated circuit package and method of making the same
US8963301B1 (en) 1998-06-24 2015-02-24 Amkor Technology, Inc. Integrated circuit package and method of making the same
US9224676B1 (en) 1998-06-24 2015-12-29 Amkor Technology, Inc. Integrated circuit package and method of making the same
JP2002543613A (ja) * 1999-05-05 2002-12-17 ラム・リサーチ・コーポレーション 低容量の誘電体層をエッチングするための技術
JP4657458B2 (ja) * 1999-05-05 2011-03-23 ラム リサーチ コーポレーション 低容量の誘電体層をエッチングするための技術
US6833609B1 (en) 1999-11-05 2004-12-21 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US9362210B2 (en) 2000-04-27 2016-06-07 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US8952522B1 (en) 2002-11-08 2015-02-10 Amkor Technology, Inc. Wafer level package and fabrication method
US8691632B1 (en) 2002-11-08 2014-04-08 Amkor Technology, Inc. Wafer level package and fabrication method
US10665567B1 (en) 2002-11-08 2020-05-26 Amkor Technology, Inc. Wafer level package and fabrication method
US9871015B1 (en) 2002-11-08 2018-01-16 Amkor Technology, Inc. Wafer level package and fabrication method
US9054117B1 (en) 2002-11-08 2015-06-09 Amkor Technology, Inc. Wafer level package and fabrication method
US9406645B1 (en) 2002-11-08 2016-08-02 Amkor Technology, Inc. Wafer level package and fabrication method
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US7906855B1 (en) 2008-01-21 2011-03-15 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US11869829B2 (en) 2009-01-05 2024-01-09 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device with through-mold via
US10811341B2 (en) 2009-01-05 2020-10-20 Amkor Technology Singapore Holding Pte Ltd. Semiconductor device with through-mold via
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US10546833B2 (en) 2009-12-07 2020-01-28 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US9324614B1 (en) 2010-04-06 2016-04-26 Amkor Technology, Inc. Through via nub reveal method and structure
US9159672B1 (en) 2010-08-02 2015-10-13 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8900995B1 (en) 2010-10-05 2014-12-02 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US9082833B1 (en) 2011-01-06 2015-07-14 Amkor Technology, Inc. Through via recessed reveal structure and method
US9978695B1 (en) 2011-01-27 2018-05-22 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands and method
US9508631B1 (en) 2011-01-27 2016-11-29 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands and method
US9631481B1 (en) 2011-01-27 2017-04-25 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands and method
US9275939B1 (en) 2011-01-27 2016-03-01 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands and method
US8866278B1 (en) 2011-10-10 2014-10-21 Amkor Technology, Inc. Semiconductor device with increased I/O configuration
US9431323B1 (en) 2011-11-29 2016-08-30 Amkor Technology, Inc. Conductive pad on protruding through electrode
US11043458B2 (en) 2011-11-29 2021-06-22 Amkor Technology Singapore Holding Pte. Ltd. Method of manufacturing an electronic device comprising a conductive pad on a protruding-through electrode
US8981572B1 (en) 2011-11-29 2015-03-17 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US10410967B1 (en) 2011-11-29 2019-09-10 Amkor Technology, Inc. Electronic device comprising a conductive pad on a protruding-through electrode
US9947623B1 (en) 2011-11-29 2018-04-17 Amkor Technology, Inc. Semiconductor device comprising a conductive pad on a protruding-through electrode
US10090228B1 (en) 2012-03-06 2018-10-02 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US10014240B1 (en) 2012-03-29 2018-07-03 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9184118B2 (en) 2013-05-02 2015-11-10 Amkor Technology Inc. Micro lead frame structure having reinforcing portions and method
US9184148B2 (en) 2013-10-24 2015-11-10 Amkor Technology, Inc. Semiconductor package and method therefor
US9543235B2 (en) 2013-10-24 2017-01-10 Amkor Technology, Inc. Semiconductor package and method therefor
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method

Similar Documents

Publication Publication Date Title
JPH10256240A (ja) 半導体装置の製造方法
US7385287B2 (en) Preventing damage to low-k materials during resist stripping
US7462565B2 (en) Method of manufacturing semiconductor device
KR20030093205A (ko) 암모니아를 이용한 유기질 저유전율 유전체 에칭
JP2001210627A (ja) エッチング方法、半導体装置及びその製造方法
KR20010042419A (ko) 낮은 ｋ 유전체를 에칭하는 방법
US6987066B2 (en) Dry etching method and semiconductor device manufacturing method
JP2002270586A (ja) 有機系絶縁膜のエッチング方法およびデュアルダマシンプロセス
EP1281193A2 (en) Method of high selectivity sac etching
JP4571880B2 (ja) 半導体装置の製造方法
JP2002289594A (ja) 半導体装置およびその製造方法
JP2005328060A (ja) 半導体装置の製造方法
US7172965B2 (en) Method for manufacturing semiconductor device
EP1309000A2 (en) Via formation in polymers
JP2003133411A (ja) 半導体装置およびその製造方法
JP2000150646A (ja) 半導体装置およびその製造方法
JP3959790B2 (ja) 半導体装置の製造方法
JP2004071731A (ja) エッチング方法
JP2000058641A (ja) 半導体装置、その製造方法及び層間絶縁膜の形成方法
JP2002141336A (ja) 半導体装置の製造方法
JPH10189543A (ja) コンタクトホールの形成方法
KR100668726B1 (ko) 반도체 소자의 비트라인 콘택 형성방법
JPH10173047A (ja) 半導体装置及びその製造方法
KR20050010163A (ko) 반도체 소자의 절연막 및 그 형성 방법
JP2000068376A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040513

A131 Notification of reasons for refusal

Effective date: 20040525

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041005