JP2001210627A - エッチング方法、半導体装置及びその製造方法 - Google Patents

エッチング方法、半導体装置及びその製造方法

Info

Publication number
JP2001210627A
JP2001210627A JP2000117680A JP2000117680A JP2001210627A JP 2001210627 A JP2001210627 A JP 2001210627A JP 2000117680 A JP2000117680 A JP 2000117680A JP 2000117680 A JP2000117680 A JP 2000117680A JP 2001210627 A JP2001210627 A JP 2001210627A
Authority
JP
Japan
Prior art keywords
film
etching
interlayer insulating
insulating film
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000117680A
Other languages
English (en)
Other versions
JP3400770B2 (ja
Inventor
Kenji Kanegae
健司 鐘ヶ江
Shinichi Imai
伸一 今井
Hideo Nakagawa
秀夫 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000117680A priority Critical patent/JP3400770B2/ja
Priority to US09/837,556 priority patent/US6632746B2/en
Publication of JP2001210627A publication Critical patent/JP2001210627A/ja
Application granted granted Critical
Publication of JP3400770B2 publication Critical patent/JP3400770B2/ja
Priority to US10/679,464 priority patent/US7282452B2/en
Priority to US11/131,180 priority patent/US7732339B2/en
Priority to US12/766,243 priority patent/US7985691B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 有機無機ハイブリッド膜に対するエッチング
レートを向上させる。 【解決手段】 ＳｉＣxＨyＯz （ｘ＞０、ｙ≧０、ｚ＞
０）で表される有機無機ハイブリッド膜１０４を、フッ
素、炭素及び窒素を含むエッチングガスを用いてプラズ
マエッチングする。エッチングガスに含まれる窒素によ
り、有機無機ハイブリッド膜１０４の表面部から炭素成
分が脱離して、該表面部は改質される。改質した表面部
はフッ素及び炭素を含むエッチングガスにより良好にプ
ラズマエッチングされる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＳｉＣxＨyＯ
z （ｘ＞０、ｙ≧０、ｚ＞０）で表される有機無機ハイ
ブリッド膜をエッチングする方法、前記の有機無機ハイ
ブリッド膜からなる層間絶縁膜を有する半導体装置及び
その製造方法に関する。
【０００２】
【従来の技術】近年における半導体集積回路装置におい
ては、微細化及び高集積化の要求に対応するため多層配
線構造が採用されており、下層配線と上層配線との間に
設けられる層間絶縁膜としては、従来から酸化シリコン
膜（ＳｉＯ2 ）が用いられてきた。また、多層配線構造
を採用する場合には、層間絶縁膜にプラズマエッチング
により下層配線と接続するコンタクトホールが形成され
る。
【０００３】以下、第１の従来例として、シリコン酸化
膜からなる層間絶縁膜にコンタクトホールを形成するエ
ッチング方法について、図２２（ａ）〜（ｄ）を参照し
ながら説明する。
【０００４】まず、図２２（ａ）に示すように、半導体
基板１０の上に堆積された絶縁膜１１に周知の方法によ
り例えば銅からなる下層配線１２を形成した後、該下層
配線１２の上に、例えば窒化シリコン膜（Ｓｉ3Ｎ4）か
らなりエッチング時に下層配線１２が酸化することを防
止すると共にエッチングを停止する機能を有するエッチ
ングストッパー膜１３を堆積する。次に、エッチングス
トッパー膜１３の上に酸化シリコン膜（ＳｉＯ2 ）から
なる層間絶縁膜１４を堆積した後、該層間絶縁膜１４の
上に、コンタクトホール形成用の開口部を有するレジス
トパターン１５を形成する。尚、下層配線１２の側面及
び底面は通常バリアメタルにより覆われているが、ここ
では、バリアメタルは省略して示している。
【０００５】次に、レジストパターン１５をマスクとし
て層間絶縁膜１４に対して、ＣＦ4ガス、Ｃ2Ｆ6ガス、
Ｃ3Ｆ8ガス、ＣＨＦ3 ガス、Ｃ3Ｆ8ガス又はＣ4Ｆ8ガス
等のように、フッ素及び炭素を含むエッチングガスを用
いてプラズマエッチングを行なって、図２２（ｂ）に示
すように、層間絶縁膜１４にコンタクトホール１６を形
成する。
【０００６】次に、図２２（ｃ）に示すように、酸素プ
ラズマを用いるアッシングによりレジストパターン１５
を除去した後、図２２（ｄ）に示すように、エッチング
ストッパー膜１３におけるコンタクトホール１６に露出
している部分を除去する。
【０００７】ところで、近時においては、多層配線構造
の一層の微細化及び高集積化が求められており、これに
伴って、配線層における信号の遅延が半導体集積回路の
動作速度に大きな影響を及ぼすようになってきた。
【０００８】そこで、配線層における信号遅延を低減す
るため、層間絶縁膜に低誘電率膜（ε＝２〜３）を用い
る方法が提案されており、低誘電率膜としては、有機化
合物を主成分とする有機絶縁膜、フッ素含有酸化シリコ
ン（ＳｉＯＦ）からなるフッ素含有絶縁膜、及びＳｉＣ
xＨyＯz （ｘ＞０，ｙ≧０，ｚ＞０）で表される有機無
機ハイブリッド膜等が知られている。また、特開平１０
−１２５６７４号公報においては、ヘキサメチルジシロ
キサン（ＨＭＤＳＯ）を材料ガスとして堆積された、炭
素及び水素を含む酸化シリコン膜からなる有機無機ハイ
ブリッド膜が提案されている。
【０００９】ところが、有機絶縁膜はレジスト膜と組成
が似ているため、有機絶縁膜の上に形成されたレジスト
パターンを、酸素プラズマを用いるアッシングにより除
去しようとすると、有機絶縁膜が酸素プラズマにより損
傷を受けるという問題がある。また、フッ素含有絶縁膜
は、下地膜との密着性が悪いため剥離し易いと共に、機
械的強度及び耐熱性に劣るという問題がある。
【００１０】これに対して、有機無機ハイブリッド膜
は、比誘電率がフッ素含有絶縁膜よりも大幅に低いと共
に、機械的強度の点においてフッ素含有絶縁膜と同等で
ある。また、有機無機ハイブリッド膜は、レジスト膜と
組成が似ていないため、酸素プラズマにより損傷を受け
にくいので、レジストパターンを酸素プラズマを用いる
アッシングにより除去することが可能である。
【００１１】従って、比誘電率が低い層間絶縁膜として
は有機無機ハイブリッド膜が有望視されている。
【００１２】また、半導体集積回路装置の微細化及び高
集積化の要求に対応するため、層間絶縁膜に形成される
コンタクトホールの開口径が微細になると共にコンタク
トホールのアスペクト比が大きくなってくる。ところ
が、このような微細で且つアスペクト比が大きいコンタ
クトホールに導電膜を確実に埋め込むことは困難であ
る。
【００１３】そこで、例えば特開平８−１９１０６２号
公報に示されるように、コンタクトホールにおける開口
部近傍の径を底部近傍の径よりも大きくして、導電膜の
コンタクトホールへの埋め込みを容易にする技術が提案
されている。
【００１４】以下、第２の従来例として、特開平８−１
９１０６２号公報に示されているエッチング方法につい
て、図２３（ａ）〜（ｄ）を参照しながら説明する。
尚、図２３（ａ）〜（ｄ）においては下層配線は省略し
ている。
【００１５】まず、図２３（ａ）に示すように、半導体
基板１０の上に堆積された酸化シリコン膜からなる層間
絶縁膜１４の上に、コンタクトホール形成用の開口部１
５ａを有するレジストパターン１５を形成する。
【００１６】次に、図２３（ｂ）に示すように、層間絶
縁膜１４に対して、レジストパターン１５をマスクとす
ると共にフッ素及び炭素を含むエッチングガスを用いて
異方性ドライエッチングを行なうことにより、コンタク
トホール１６を層間絶縁膜１４の途中にまで形成する。
【００１７】次に、層間絶縁膜１４に対して、酸素ガス
を含むエッチングガスを用いて等方性ドライエッチング
を行なう。このようにすると、図２３（ｃ）に示すよう
に、レジストパターン１５の開口部１５ａの径が大きく
なると共に、コンタクトホール１６の開口部の近傍の径
が拡大して開口部近傍の壁面がテーパ状になる。
【００１８】次に、図２３（ｄ）に示すように、レジス
トパターン１５を除去した後、図示は省略しているが、
層間絶縁膜１４の上に導電膜を堆積すると、該導電膜は
コンタクトホール１６に確実に充填される。
【００１９】
【発明が解決しようとする課題】（第１の課題）ところ
で、有機無機ハイブリッド膜に微細なコンタクトホール
を形成するためのプラズマエッチングは、酸化シリコン
膜をプラズマエッチングする場合と同様、Ｓｉ−Ｏ結合
を切断することができる、フッ素及び炭素を含むエッチ
ングガスを用いて行われるのが通常である。
【００２０】しかしながら、有機無機ハイブリッド膜に
対して、酸化シリコン膜の場合と同じエッチングガスを
用いて且つ同じ条件でエッチングを行なうと、エッチン
グレートが大きく低下し、極端な場合にはエッチングが
停止してしまうという問題がある。エッチングレートの
低下は、スループットが低下するのみならず、層間絶縁
膜に対するエッチングレートとレジストパターンに対す
るエッチングレートとの差が小さくなってエッチング選
択比が十分に確保できない。
【００２１】もっとも、エッチングガスに酸素ガスを添
加すると、有機無機ハイブリッド膜に対するエッチング
レートは大きくなるが、レジストパターン１５がエッチ
ングされ易くなって、層間絶縁膜１４のレジストパター
ン１５に対するエッチング選択比が低下してしまう。
【００２２】また、エッチングガスに酸素ガスを添加す
ると、エッチングストッパー膜１３を構成する窒化シリ
コン膜に対するエッチングレートが大きくなるため、層
間絶縁膜１４Ｂのエッチングストッパー膜１３に対する
エッチング選択比が低下してしまう。
【００２３】従って、エッチングガスに酸素ガスを添加
することは好ましくない。
【００２４】前記に鑑み、本発明は、有機無機ハイブリ
ッド膜に対して良好にプラズマエッチングを行なえるよ
うにすることを第１の目的とする。
【００２５】（第２の課題）ところで、前述したよう
に、例えば銅膜からなる下層配線１２の上には、窒化シ
リコン膜からなるエッチングストッパー膜１３が堆積さ
れているが、窒化シリコン膜の比誘電率は、７程度であ
って、有機無機ハイブリッド膜の比誘電率に比べて極め
て大きい。
【００２６】このため、有機無機ハイブリッド膜からな
る層間絶縁膜１４Ｂを用いて比誘電率の低減を図ってい
るにも拘わらず、下層配線と上層配線との間における比
誘電率の低減が十分に実現できないという問題がある。
【００２７】前記に鑑み、本発明は、エッチングストッ
パー膜の比誘電率を低くすることにより、下層配線と上
層配線との間の比誘電率を低減することを第２の目的と
する。
【００２８】（第３の課題）前述の第２の従来例は、コ
ンタクトホールにおける開口部近傍をテーパー形状にす
るために、エッチングガスに酸素ガスを添加することに
より、レジスト膜をより等方的にエッチングすることに
よってレジスト膜の開口径を拡げながらエッチングする
技術である。しかしながら、第２の従来例によると、レ
ジスト膜に対するエッチング量が大きいため、アスペク
ト比の大きいコンタクトホールを形成するべくレジスト
膜の膜厚を大きくすることはできない。このため、第２
の従来例は、アスペクト比の大きいコンタクトホールを
形成する際に適用することは困難である。特に、有機無
機ハイブリッド膜からなる層間絶縁膜にテーパ形状のコ
ンタクトホールを形成する際に、レジスト膜に対するエ
ッチング量をどのようにして低減するかは大きな課題で
ある。
【００２９】また、レジスト膜の開口径はそのままにし
ておいて、フッ素及び炭素を含むエッチングガスを用い
ることにより、コンタクトホールをテーパー形状にエッ
チングする技術が報告されているが、有機無機ハイブリ
ッド膜からなる層間絶縁膜にコンタクトホールを形成す
る際に、この技術を適用できるか否かについては検証さ
れていない。
【００３０】前記に鑑み、本発明は、有機無機ハイブリ
ッド膜からなる層間絶縁膜に、開口部近傍の径が拡大し
ているコンタクトホールを確実に形成できる方法を提供
することを第３の目的とする。
【００３１】（第４の課題）ところで、レジスト膜にお
ける露光部と未露光部との解像性を高めるために、近時
は化学増幅型レジスト材料を用いてレジストパターンを
形成する技術が提案されている。化学増幅型レジスト材
料からなるレジスト膜においては、エネルギービームが
照射された露光部に発生する酸の作用により露光部の極
性（現像液に対する溶解性）を変化させた後、レジスト
膜の露光部又は未露光部を現像液により除去して、レジ
ストパターンを形成する。
【００３２】ところが、本願発明者らが有機無機ハイブ
リッド膜の上に化学増幅型レジスト材料を塗布してレジ
スト膜を形成した後、該レジスト膜に対してパターン露
光を行なったところ、レジスト膜の露光部に発生した酸
が減少したためか、露光部の極性が十分に変化しないと
いう問題が発生した。このため、レジスト膜の露光部又
は未露光部を現像液により除去して得られたレジストパ
ターンの形状が不良になってしまった。
【００３３】そこで、本願発明者らは、パターン露光の
露光量を増加させてみたが、レジスト膜の露光部の極性
の十分に変化しなかった。
【００３４】前述したレジストパターンの形成不良は、
酸化シリコン膜の上に形成された化学増幅型のレジスト
膜においては発生せず、有機無機ハイブリッド膜の上に
形成された化学増幅型のレジスト膜に特有の問題であっ
た。また、前述したレジストパターンの形成不良は、ポ
ジ型の化学増幅型レジスト膜において確認されたが、ネ
ガ型の化学増幅型レジスト膜においても同様に起きると
考えられる。
【００３５】以下、有機無機ハイブリッド膜の上に形成
された化学増幅型のレジストパターンを用いてデュアル
ダマシン構造を有する多層配線を形成する場合の問題点
について、図２４（ａ）、（ｂ）及び図２５を参照しな
がら説明する。
【００３６】まず、図２４（ａ）に示すように、半導体
基板２０の上に堆積された絶縁膜２１に下層配線２２を
形成した後、該下層配線２２の上にエッチングストッパ
ー膜２３を堆積し、その後、エッチングストッパー膜２
３の上に有機無機ハイブリッド膜からなる層間絶縁膜２
４を堆積する。次に、層間絶縁膜２４の上に形成され、
コンタクトホール形成用開口部を有する第１のレジスト
パターンを用いてプラズマエッチングを行なって、層間
絶縁膜２４にコンタクトホール２５を形成する。
【００３７】次に、層間絶縁膜２４の上に化学増幅型レ
ジスト材料を塗布してレジスト膜を形成した後、該レジ
スト膜に対してパターン露光及び現像を行なって、配線
溝形成用開口部を有する第２のレジストパターン２６を
形成する。このようにすると、層間絶縁膜２４の上面並
びにコンタクトホール２５の壁面及び底面に沿ってレジ
スト膜２６ａが残存してしまった。このように、レジス
ト膜２６ａが残存する原因は、やはり酸が何らかの反応
基と反応して消費されてしまうためと考えられる。
【００３８】次に、層間絶縁膜２４に対して第２のレジ
ストパターン２６をマスクとしてプラズマエッチングを
行なって、図２４（ｂ）に示すように、層間絶縁膜２４
に配線溝２７を形成すると、配線溝２７の内部のレジス
ト膜２５ａがマスクとなるため、層間絶縁膜２４からな
る障壁（インナークラウン）２８ができてしまった。
【００３９】次に、図２５に示すように、第２のレジス
トパターン２６及びレジスト膜２６ａを除去した後、コ
ンタクトホール２５及び配線溝２７に導電膜を充填して
プラグ及び上層配線を形成すると、配線溝２７の内部に
障壁２８が存在しているため、配線溝２７に埋め込まれ
た上層配線とコンタクトホール２５に埋め込まれたプラ
グとの接触抵抗が大きくなってしまうという問題が発生
する。
【００４０】前記に鑑み、本発明は、有機無機ハイブリ
ッド膜の上に形成された化学増幅型レジスト膜における
酸の失活現象を防止して、レジスト膜の解像性を向上さ
せることを第４の目的とする。
【００４１】
【課題を解決するための手段】（第１の解決原理）本件
発明者らは、第１の課題を解決するために、有機無機ハ
イブリッド膜に対して、フッ素及び炭素を含むエッチン
グガスを用いてプラズマエッチングを行なうと、エッチ
ングレートが低下する理由について検討を加えた結果、
以下のことを見出した。
【００４２】図２６（ａ）は、酸化シリコン膜からなる
層間絶縁膜１４Ａに対して、フッ素及び炭素を含むエッ
チングガスを用いてドライエッチングを行なう場合のコ
ンタクトホール１６の断面構造を示し、図２６（ｂ）
は、有機無機ハイブリッド膜からなる層間絶縁膜１４Ｂ
に対して、フッ素及び炭素を含むエッチングガスを用い
てドライエッチングを行なう場合のコンタクトホール１
６の断面構造を示している。
【００４３】通常、レジストパターン１５を保護するた
めにエッチングガスには炭素成分が含まれるため、酸化
シリコン膜からなる層間絶縁膜１４Ａに対してドライエ
ッチング行なうと、図２６（ａ）に示すように、コンタ
クトホール１６の壁面１６ａ及び底面１６ｂに薄いポリ
マー膜１７Ａが堆積する。このため、コンタクトホール
１６の壁面１６ａ及び底面１６ｂにおいては、ポリマー
膜１７Ａの堆積とエッチングの進行とが競合して起きる
が、コンタクトホール１６の底面１６ｂにおいてはエッ
チングの進行の方が優位である。従って、コンタクトホ
ール１６の底面１６ｂは下方につまりエッチングストッ
パー膜１３の方に移動する。
【００４４】ところが、有機無機ハイブリッド膜からな
る層間絶縁膜１４Ｂに対して、ドライエッチングを行う
場合には、エッチングガスに炭素成分が含まれていると
共に有機無機ハイブリッド膜にも炭素成分が含まれてい
るため、図２６（ｂ）に示すように、コンタクトホール
１６の壁面１６ａ及び底面１６ｂには、有機無機ハイブ
リッド膜をエッチングする際に炭素成分を含むエッチン
グ反応生成ガスが発生するので、図２６（ａ）の場合に
比べて膜厚の大きいポリマー膜１７Ｂが堆積する。この
場合にも、コンタクトホール１６の底面１６ｂにおい
て、ポリマー膜１７Ｂの堆積とエッチングの進行とが競
合するが、有機無機ハイブリッド膜の場合には、有機無
機ハイブリッド膜のエッチング表面である底面１６ｂの
炭素成分とポリマー膜１７Ｂとがエッチングの進行を阻
害する。エッチングの初期つまりコンタクトホール１６
の深さが小さいときには、プラズマエッチング種の入射
量及びプラズマのエネルギーが十分であるため、エッチ
ングの進行がポリマー膜１７Ｂの堆積よりも優位である
からエッチングが進行する。ところが、エッチングが進
行してコンタクトホール１６の深さが大きくなっていく
と、プラズマエッチング種の入射量及びプラズマのエネ
ルギーが十分ではなくなるため、有機無機ハイブリッド
膜中の炭素成分を十分に除去できない。このため、コン
タクトホール１６の底面１６ｂに余剰な炭素成分が蓄積
してエッチング反応が困難となり、ポリマー膜１７Ｂの
堆積が優位になるので、エッチングレートが次第に小さ
くなり、最後にはエッチングが停止してしまうのであ
る。
【００４５】従って、コンタクトホールの底部に存在す
るポリマー膜及び有機無機ハイブリッド膜におけるコン
タクトホールの表面部に存在する炭素成分を十分に除去
しながらエッチングを行なうと、エッチングが良好に進
行するはずである。
【００４６】本発明に係る第１及び第２のエッチング方
法は、前述の第１の解決原理に基づいて成されたもので
ある。
【００４７】本発明に係る第１のエッチング方法は、Ｓ
ｉＣxＨyＯz （ｘ＞０、ｙ≧０、ｚ＞０）で表される有
機無機ハイブリッド膜をプラズマエッチングする方法を
対象とし、有機無機ハイブリッド膜に対して、該有機無
機ハイブリッド膜の表面部から炭素成分を脱離させなが
らプラズマエッチングを行なう。
【００４８】第１のエッチング方法によると、有機無機
ハイブリッド膜の表面部から炭素成分を脱離させて該表
面部を改質しながらプラズマエッチングを行なうため、
炭素成分が脱離した表面部においては、ポリマー膜の堆
積を促進する炭素成分が減少しているので、エッチング
レートが向上する。
【００４９】また、本発明に係る第２のエッチング方法
は、ＳｉＣxＨyＯz （ｘ＞０、ｙ≧０、ｚ＞０）で表さ
れる有機無機ハイブリッド膜をプラズマエッチングする
方法を対象とし、有機無機ハイブリッド膜の表面部から
炭素成分を脱離させる第１の工程と、炭素成分が脱離し
た表面部に対してプラズマエッチングを行なう第２の工
程とを交互に繰り返し行なうものである。
【００５０】第２のエッチング方法によると、有機無機
ハイブリッド膜の表面部から炭素成分を脱離させる第１
の工程と、炭素成分が脱離した表面部に対してプラズマ
エッチングを行なう第２の工程とを交互に行なうため、
炭素成分が脱離した表面部においては、ポリマー膜の堆
積を促進する炭素成分が減少しているので、エッチング
レートが向上する。
【００５１】第２のエッチング方法は、有機無機ハイブ
リッド膜の表面部から炭素成分を脱離させる際の好まし
いガス圧力と、有機無機ハイブリッド膜をプラズマエッ
チングする際の好ましいガス圧力との差が大きい場合の
ように、表面部から炭素成分を脱離させるときの好まし
い処理条件と表面部に対してプラズマエッチングを行な
うときの好ましい処理条件とが異なる場合に特に効果的
である。
【００５２】第１のエッチング方法において、プラズマ
エッチングは、フッ素、炭素及び窒素を含むエッチング
ガスを用いて行なうことが好ましい。
【００５３】また、第２のエッチング方法においては、
第１の工程は、窒素を含むガスを用いて行なうと共に、
第２の工程は、フッ素及び炭素を含むエッチングガスを
用いて行なうことが好ましい。
【００５４】この場合、窒素を含むガスとしては、水素
と窒素との混合ガス又はアンモニアガスを用いることが
できる。
【００５５】ＳｉＣxＨyＯz （ｘ＞０、ｙ≧０、ｚ＞
０）で表される有機無機ハイブリッド膜の表面に、窒素
を含むガスが到達すると、ＳｉＣxＨyＯz 膜の表面にお
いて、「ＣxＨy」が揮発性の高いＨＣＮ又はＣＮに化学
変化するため、有機無機ハイブリッド膜（ＳｉＣxＨyＯ
z 膜）の表面部における炭素成分の割合が減少する。こ
のため、有機無機ハイブリッド膜に対して、酸化シリコ
ン膜に対するエッチングのときと同程度のエッチングレ
ートで、エッチングが進行する。以下、このメカニズム
を化学反応式に基づいて説明する。
【００５６】ＳｉＣxＨyＯz で表される有機無機ハイブ
リッド膜の表面に、窒素成分を含むガスが到達すると、
下記の（式１）又は（式２）で示す化学反応が進行す
る。 ＳｉＣxＨyＯz ＋（ｘ／２）Ｎ2 →ＳｉＨy-xＯz ＋ｘＨＣＮ↑＋（ＮＨ3 etc ） （式１） ＳｉＣxＨyＯz ＋（ｘ／２）Ｎ2 →ＳｉＨyＯz＋ｘＣＮ↑＋（ＮＨ3 etc ） （式２） このため、有機無機ハイブリッド膜の表面部において
は、炭素成分が離脱して酸化シリコン膜と似た組成を持
つ改質層が形成される。
【００５７】次に、有機無機ハイブリッド膜の改質層
に、フッ素及び炭素を含むエッチングがガスが到達する
と、該エッチングガスに含まれるＣＦx と改質層とが、
下記の（式３）又は（式４）に示すような化学反を起こ
すため、エッチングが進行する。 ＳｉＨy-xＯz＋（ｚ／２）ＣＦx →ＳｉＦx＋（ｚ／２）ＣＯ2＋（ＣＨＦ3，ＣＨ4，etc ） （式３） ＳｉＨyＯz＋（ｚ／２）ＣＦx →ＳｉＦx＋（ｚ／２）ＣＯ2＋（ＣＨＦ3，ＣＨ4，etc ） （式４） 以上説明したように、ＳｉＣxＨyＯz 膜の表面部から
「ＣxＨy」が除去されて、ＳｉＨy-xＯz又はＳｉＨyＯz
で表わされる改質層が形成され、該改質層はフッ素及び
炭素を含むエッチングガスによりエッチングされる。従
って、有機無機ハイブリッド膜（ＳｉＣxＨyＯz 膜）に
対して、酸化シリコン膜（ＳｉＯ2 膜）と同程度のエッ
チングレートでプラズマエッチングを行なうことができ
る。
【００５８】尚、ＳｉＣxＨyＯz 膜からＣ又はＣxＨyが
引き抜かれる現象は、膜中の酸素原子の割合が増加して
いることになるので、酸化反応と見ることもできる。
【００５９】ＳｉＣxＨyＯz 膜の表面部を改質する工程
は、ＳｉＣxＨyＯz 膜の表面部の炭素成分をＨＣＮ又は
ＣＮに変えて除去するため、ＳｉＣxＨyＯz 膜に水素原
子が含まれていないか又は含まれる水素原子が少ない場
合には、水素ガスが混合されたガスを用いて改質する
と、改質が効率良く進むので、エッチングも効率良く進
行する。
【００６０】ところで、ＳｉＯＦ膜等のように炭素成分
を全く含まない無機絶縁膜をプラズマエッチングする際
に、酸化シリコン膜に対するエッチングに通常用いられ
るＣＦ4 ガスにＮＨ3 等の窒化物が混合されたエッチン
グガスを用いる方法が知られている（特開平９−２６３
０５０号公報）。
【００６１】ところが、このエッチング方法は、エッチ
ングガスに窒化物を混合することにより、エッチングガ
スからなるプラズマ中のフッ素ラジカル（Ｆ* ）を、プ
ラズマ中に遊離状態で存在する、水素原子（Ｈ）、窒素
原子（Ｎ）又はこれらの活性種にスカベンジさせ、これ
によって、シリコン基板又はレジスト膜との選択性を高
めるという技術的思想である。従って、特開平９−２６
３０５０号公報に示されているエッチング方法は、Ｓｉ
ＣxＨyＯz で表わされる有機無機ハイブリッド膜の表面
部から炭素成分を脱離させるために、窒素成分を含むガ
スを用いる本発明のエッチング方法とは全く異なる技術
的思想である。
【００６２】（第２の解決原理）第２の解決原理は、第
２の課題を解決するものであって、ＳｉＣxＨyＯz で表
わされる有機無機ハイブリッド膜に含まれる炭素成分が
エッチングレートを低下させるというメカニズムをうま
く利用し、エッチングストッパー膜として従来用いられ
ていた窒化シリコン膜に代えて有機無機ハイブリッド膜
を用いるものである。言い換えると、有機無機ハイブリ
ッド膜からなる層間絶縁膜の下側に、該層間絶縁膜に比
べて炭素成分の割合が多い有機無機ハイブリッド膜から
なるエッチングストッパー膜を設けるものである。
【００６３】尚、炭素成分の割合が大きいシリコン系絶
縁膜であるならば、有機無機ハイブリッド膜に限られ
ず、ＳｉＣ等でもよい。
【００６４】本発明に係る第１の半導体装置の製造方法
は、基板上に形成された配線層の上に、ＳｉＣxＨyＯz
（ｘ＞０、ｙ≧０、ｚ≧０）で表され且つシリコン原子
に対する炭素原子の割合が相対的に多いエッチングスト
ッパー膜を堆積する工程と、エッチングストッパー膜の
上に、ＳｉＣxＨyＯz （ｘ＞０、ｙ≧０、ｚ＞０）で表
され且つシリコン原子に対する炭素原子の割合が相対的
に少ない層間絶縁膜を堆積する工程と、層間絶縁膜に対
してプラズマエッチングを行なって、層間絶縁膜にコン
タクトホールを形成する工程とを備えている。
【００６５】また、本発明に係る第１の半導体装置は、
基板上に形成された配線層の上に形成されており、Ｓｉ
ＣxＨyＯz （ｘ＞０、ｙ≧０、ｚ≧０）で表され且つシ
リコン原子に対する炭素原子の割合が相対的に多いエッ
チングストッパー膜と、エッチングストッパー膜の上に
形成されており、ＳｉＣxＨyＯz （ｘ＞０、ｙ≧０、ｚ
＞０）で表され且つシリコン原子に対する炭素原子の割
合が相対的に少ない層間絶縁膜と、層間絶縁膜に、プラ
ズマエッチングにより形成されたコンタクトホールとを
備えている。
【００６６】第１の半導体装置の製造方法及び第１の半
導体装置によると、層間絶縁膜の下側に、該層間絶縁膜
に比べて炭素成分の割合が多いエッチングストッパー膜
が設けられているため、層間絶縁膜に対するプラズマエ
ッチングが終了したときには、以下の現象が起きる。す
なわち、若干エッチングされた炭素成分を多く含むエッ
チングストッパー膜から発生した、炭素成分を含むエッ
チング反応生成ガスがプラズマ中に混合されると共に、
エッチングストッパー膜の内部及び表面に多くの炭素成
分が存在しているため、コンタクトホールの底面に厚い
ポリマー膜が堆積するので、エッチングストッパー膜に
対するエッチングレートが急激に低下する。
【００６７】また、エッチングストッパー膜は比誘電率
が低い絶縁膜からなるため、比誘電率が高い窒化シリコ
ン膜を用いる場合に比べて、下層配線と上層配線との間
の比誘電率を大きく低減することができる。
【００６８】第１の半導体装置の製造方法において、プ
ラズマエッチングは、フッ素、炭素及び窒素を含むエッ
チングガスを用いて行なうことが好ましい。
【００６９】（第３の解決原理）第３の解決原理は、第
３の課題を解決するものであって、ＳｉＣxＨyＯz で表
わされる有機無機ハイブリッド膜に含まれる炭素成分が
エッチングレートを低下させるというメカニズム、言い
換えると、有機無機ハイブリッド膜に含まれる炭素成分
が多いほどコンタクトホールの壁面に堆積されるポリマ
ー膜の厚さが大きくなってエッチングレートが小さくな
る一方、有機無機ハイブリッド膜に含まれる炭素成分が
少ないほどコンタクトホールの壁面に堆積されるポリマ
ー膜の厚さが小さくなってエッチングレートが高くなる
というメカニズムをうまく利用するものである。第３の
解決原理は、下記の第１の方法及び第２の方法によって
実現することができる。
【００７０】第１の方法は、下層の層間絶縁膜を構成す
る第１の有機無機ハイブリッド膜に含まれる炭素成分の
割合を相対的に少なくする一方、上層の層間絶縁膜を構
成する第２の有機無機ハイブリッド膜に含まれる炭素成
分の割合を相対的に多くしておき、上層及び下層の層間
絶縁膜に対して同じ条件でプラズマエッチングを行なう
ものである。
【００７１】第２の方法は、有機無機ハイブリッド膜か
らなる層間絶縁膜に含まれる炭素成分の割合を一定にし
ておき、層間絶縁膜に対するプラズマエッチング工程の
初期（層間絶縁膜の上側部分に対するエッチング工程）
においては、コンタクトホールの壁面及び底面から脱離
する炭素成分を相対的に少なくする一方、層間絶縁膜に
対するエッチング工程の終期（層間絶縁膜の下側部分に
対するエッチング工程）においては、コンタクトホール
の壁面及び底面から脱離する炭素成分を相対的に多くす
るものである。
【００７２】本発明に係る第２の半導体装置の製造方法
は、第３の解決原理の第１の方法を具体化するものであ
って、基板上に形成された配線層の上に、ＳｉＣxＨyＯ
z （ｘ＞０、ｙ≧０、ｚ≧０）で表され且つシリコン原
子に対する炭素原子の割合が相対的に少ない第１の層間
絶縁膜を堆積する工程と、第１の層間絶縁膜の上に、Ｓ
ｉＣxＨyＯz （ｘ＞０、ｙ≧０、ｚ＞０）で表される且
つシリコン原子に対する炭素原子の割合が相対的に多い
第２の層間絶縁膜を堆積する工程と、第２の層間絶縁膜
及び第１の層間絶縁膜に対して順次プラズマエッチング
を行なって、第２の層間絶縁膜に、底面に向かうにつれ
て径が小さくなる第１の開口部を形成すると共に、第１
の層間絶縁膜に、壁面が底面に対して垂直である第２の
開口部を形成する工程とを備えている。
【００７３】また、本発明に係る第２の半導体装置は、
基板上に堆積されており、ＳｉＣxＨyＯz （ｘ＞０、ｙ
≧０、ｚ≧０）で表され且つシリコン原子に対する炭素
原子の割合が相対的に少ない第１の層間絶縁膜と、第１
の層間絶縁膜の上に堆積されており、ＳｉＣxＨyＯ
z （ｘ＞０、ｙ≧０、ｚ≧０）で表され且つシリコン原
子に対する炭素原子の割合が相対的に多い第２の層間絶
縁膜と、第２の層間絶縁膜にプラズマエッチングにより
形成され、底面に向かうにつれて径が小さくなる第１の
開口部と、第１の層間絶縁膜における第１の開口部の下
側にプラズマエッチングにより形成され、壁面が底面に
対して垂直である第２の開口部とを備えている。
【００７４】第２の半導体装置の製造方法及び第２の半
導体装置によると、第１の層間絶縁膜の上に堆積されて
いる第２の層間絶縁膜は、第１の層間絶縁膜に比べて、
炭素成分の割合が多いため、第２の層間絶縁膜に対する
プラズマエッチング工程においては、以下の現象が起き
る。すなわち、第１の開口部の底面において、ポリマー
膜の堆積とエッチングの進行とが競合するが、第２の層
間絶縁膜がエッチングされる際に、炭素成分を多く含む
エッチング反応生成ガスが発生するため第１の開口部の
壁面及び底面においてポリマー堆積が促進されると共
に、底面では第２の層間絶縁膜の炭素成分がエッチング
の進行を妨げるので、底面に向かうにつれてエッチング
レートが低下する。従って、第１の開口部の底面方向へ
のエッチングの進行に伴って、第１の開口部の壁面に多
くのポリマーが堆積するため、第２の層間絶縁膜には、
底面に向かうにつれて径が小さくなる第１の開口部が形
成される。
【００７５】また、第１の層間絶縁膜は、第２の層間絶
縁膜に比べて、炭素成分の割合が少ないため、第１の層
間絶縁膜に対するプラズマエッチング工程においては、
以下の現象が起きる。すなわち、第２の開口部の底面に
おいて、ポリマー膜の堆積とエッチングの進行とが競合
するが、エッチング時に第１の層間絶縁膜から発生する
エッチング反応生成ガス中の炭素成分は比較的少ないた
め、第２の開口部の壁面及び底面におけるポリマー膜の
堆積は少ない。このため、底面において第１の層間絶縁
膜から十分な量の炭素成分が脱離するので、第２の開口
部の底面に向かうにつれてエッチングレートは低下しな
い。従って、第２の開口部の底面方向にエッチングが進
行しても、第１の開口部の壁面へのポリマーの堆積が少
ないので、第１の層間絶縁膜には、壁面が底面に対して
ほぼ垂直である第２の開口部が形成される。
【００７６】第２の半導体装置の製造方法において、プ
ラズマエッチングは、フッ素、炭素及び窒素を含むエッ
チングガスを用いて行なうことが好ましい。
【００７７】本発明に係る第３の半導体装置の製造方法
は、第３の解決原理の第２の方法を具体化するものであ
って、基板上に、ＳｉＣxＨyＯz （ｘ＞０、ｙ≧０、ｚ
＞０）で表される層間絶縁膜を堆積する工程と、層間絶
縁膜に対して、該層間絶縁膜の表面部から炭素成分を脱
離させないか又は炭素成分の脱離を抑制しながら第１の
プラズマエッチングを行なって、層間絶縁膜に、底面に
向かうにつれて径が小さくなる第１の開口部を形成する
工程と、層間絶縁膜に対して、該層間絶縁膜の表面部か
らの炭素成分の脱離を促進しながら第２のプラズマエッ
チングを行なって、層間絶縁膜における第１の開口部に
下側に、壁面が底面に対して垂直である第２の開口部を
形成する工程とを備えている。
【００７８】第３の半導体装置の製造方法によると、層
間絶縁膜に対して行なわれる第１のプラズマエッチング
工程は、有機無機ハイブリッド膜の表面部から炭素成分
を脱離させることなく又は炭素成分の脱離を抑制しなが
ら行なわれるため、第１のプラズマエッチング工程にお
いては、以下の現象が起きる。すなわち、第１の開口部
の底面において、ポリマー膜の堆積とエッチングの進行
とが競合するが、層間絶縁膜からの炭素成分の脱離は起
きないか又は少ないため、エッチングの進行が妨げられ
るので、底面に向かうにつれてエッチングレートは低下
する。従って、底面方向へのエッチングの進行に伴っ
て、壁面に多くのポリマーが堆積するので、層間絶縁膜
の上側部分には、底面に向かうにつれて径が小さくなる
第１の開口部が形成される。
【００７９】また、層間絶縁膜に対して行なわれる第２
のプラズマエッチング工程は、層間絶縁膜の表面部から
の炭素成分の脱離を促進させながら行なわれるため、第
２のプラズマエッチング工程においては、以下の現象が
起きる。すなわち、第２の開口部のエッチング底面にお
いて、ポリマー膜の堆積とエッチングの進行とが競合す
るが、層間絶縁膜の表面から炭素成分が十分に脱離する
ので、エッチングが底面に向かって進行してもエッチン
グレートは低下しない。従って、底面方向へのエッチン
グの進行量に比べて、壁面におけるポリマーの堆積は小
さいので、層間絶縁膜の下側部分には、壁面が底面に対
してほぼ垂直である第２の開口部が形成される。
【００８０】第３の半導体装置の製造方法において、第
１のプラズマエッチングは、フッ素、炭素及び窒素を含
み且つ窒素の割合が相対的に少ない第１のエッチングガ
スを用いて行なうと共に、第２のプラズマエッチング
は、フッ素、炭素及び窒素を含み且つ窒素の割合が相対
的に多い第２のエッチングガスを用いて行なうことが好
ましい。
【００８１】（第４の解決原理）前述のように、レジス
ト膜の露光部に発生した酸が失活する現象は、酸化シリ
コン膜の上に形成された化学増幅型レジスト膜において
は発生せずに、有機無機ハイブリッド膜の上に形成され
た化学増幅型レジスト膜に特有の問題であること、及
び、レジスト膜に照射するエネルギービームの露光量を
増加しても、酸の失活を防止することができないこと等
を考慮すると、露光部に発生した酸（Ｈ+ ）が有機無機
ハイブリッド膜に含まれる反応基等と反応する結果、酸
が失活するものと考えられる。
【００８２】そこで、第４の解決原理は、有機無機ハイ
ブリッド膜と化学増幅型レジスト膜との間に、露光部に
発生した酸と有機無機ハイブリッド膜に含まれる反応基
との反応を阻止する酸化シリコン膜を介在させるもので
ある。
【００８３】本発明に係る第４の半導体装置の製造方法
は、基板上に、ＳｉＣxＨyＯz （ｘ＞０、ｙ≧０、ｚ＞
０）で表される層間絶縁膜を堆積する工程と、層間絶縁
膜の上面又は表面部に、炭素成分を含まない酸化シリコ
ン膜を形成する工程と、酸化シリコン膜の上に、化学増
幅型レジスト材料からなるレジスト膜を形成する工程
と、レジスト膜に対してパターン露光及び現像を行なっ
て、レジスト膜からなるレジストパターンを形成する工
程とを備えている。
【００８４】第４の半導体装置の製造方法によると、層
間絶縁膜と化学増幅型レジスト材料からなるレジスト膜
との間に、反応基等を含まない酸化シリコン膜が介在し
ているため、レジスト膜の露光部に発生した酸と層間絶
縁膜に含まれる炭素成分とが反応しないので、レジスト
膜の露光部に発生した酸が失活しない。このため、レジ
スト膜の露光部の極性（現像液に対する溶解性）が確実
に変化するので、レジスト膜の露光部又は未露光部を現
像液により除去して得られるレジストパターンの形状が
良好になる。
【００８５】第４の半導体装置の製造方法において、酸
化シリコン膜は、層間絶縁膜の表面部から炭素成分を脱
離させることにより形成することもできる。
【００８６】本発明に係る第５の半導体装置の製造方法
は、基板上に形成された配線層の上にエッチングストッ
パー膜を堆積した後、該エッチングストッパー膜の上
に、ＳｉＣxＨyＯz （ｘ＞０、ｙ≧０、ｚ＞０）で表さ
れる層間絶縁膜を堆積する工程と、層間絶縁膜にコンタ
クトホールを形成する工程と、層間絶縁膜の上に、化学
増幅型レジスト材料からなり且つ配線溝形成用開口部を
有するレジストパターンを形成すると共に、コンタクト
ホールの底部に化学増幅型レジスト材料からなりエッチ
ングストッパー膜を保護する保護膜を形成する工程と、
層間絶縁膜に対してレジストパターンを用いてプラズマ
エッチングを行なって、層間絶縁膜に配線溝を形成する
工程とを備えている。
【００８７】第５の半導体装置の製造方法によると、コ
ンタクトホールの底部に化学増幅型レジスト材料からな
りエッチングストッパー膜を保護する保護膜を形成した
状態で、層間絶縁膜に対してプラズマエッチングを行な
って配線溝を形成するため、エッチングストッパー膜に
おけるコンタクトホールに露出している部分は、配線溝
を形成するためのプラズマに曝されないので、損傷を受
けにくい。このため、エッチングストッパー膜の膜厚が
小さくても、配線層がプラズマに曝されないので、配線
層の表面が損傷を受けたり又は配線層の表面に自然酸化
膜が形成されたりする事態を回避することができる。
【００８８】本発明に係る第６の半導体装置の製造方法
は、第１の解決原理及び第２の解決原理を半導体装置の
製造プロセスに適用するものであって、基板上に形成さ
れた配線層の上に、ＳｉＣxＨyＯz （ｘ＞０、ｙ≧０、
ｚ≧０）で表され且つシリコン原子に対する炭素原子の
割合が相対的に多いエッチングストッパー膜を堆積する
工程と、エッチングストッパー膜の上に、ＳｉＣxＨyＯ
z （ｘ＞０、ｙ≧０、ｚ＞０）で表され且つシリコン原
子に対する炭素原子の割合が相対的に少ない層間絶縁膜
を堆積する工程と、層間絶縁膜の上にＣＭＰストッパー
膜を堆積する工程と、ＣＭＰストッパー膜の上に、コン
タクトホール形成用の開口部を有するレジストパターン
を形成する工程と、ＣＭＰストッパー膜にレジストパタ
ーンの開口部を転写した後、層間絶縁膜に対して、該層
間絶縁膜の表面部から炭素成分を脱離させながらプラズ
マエッチングを行なって、層間絶縁膜にコンタクトホー
ルを形成する工程と、レジストパターンを除去した後、
ＣＭＰストッパー膜の上に導電膜をコンタクトホールが
充填されるように堆積する工程と、導電膜におけるＣＭ
Ｐストッパー膜の上に露出している部分をＣＭＰ法によ
り除去して、導電膜からなるプラグを形成する工程とを
備えている。
【００８９】第６の半導体装置の製造方法によると、層
間絶縁膜の表面部から炭素成分を脱離させながらプラズ
マエッチングを行なって、層間絶縁膜にコンタクトホー
ルを形成するため、炭素成分が脱離した表面部において
は、ポリマー膜が減少しており、エッチングレートが低
下しないので、層間絶縁膜にコンタクトホールを確実に
形成することができる。
【００９０】また、層間絶縁膜の下側に、該層間絶縁膜
に比べて炭素成分の割合が多いエッチングストッパー膜
が設けられているため、層間絶縁膜に対するプラズマエ
ッチングが終了すると、以下の現象が起きる。すなわ
ち、若干エッチングされた炭素成分を多く含むエッチン
グストッパー膜から発生した、炭素成分を含むエッチン
グ反応生成ガスがプラズマ中に混合すると共に、エッチ
ングストッパー膜の内部及び表面に多くの炭素成分が存
在するため、コンタクトホールの底面に厚いポリマー膜
が堆積するので、エッチングストッパー膜に対するエッ
チングレートが急激に低下する。従って、炭素成分の割
合が相対的に多いエッチングストッパー膜は、層間絶縁
膜に対してプラズマエッチングを行なってコンタクトホ
ールを形成する際のエッチングストッパー膜として機能
する。
【００９１】また、エッチングストッパー膜は比誘電率
が低い絶縁膜からなるため、比誘電率が高い窒化シリコ
ン膜を用いる場合に比べて、下層配線と上層配線との間
の比誘電率を大きく低減することができる。
【００９２】さらに、層間絶縁膜とプラグを形成するた
めの導電膜との間にＣＭＰストッパー膜が介在している
ため、導電膜におけるＣＭＰストッパー膜の上に露出し
ている部分をＣＭＰ法により除去する際に、層間絶縁膜
に対してＣＭＰが行なわれないので、層間絶縁膜をＣＭ
Ｐに弱い有機無機ハイブリッド膜により形成しても、層
間絶縁膜が損傷を受ける事態を回避することができる。
【００９３】本発明に係る第７の半導体装置の製造方法
は、第１の解決原理及び第２の解決原理をデュアルダマ
シン構造を有する多層配線の製造プロセスに適用するも
のであって、基板上に形成された下層配線の上に、Ｓｉ
ＣxＨyＯz （ｘ＞０、ｙ≧０、ｚ≧０）で表され且つシ
リコン原子に対する炭素原子の割合が相対的に多いエッ
チングストッパー膜を堆積する工程と、エッチングスト
ッパー膜の上に、ＳｉＣxＨyＯz （ｘ＞０、ｙ≧０、ｚ
＞０）で表され且つシリコン原子に対する炭素原子の割
合が相対的に少ない層間絶縁膜を堆積する工程と、層間
絶縁膜の上にＣＭＰストッパー膜を堆積する工程と、Ｃ
ＭＰストッパー膜の上に、コンタクトホール形成用の開
口部を有する第１のレジストパターンを形成する工程
と、ＣＭＰストッパー膜に第１のレジストパターンの開
口部を転写した後、層間絶縁膜に対して、第２の有機無
機ハイブリッド膜の表面部から炭素成分を脱離させなが
らプラズマエッチングを行なって、層間絶縁膜にコンタ
クトホールを形成する工程と、第１のレジストパターン
を除去した後、ＣＭＰストッパー膜の上に、配線溝形成
用の開口部を有する第２のレジストパターンを形成する
工程と、ＣＭＰストッパー膜に第２のレジストパターン
の開口部を転写した後、層間絶縁膜に対して、該層間絶
縁膜の表面部から炭素成分を脱離させながらプラズマエ
ッチングを行なって、層間絶縁膜に配線溝を形成する工
程と、ＣＭＰストッパー膜の上に導電膜をコンタクトホ
ール及び配線溝が充填されるように堆積する工程と、導
電膜におけるＣＭＰストッパー膜の上に露出している部
分をＣＭＰ法により除去して、導電膜からなるプラグ及
び上層配線を形成する工程とを備えている。
【００９４】第７の半導体装置の製造方法によると、第
６の半導体装置の製造方法と同様、層間絶縁膜の表面部
から炭素成分を脱離させながらプラズマエッチングを行
なって、層間絶縁膜にコンタクトホールを形成するた
め、エッチングレートが低下しないので、層間絶縁膜に
コンタクトホール及び配線溝を確実に形成することがで
きる。
【００９５】また、層間絶縁膜に比べて炭素成分の割合
が多いエッチングストッパー膜は、層間絶縁膜に対して
プラズマエッチングを行なってコンタクトホール又は配
線溝を形成する際のエッチングストッパー膜として機能
する。
【００９６】また、エッチングストッパー膜は比誘電率
が低い絶縁膜からなるため、比誘電率が高い窒化シリコ
ン膜を用いる場合に比べて、下層配線と上層配線との間
の比誘電率を大きく低減することができる。
【００９７】さらに、層間絶縁膜とプラグ及び上層配線
を形成するための導電膜との間にＣＭＰストッパー膜が
介在しているため、導電膜におけるＣＭＰストッパー膜
の上に露出している部分をＣＭＰ法により除去する際
に、層間絶縁膜に対してＣＭＰが行なわれないので、層
間絶縁膜をＣＭＰに弱い有機無機ハイブリッド膜により
形成しても、層間絶縁膜が損傷を受ける事態を回避する
ことができる。
【００９８】従って、デュアルダマシン構造を有する多
層配線における下層配線と上層配線との間の比誘電率を
確実に低くすることができる。
【００９９】
【発明の実施の形態】（プラズマ処理装置）以下、本発
明の各実施形態に係るエッチング方法について説明する
が、その前提として、エッチングに用いられるプラズマ
処理装置の構造について図１を参照しながら説明する。
【０１００】図１はプラズマ処理装置の断面構造を示し
ており、反応室１０の下部には試料台となる下部電極１
１が配置され、該下部電極１１は半導体基板１２を静電
吸着により保持する。反応室１０の上部には下部電極１
１と対向するように上部電極１３が配置されており、エ
ッチングガスは上部電極１３に形成されたガス導入孔１
４から反応室１０内に導入される。また、反応室１０内
のガスは反応室１０の下側に設けられた真空ポンプ１５
により外部に排出される。
【０１０１】反応室１０の上には絶縁体１６を介してプ
ラズマ誘導コイル１７が配置されており、該プラズマ誘
導コイル１７の一端は第１の整合器１８を介して第１の
高周波電源１９に接続されていると共に他端は接地され
ている。また、下部電極１１は第２の整合器２０を介し
て第２の高周波電源２１に接続されている。
【０１０２】第１の高周波電源１９からプラズマ誘導コ
イル１７に第１の高周波電力を印加すると、反応室１０
に高周波誘導磁場が発生し、これによって、反応室１０
内に導入されるエッチングガスはプラズマ化される。ま
た、第２の高周波電源２１から下部電極１１に第２の高
周波電力を印加すると、反応室１０内に発生したプラズ
マは下部電極１１ひいては半導体基板１２に向かって照
射される。
【０１０３】（第１の実施形態）以下、本発明の第１の
実施形態として、前記のプラズマ処理装置を用いて行な
うプラズマエッチング方法について、図１、図２、図
３、図４、図５（ａ）、（ｂ）、図６（ａ）、（ｂ）及
び図７を参照しながら説明する。
【０１０４】まず、図３に示すように、半導体基板１０
０の上に堆積された絶縁膜１０１に、アルミニウム膜、
銅膜又はアルミニウム若しくは銅を主成分とする合金膜
等からなる配線層１０２を埋め込む。尚、配線層１０２
の側面及び底面は、該配線層１０２を構成する金属原子
が絶縁膜１０１に拡散することを防止するバリアメタル
により覆われているが、図３においてはバリアメタルは
省略している。
【０１０５】次に、配線層１０２の上を含む半導体基板
１００の上に全面に亘って、例えば窒化シリコン膜から
なり、配線層１０２を保護すると共にエッチングストッ
パーとなるエッチングストッパー膜１０３を堆積する。
尚、エッチングストッパー膜１０３は、デュアルダマシ
ン構造を有する配線構造を形成する場合に特に必要とな
り、後述する有機無機ハイブリッド膜１０４をエッチン
グする際に配線層１０２がエッチングガスにより酸化さ
れることを防止する。また、エッチングストッパー膜１
０３は、エッチング装置が金属により汚染されることを
防止する働きも有する。
【０１０６】次に、周知のＣＶＤ装置を用いて、エッチ
ングストッパー膜１０３の上に、ＳｉＣxＨyＯz （ｘ＞
０、ｙ≧０、ｚ＞０）で表される有機無機ハイブリッド
膜１０４を堆積した後、該有機無機ハイブリッド膜１０
４の上に、コンタクトホール形成用開口部を有するレジ
ストパターン１０５を形成する。
【０１０７】尚、有機無機ハイブリッド膜１０４を堆積
するための成膜ガスとしては、例えばテトラメチルシラ
ン（Ｓｉ(ＣＨ3)4）、ジメチル・ジメチルシロキサン
（Ｓｉ(ＣＨ3)2(−Ｏ−ＣＨ3)2）、モノメチルシラン膜
（ＳｉＨ3(ＣＨ3)）又はヘキサメチルジシロキサン（Ｓ
ｉ(ＣＨ3)3−Ｏ−Ｓｉ(ＣＨ3)3）等の原料ガスと、Ｎ2
Ｏ 等の添加ガスとの混合ガスを用いることができる
が、第１の実施形態では、ヘキサメチルジシロキサン
（ＨＭＤＳＯ）とＮ2Ｏ との混合ガスをＣＶＤ装置に導
入して、３００℃の温度に保たれている半導体基板１０
０の上にヘキサメチルジシロキサン膜からなる有機無機
ハイブリッド膜１０４を堆積した。
【０１０８】次に、図２に示すステップＳＡ１におい
て、半導体基板１００を、図１に示すプラズマエッチン
グ装置の反応室１０内に搬入した後、ステップＳＡ２に
おいて、半導体基板１００を下部電極１１に静電吸着に
より固定する。
【０１０９】次に、ステップＳＡ３において、図４に示
すように、フッ素、炭素及び窒素を含むエッチングガス
を反応室１０内に導入する。フッ素、炭素及び窒素を含
むエッチングガスとしては、ＳｉＯ2 膜に対するエッチ
ングに通常用いられるフッ化炭素系（ＣＦ系）のガス
と、Ｎ2 ガスとの混合ガスが挙げられるが、フッ素、炭
素及び窒素を含むエッチングガスの詳細については後述
する。
【０１１０】次に、ステップＳＡ４において、第１の高
周波電源１９からプラズマ誘導コイル１７に第１の高周
波電力を印加して、下部電極１１と上部電極１３との間
にプラズマを発生させると共に、第２の高周波電源２１
から下部電極１１に第２の高周波電力を印加する。この
ようにすると、プラズマ中のエッチング種が半導体基板
１００の方に引き込まれるので、ステップＳＡ５に示す
ように、有機無機ハイブリッド膜１０４はレジストパタ
ーン１０５をマスクとしてプラズマエッチングされる。
【０１１１】有機無機ハイブリッド膜１０４が所定深さ
までエッチングされると、ステップＳＡ６において、上
部電極１３及び下部電極１１への高周波電圧の印加及び
エッチングガスの導入を停止して、エッチングを終了す
る。
【０１１２】以下、有機無機ハイブリッド膜１０４に対
するプラズマエッチングに用いられるエッチングガス及
びエッチング条件の一例について説明する。
【０１１３】まず、圧力が２．６Ｐａに保たれている反
応室１０の内部にガス導入孔１４から、体積流量比がＣ
4Ｆ8：ＣＨ2Ｆ2：Ａｒ：ＣＯ：Ｎ2 ＝２：１：１０：
５：０．５であるエッチングガスを導入すると共に、第
１の高周波電源１９からプラズマ誘導コイル１７に例え
ば１３．５６ＭＨｚの第１の高周波電力を１５００Ｗの
パワーで印加して、下部電極１１と上部電極１３との間
の領域にプラズマを発生させる。また、第２の高周波電
源２１から下部電極１１に例えば４ＭＨｚの第２の高周
波電力を１４００Ｗのパワーで印加して、プラズマ中の
エッチング種を半導体基板１００の表面に引き込んでプ
ラズマエッチングを行なう。
【０１１４】このようにしてプラズマエッチングを行な
うと、図３に示すように、プラズマ中に含まれるＮ2 等
のエッチング種は、コンタクトホール１０４ａの底部に
引き込まれて該底部に存在する炭素原子又は水素原子と
反応するため、コンタクトホール１０４ａの底部には炭
素成分が離脱してなる改質層（酸化された領域）１０４
ｂが形成されると共に、ＨＣＮ又はＣＮ等の揮発性の反
応生成物が生成される。これによって、コンタクトホー
ル１０４ａの底部（改質層１０４ｂ）の組成はＳｉＯ2
の組成に近づくので、コンタクトホール１０４ｂの底部
はプラズマ中に含まれるＣＦx 等のエッチング種により
良好にエッチングされると共に、ＳｉＦ、ＣＯ2 、ＣＨ
Ｆ3 又はＣＨ4 等の揮発性の反応生成物が生成される。
従って、有機無機ハイブリッド膜１０４におけるコンタ
クトホール１０４ｂの底部に対するエッチングレート
は、炭素成分が含まれていない酸化シリコン膜（ＳｉＯ
2 ）膜に対するエッチングレートと同程度になる。
【０１１５】以下、堆積直後の有機無機ハイブリッド膜
１０４の膜質、及びＮＨ3／Ｎ2ガスによるプラズマ処理
が行なわれたときの有機無機ハイブリッド膜１０４の膜
質をＸＰＳ（Ｘ線光電子分光法）により解析した結果に
ついて説明する。
【０１１６】図５（ａ）、（ｂ）及び図６（ａ）、
（ｂ）は、堆積条件を変えて堆積した４種類（膜種ａ、
膜種ｂ、膜種ｃ及び膜種ｄ）の有機無機ハイブリッド膜
１０４の膜質をＸＰＳにより解析した結果を表わしてお
り、各図においては、ｘ軸は深さ方向の距離（スパッタ
時間と対応する）を示し、ｙ軸は原子の濃度を示してい
る。また、図４（ａ）は膜種ａの膜質を示し、図４
（ｂ）は膜種ｂの膜質を示し、図５（ａ）は膜種ｃの膜
質を示し、図５（ｂ）は膜種ｄの膜質を示している。こ
れら４つの膜種ａ、ｂ、ｃ及びｄの組成については、シ
リコン成分が３０％程度であるのに対して、酸素成分は
２５〜４５％程度、炭素成分は１７〜３７％程度、窒素
成分は５％以下である。ＸＰＳによる解析結果及び成膜
の原料ガスから考えると、ＳｉＯx （ｘ＝１〜３）のネ
ットワーク中に、ＳｉＣ、ＳｉＮ及びＣＨ x （ｘ＝１〜
３）が取り込まれているが、ＣＨx が最も多く取り込ま
れていると考えられる。
【０１１７】図７は、図６（ａ）に示した膜種ｃ（シリ
コン成分、炭素成分及び酸素成分はいずれも３０％程度
であり、窒素成分は５％程度である）の有機無機ハイブ
リッド膜１０４に対して、アンモニアガスと窒素ガスと
の混合ガスからなるプラズマにより処理を行なったとき
の深さ方向の距離と原子の濃度との関係を示している。
図７から分かるように、有機無機ハイブリッド膜１０４
の表面部（表面から２０ｎｍ程度の深さまでの部分）に
おいては、酸素成分が６５％程度にまで増加している一
方、炭素成分は５％以下にまで低減しており、シリコン
成分及び窒素成分は変化していない。従って、有機無機
ハイブリッド膜１０４の表面部は、酸化シリコン膜（Ｓ
ｉＯ2 ）の組成比に近くなるように改質していることが
分かる。また、改質しているのは有機無機ハイブリッド
膜１０４の表面部のみであって、表面部以外の部分は改
質していないので、有機無機ハイブリッド膜１０４の比
誘電率は依然として低いままであることも分かる。
【０１１８】以下、プラズマエッチング方法に用いるエ
ッチングガスについて説明する。
【０１１９】通常、ＳｉＯ2 膜のプラズマエッチングに
用いる主エッチングガスは、ＣＦ4、Ｃ2Ｆ6、Ｃ2Ｆ4、
Ｃ3Ｆ6、Ｃ3Ｆ8、Ｃ4Ｆ6、Ｃ4Ｆ8（直鎖又は環状）、Ｃ
5Ｆ8（直鎖又は環状）等のＣＦ系ガスである。また、Ｃ
ＨＦ3 、ＣＨ2Ｆ2、ＣＨ3Ｆ等のＣＨＦ系ガスは、Ｓｉ
Ｏ2 膜に対するプラズマエッチングの主エッチングガス
又は添加ガスとして用いられる。通常、エッチングガス
としては、これらの主エッチングガスを単独で用いたり
又はこれらの主エッチングガスのみを組み合わせて用い
ることは少なく、これらの主エッチングガスに、希ガス
（Ｈｅ、Ａｒ、Ｎｅ、Ｋｒ、Ｘｅ等）又はＯ2 ガスを混
合して用いることが多い。希ガスは、エッチングガスの
希釈、反応室内のガスの排出速度の増大、プラズマの電
子温度の制御等を目的として混合される。また、Ｏ2 ガ
スは、主エッチングガスのみではポリマー膜がウエハ表
面に過剰に形成される恐れがある場合にポリマー膜を適
度に除去する目的で添加されることが多い。さらに、Ｓ
ｉＯ2 膜に対するエッチングマスクであるレジストパタ
ーンのエッチング性の向上又はＳｉＯ2 膜の下地膜に対
するエッチング選択比（下地膜のエッチレートに対する
ＳｉＯ2 膜のエッチレートの比）の向上を目的として、
ＣＯ、ＣＯ2 、ＳＯ、ＳＯ2 等を添加することもある。
これらのガスの組合わせによって得られるガス系を用い
て、プロセス上の要求に合ったＳｉＯ2 膜に対する良好
なエッチングを実現することは可能である。
【０１２０】しかしながら、前述のいかなるガスの組合
わせを用いても、有機無機ハイブリッドＳｉＯ2 膜を良
好にエッチングすることはできない。有機無機ハイブリ
ッドＳｉＯ2 膜に対する良好なエッチングを実現するた
めには、本発明のエッチング方法が必要不可欠である。
【０１２１】第１の実施形態に係るエッチング方法は、
有機無機ハイブリッド膜のエッチング反応表面において
有機無機ハイブリッド膜中の有機成分と窒素を含む分子
とを反応させて反応生成物を除去する工程と、有機無機
ハイブリッド膜中のシリコンとフッ素及び炭素を含むガ
スとを反応させて反応生成物を除去する工程とを微視的
には交互に（巨視的には同時に）生じさせることによ
り、エッチングを進行させるというメカニズムにより実
現される方法である。
【０１２２】この場合、第１の実施形態に使用するエッ
チングガスとしては、フッ素及び炭素を含むガス又はフ
ッ素、炭素及び水素を含むガスからなりＳｉＯ2 膜をエ
ッチングできる主エッチングガスに、窒素成分を含むガ
スが混合されてなるガス系を用いればよいことは前述の
通りである。
【０１２３】主エッチングガスに混合される窒素成分を
含むガスの具体例としては、窒素（Ｎ2 ）の単ガス、窒
素と水素との化合物（ＮＨ3 、Ｎ2Ｈ2等）、窒素と酸素
との化合物（ＮＯ、ＮＯ2 、Ｎ2Ｏ 、Ｎ2Ｏ3等）、窒素
と炭素との化合物（Ｃ2Ｎ2等）、窒素とフッ素との化合
物（ＮＦ3 等）、窒素と酸素とフッ素との化合物（ＮＯ
Ｆ、ＮＯ2Ｆ 等）が挙げられる。
【０１２４】もっとも、窒素と炭素との化合物（Ｃ2Ｎ2
等）は、ガス漏洩が発生した場合には、該化合物と大気
中の水分とが反応してＨＣＮ（青酸ガス）が生成される
ため、本発明の効果は達成できるが、安全上の観点から
は好ましくない。
【０１２５】ところで、［課題を解決する手段］におい
て述べたとおり、特開平９−２６３０５０号公報におい
ては、フルオロカーボンガスと、窒素と水素との化合物
からなるガスとが混合されたエッチングガスを用いて、
フッ素、又はフッ素及び窒素が含まれる「無機」ＳｉＯ
2 膜をエッチングする方法が示されている。
【０１２６】しかしながら、特開平９−２６３０５０号
公報に示されるエッチング方法の特徴は、フルオロカー
ボンガスに窒素と水素との化合物からなるガスが混合さ
れてなるエッチングガスからなるプラズマを生成するこ
とにより、フルオロカーボンから解離生成されたフッ
素、及びフッ素を含む「無機」ＳｉＯ2 膜から放出され
るフッ素を、窒素又は水素と結合させることにより、フ
ッ素の過剰発生を抑制するというメカニズムによって、
ホトレジストマスク又は下地基板のエッチレートに対す
る「無機」ＳｉＯ2 膜のエッチレートの比を向上させ
る、つまりエッチング選択性を向上させることにある。
【０１２７】従って、本発明の有機無機ハイブリッド膜
に対するエッチング方法は、特開平９−２６３０５０号
公報のエッチング方法とは全く異なるメカニズムを利用
したものである。
【０１２８】尚、有機無機ハイブリッドＳｉＯ2 膜の表
面部から炭素成分を脱離させるという観点から見ると、
窒素ガスのみを添加する場合よりも、窒素ガス及び水素
ガスを添加する場合の方が、有機無機ハイブリッドＳｉ
Ｏ2 膜のエッチング反応表面において反応がより効率的
に促進される。その理由は、窒素ガス及び水素ガスを添
加すると、炭素が揮発性が高いて除去されやすいＨＣＮ
等に変化する反応が存在するためである。つまり、エッ
チングガスに、窒素ガスのみを添加する場合よりも、窒
素ガス及び水素ガスを添加する場合の方が、炭素を効率
良く除去できるのである。従って、フッ素、炭素及び窒
素を含むエッチングガスに水素ガスを添加すると、炭素
成分の脱離の効率を高めることができる。
【０１２９】また、プラズマ中に窒素及び水素を供給で
きるという観点からは、フッ素及び炭素を含むエッチン
グガスに、窒素を含むガスと水素ガスとを別々に混合す
る場合と、窒素と水素との化合物からなるガスを混合す
る場合とでは、ほぼ同等の効果を得ることができる。
【０１３０】前述したように、有機無機ハイブリッド膜
に対するエッチング方法においては、フッ素及び炭素を
含むガスに窒素及び水素を混合すると、前述した炭素成
分除去能力が増大する。ところが、フッ素、炭素及び窒
素を含むガスに、水素ガスと酸素ガスとを同時に添加す
ると爆発等の危険性があるため、安全を重視するなら
ば、水素ガスを添加する場合には酸素ガスを添加しない
方が好ましい。
【０１３１】尚、無機ＳｉＯ2 膜に対するエッチングに
主として用いられる、フッ素及び炭素を含むエッチング
ガスとして、フルオロカーボンガス（フッ化炭素ガス）
及びハイドロフルオロカーボンガス（水素化フッ化炭素
ガス）を挙げて説明したが、本発明のエッチング方法を
行なうに際しては、フッ素及び炭素を含むエッチングガ
スとしては、ＨＦＥ（ハイドロフルオロエーテル：水素
化フッ化エーテル）又はＨＦＯ（水素化フッ化環化オレ
フィン）等のように、無機ＳｉＯ2 膜のエッチングにお
いて良好な特性を発揮するガスを用いてもよい。これら
のガスは地球環境の温暖化を防止することができるエッ
チングガスとして近年注目を集めており、これらのガス
に窒素を含むガスを混合することによっても、本発明の
エッチング方法を実現することができる。
【０１３２】また、フッ素、炭素及び窒素を含むエッチ
ングガスに、ＣＯ又はＣＯ2 等のようにプラズマ中に酸
素を供給できるガスを混合すると、有機無機ハイブリッ
ド膜１０４の表面部の酸化つまり改質を効率良く行なう
ことができる。
【０１３３】また、窒素成分を含むガスを酸素ガスに置
き換えても、有機無機ハイブリッド膜１０４の表面部に
存在する炭素成分と酸素成分とが反応して、一酸化炭素
及び二酸化炭素が生成されるので、表面部は酸化されて
改質される。しかしながら、エッチングガスに酸素ガス
を添加すると、レジストパターン１０５のエッチングレ
ートが高くなるので、レジストパターン１０５と有機無
機ハイブリッド膜１０４との選択比が低下するという問
題が起きる。また、レジストパターン１０５のエッチン
グレートが高くなると、レジストパターン１０５が削ら
れることにより、レジストパターン１０５の開口部の寸
法変動が大きくなるので、有機無機ハイブリッド膜１０
４に微細なコンタクトホール１０４ａを寸法精度良く形
成することが困難になる。
【０１３４】以上説明したように、第１の実施形態によ
ると、有機無機ハイブリッド膜１０４に対して、フッ
素、炭素及び窒素を含むエッチングガスを用いてプラズ
マエッチングを行なうため、有機無機ハイブリッド膜１
０４の被誘電率等の膜質を保持し且つレジストパターン
１０５とのエッチング選択比を確保した状態で、酸化シ
リコン膜のエッチングレートと同等のエッチングレート
でエッチングを行なうことができる。
【０１３５】尚、有機無機ハイブリッド膜１０４の表面
部に対する改質は、表面部から炭素原子又は水素原子を
取り除いて、表面部の組成をＳｉＯ2 膜の組成に近づけ
ることであるため、比誘電率の増加を招く。
【０１３６】従って、有機無機ハイブリッド膜１０４の
全面に亘ってエッチングする場合には、エッチングの最
終段階に至るまではフッ素、炭素及び窒素を含むエッチ
ングガスを用い、エッチングの最終段階では、フッ素及
び炭素を含むが窒素を含まないエッチングガスを用いる
ことが好ましい。このようにすると、エッチングの最終
段階になるまでは、有機無機ハイブリッド膜の表面部を
改質しながら高いエッチングレートでエッチングできる
と共に、エッチングの最終段階では、既に改質されてい
る表面部に対して比誘電率を高くすることなくエッチン
グできるので、エッチング工程全体としては、比誘電率
の増加を招くことなくエッチングレートを向上させるこ
とができる。
【０１３７】（第２の実施形態）以下、本発明の第２の
実施形態として、前記のプラズマ処理装置を用いて行な
うプラズマエッチング方法について、図１、図８及び図
９を参照しながら説明する。
【０１３８】まず、第１の実施形態と同様にして、半導
体基板上に配線層を形成した後、該配線層の上を含む半
導体基板の上に全面に亘ってエッチングストッパー膜を
堆積する。次に、エッチングストッパー膜の上に、Ｓｉ
ＣxＨyＯz （ｘ＞０、ｙ≧０、ｚ≧０）で表される有機
無機ハイブリッド膜を堆積した後、該有機無機ハイブリ
ッド膜の上にレジストパターンを形成する。
【０１３９】次に、図８に示すステップＳＢ１におい
て、半導体基板をプラズマエッチング装置の反応室１０
内に搬送した後、ステップＳＢ２において、半導体基板
を下部電極１１に固定する。
【０１４０】次に、ステップＳＢ３において、改質用ガ
ス及びエッチング用ガスを反応室１０内に導入するが、
改質用ガス及びエッチング用ガスの種類及び導入方法に
ついてはステップＳＢ６において説明する。
【０１４１】次に、ステップＳＢ４において、第１の高
周波電源１９からプラズマ誘導コイル１７に第１の高周
波電力を印加して、下部電極１１と上部電極１３との間
にプラズマを発生させると共に、第２の高周波電源２１
から下部電極１１に第２の高周波電力を印加する。この
ようにすると、プラズマ中のエッチング種が半導体基板
１００の方に引き込まれるので、ステップＳＢ５に示す
ように、有機無機ハイブリッド膜はプラズマエッチング
される。
【０１４２】ステップＳＢ６において、改質用ガスとエ
ッチング用ガスとを交互に切り替えることにより、有機
無機ハイブリッド膜に対する改質とエッチングとを交互
に行なう。すなわち、図９に示すように、まず、改質用
ガスとして窒素を含むガスを導入して有機無機ハイブリ
ッド膜の表面部を改質（酸化）した後、窒素を含むガス
の導入を停止する一方、フッ素及び炭素を含むエッチン
グガスとして例えばＣＦ系ガスを導入して有機無機ハイ
ブリッド膜の表面部をエッチングする。その後は、窒素
を含むガスを導入して改質を行なう工程と、ＣＦ系ガス
を導入してエッチングを行なう工程とを交互に繰り返
す。尚、有機無機ハイブリッド膜の表面部を改質する工
程では、第２の高周波電源２１から下部電極１１に印加
する第２の高周波電力のパワーを低減してもよい。
【０１４３】有機無機ハイブリッド膜が所定深さまでエ
ッチングされると、ステップＳＢ７において、上部電極
１３及び下部電極１１への高周波電圧の印加及びエッチ
ングガスの導入を停止して、エッチングを終了する。
【０１４４】第２の実施形態に係るエッチング方法は、
前述のとおり、有機無機ハイブリッド膜のエッチング反
応表面において、有機無機ハイブリッド膜中の有機成分
と窒素を含む分子とを反応させ、反応生成物を除去する
工程と、有機無機ハイブリッド膜中のシリコンとフッ素
及び炭素を含むガスとを反応させ、反応生成物を除去す
る工程とを巨視的に交互に生じさせることによりエッチ
ングを進行させるというメカニズムによって実現される
エッチング方法である。このエッチング方法において、
有機無機ハイブリッド膜中の有機成分と窒素を含む分子
とを反応させる工程の原動力は、窒素成分を含むガスに
よりプラズマ中に生成される窒素及び窒素化合物であ
る。また、有機無機ハイブリッド膜中のシリコンと、フ
ッ素及び炭素を含むガスとを反応させる工程の原動力
は、フッ素及び炭素を含むガスによりプラズマ中に生成
されるフッ素及びＣＦ系分子である。
【０１４５】従って、第２の実施形態においては、有機
無機ハイブリッド膜中の有機成分と窒素を含む分子を反
応させる工程においては窒素成分を含むガスを用い、有
機無機ハイブリッド膜中のシリコンとフッ素及び炭素を
含むガスとを反応させる工程においては、従来からのＳ
ｉＯ2 膜のエッチングに用いられているフッ素及び炭素
を含むエッチングガスを用いるとよい。
【０１４６】また、第２の実施形態においては、有機無
機ハイブリッド膜中の有機成分と窒素を含む分子とを反
応させる工程においては、窒素及び水素を添加すること
により得られるプラズマを用いることが効果的である。
例えば、フッ素及び炭素を含むガスに、Ｈ2とＮ2との混
合ガス又はＮＨ3 ガス等を添加することが好ましい。
【０１４７】第２の実施形態によると、窒素を含むガス
（Ｎ2 ガス）を導入して改質を行なう工程と、フッ素及
び炭素を含むガス（ＣＦ系ガス）を導入してエッチング
を行なう工程とを交互に繰り返すため、ＣＦ系ガスとＳ
ｉＣxＨyＯz 膜との反応により生成される炭化物とエッ
チング種である窒化物とが反応する事態が防止されるの
で、窒素を含むガスによる改質が効率良く行なわれると
共に改質された表面部はＣＦ系ガスにより効率良くエッ
チングされる。
【０１４８】また、第２の実施形態は、窒素を含むガス
（Ｎ2 ガス）を導入して改質を行なう際の好ましいガス
圧力と、フッ素及び炭素を含むガス（ＣＦ系ガス）を導
入してエッチングを行なう際の好ましいガス圧力との間
に差がある場合等のように、改質を行なう際の好ましい
処理条件とエッチングを行なう際の好ましい処理条件と
が大きく異なる場合にも有効である。
【０１４９】尚、前述したように、有機無機ハイブリッ
ド膜の表面部に対する改質は比誘電率の増加を招くの
で、改質工程とエッチング工程とを繰り返し行なう場合
には、エッチング工程が最後に行なわれるようにするこ
とが好ましいと共に、この最終のエッチング工程では、
改質部分を除去して比誘電率の増加を抑制することが好
ましい。
【０１５０】もっとも、エッチングストッパー膜上の有
機無機ハイブリッド膜にコンタクトホールを形成するた
めのエッチングでは、改質された層（コンタクトホール
の底部）は最終的には除去されるので、比誘電率の増加
は起こらない。
【０１５１】（第３の実施形態）以下、本発明の第３の
実施形態に係る半導体装置及びその製造方法について、
図１０（ａ）を参照しながら説明する。
【０１５２】まず、図１０（ａ）に示すように、半導体
基板２００の上に堆積された絶縁膜２０１に、銅膜又は
銅を主成分とする合金膜等からなる配線層２０２を埋め
込む。尚、配線層２０２の側面及び底面は、該配線層２
０２を構成する金属原子が絶縁膜２０１に拡散すること
を防止するバリアメタルにより覆われているが、図１０
（ａ）においてはバリアメタルは省略している。
【０１５３】次に、配線層２０２の上を含む半導体基板
２００の上に全面に亘って ＳｉＣxＨyＯz （ｘ＞０、
ｙ≧０、ｚ≧０）で表され且つ炭素成分が相対的に多い
第１の有機無機ハイブリッド膜からなるエッチングスト
ッパー膜２０３を例えばプラズマＣＶＤ法により堆積す
る。
【０１５４】次に、エッチングストッパー膜２０３の上
に全面に亘って、ＳｉＣxＨyＯz （ｘ＞０、ｙ≧０、ｚ
＞０）で表され且つ炭素成分が相対的に少ない第２の有
機無機ハイブリッド膜からなる層間絶縁膜２０４を例え
ばプラズマＣＶＤ法により堆積する。
【０１５５】エッチングストッパー膜２０３及び層間絶
縁膜２０４を堆積するための成膜ガスとしては、例えば
テトラメチルシラン（Ｓｉ(ＣＨ3)4）、ジメチル・ジメ
チルシロキサン（Ｓｉ(ＣＨ3)2(−Ｏ−ＣＨ3)2）、モノ
メチルシラン膜（ＳｉＨ3(ＣＨ3)）又はヘキサメチルジ
シロキサン（Ｓｉ(ＣＨ3)3−Ｏ−Ｓｉ(ＣＨ3)3）等の原
料ガスと、Ｎ2Ｏ 等の添加ガスとの混合ガスを用いるこ
とができるが、第３の実施形態では、ヘキサメチルジシ
ロキサン（ＨＭＤＳＯ）とＮ2Ｏ との混合ガスをＣＶＤ
装置に導入して、３００℃の温度に保たれている半導体
基板２００の上に層間絶縁膜２０４を堆積した。
【０１５６】第３の実施形態の特徴は、エッチングスト
ッパー膜２０３を構成する第１の有機無機ハイブリッド
膜に含まれる炭素成分の割合は、層間絶縁膜２０４を構
成する第２の有機無機ハイブリッド膜に含まれる炭素成
分の割合に比べて多いことである。
【０１５７】エッチングストッパー膜２０３に含まれる
炭素成分の割合を層間絶縁膜２０４に含まれる割合より
も多くするためには、例えば、主成分となる原料ガス
（例えばＨＭＤＳＯ）の種類を同じにしておき、エッチ
ングストッパー膜２０３を堆積するための成膜ガスに含
まれる添加ガス（例えばＮ2Ｏ ）の割合を少なくする一
方、層間絶縁膜２０４を堆積するための成膜ガスに含ま
れる添加ガスの割合を多くしたり、又は、エッチングス
トッパー膜２０３を堆積する際には炭素成分の多い原料
ガスが含まれている成膜ガスを用いる一方、層間絶縁膜
２０４を堆積する際には炭素成分の少ない原料ガスが含
まれている成膜ガスを用いたりすることができる。
【０１５８】次に、層間絶縁膜２０４の上に、コンタク
トホール形成用開口部を有するレジストパターン２０５
を形成した後、層間絶縁膜２０４に対してレジストパタ
ーン２０５をマスクとしてプラズマエッチングする。
【０１５９】層間絶縁膜２０４に対するプラズマエッチ
ングに用いられるエッチングガス及びエッチング条件
は、第１の実施形態と同様であって、圧力が２．６Ｐａ
に保たれている反応室１０の内部にガス導入孔１４か
ら、体積流量比がＣ4Ｆ8：ＣＨ2Ｆ2：Ａｒ：ＣＯ：Ｎ2
＝２：１：１０：５：０．５であるエッチングガスを導
入すると共に、第１の高周波電源１９からプラズマ誘導
コイル１７に例えば１３．５６ＭＨｚの第１の高周波電
力を１５００Ｗのパワーで印加して、下部電極１１と上
部電極１３との間の領域にプラズマを発生させる。ま
た、第２の高周波電源２１から下部電極１１に例えば４
ＭＨｚの第２の高周波電力を１４００Ｗのパワーで印加
して、プラズマ中のエッチング種を半導体基板１００の
表面に引き込んでプラズマエッチングを行なう。
【０１６０】このようにすると、第１の実施形態と同
様、プラズマ中に含まれるＮ2 等のエッチング種が、コ
ンタクトホール２０４ａの底部に引き込まれて該底部に
存在する炭素原子又は水素原子と反応するため、コンタ
クトホール２０４ａの底部には炭素成分が離脱してなる
改質層（酸化された領域）が形成されるので、コンタク
トホール２０４ｂの底部はプラズマ中に含まれるＣＦx
等のエッチング種により良好にエッチングされる。
【０１６１】ところが、層間絶縁膜２０４に対するエッ
チングが終了し、エッチングストッパー膜２０３がコン
タクトホール２０４ａに露出してくると、エッチングス
トッパー膜２０３に含まれる炭素成分の割合が層間絶縁
膜２０４に含まれる炭素成分の割合よりも多いため、エ
ッチングの進行に伴って、エッチングストッパー膜２０
３をエッチングする際に炭素成分を含むエッチング反応
生成ガスが発生するので、膜厚の大きいポリマー膜が堆
積すると共に、エッチングストッパー膜２０３の炭素成
分及びポリマー膜の余剰な炭素成分がエッチングストッ
パー膜２０３上に蓄積してエッチングの進行を阻害す
る。このため、エッチングレートが急激に低下して、エ
ッチングがエッチングストッパー膜２０３表面で停止し
てしまうのである。
【０１６２】また、前述のように、エッチングガスには
Ｓｉ−Ｏ結合を切断するためにフッ素成分が含まれてい
るが、エッチングストッパー膜２０３に含まれる炭素成
分がエッチングガスのフッ素成分をスカベンジする。す
なわち、エッチングガスに含まれるフッ素が、エッチン
グストッパー膜２０３に含まれるメチル基等の炭化物と
反応してフッ化炭素化合物が生成され、これに伴って、
エッチングガスに含まれるフッ素成分が減少するので、
エッチングストッパー膜２０３におけるＳｉ−Ｏ結合が
切断されにくくなる。このため、エッチングレートが急
激に低下してエッチングストッパー膜２０３の表面でエ
ッチングが停止する。
【０１６３】このように、第３の実施形態によると、炭
素成分の割合が相対的に少ない第１の有機無機ハイブリ
ッド膜からなる層間絶縁膜２０４の下側に、炭素成分の
割合が相対的に多い第２の有機無機ハイブリッド膜から
なるエッチングストッパー膜２０３が設けられているた
め、該エッチングストッパー膜２０３は、層間絶縁膜２
０４に対するエッチングストッパーの役割を果たすこと
ができると共に、従来の窒化シリコン膜からなるエッチ
ングストッパー膜に比べて比誘電率を著しく低減するこ
とができる。
【０１６４】ところで、第３の実施形態において、エッ
チングストッパー膜２０３が酸素成分を含んでいる場合
には、該酸素成分によって配線層２０２は僅かではある
が酸化される恐れがある。従って、ＳｉＣxＨyＯz （ｘ
＞０、ｙ≧０、ｚ＞０）で表される有機無機ハイブリッ
ド膜からなるエッチングストッパー膜２０３を形成する
場合には、酸素成分が含まれていない（つまり、ｚ＝０
である）絶縁膜が好ましい。
【０１６５】また、第３の実施形態においては、層間絶
縁膜２０４の膜厚が８００ｎｍ程度であるときに、エッ
チングストッパー膜２０３の膜厚を５０ｎｍ程度にする
と、エッチングストッパー膜２０３において十分なエッ
チング選択比を確保することができる。
【０１６６】（第３の実施形態の変形例）以下、本発明
の第３の実施形態の変形例に係る半導体装置及びその製
造方法について、図１０（ｂ）を参照しながら説明す
る。
【０１６７】第３の実施形態の変形例の特徴は、図１０
（ｂ）に示すように、配線層２０２とエッチングストッ
パー膜２０３との間に、窒化シリコン膜又は炭化シリコ
ン膜等からなり例えば１０ｎｍの膜厚を有する保護膜２
０６を設けていることにある。
【０１６８】ところで、前述のように、エッチングスト
ッパー膜２０３が、酸素成分を含む有機無機ハイブリッ
ド膜からなる場合には、酸素成分によって配線層２０２
は僅かではあるが酸化される恐れがある。
【０１６９】ところが、第３の実施形態の変形例による
と、配線層２０２とエッチングストッパー膜２０３との
間に、酸素成分を含まない保護膜２０６が設けられてい
るため、エッチングストッパー膜２０３が酸素成分を含
んでいても、配線層２０２の酸化を確実に防止すること
ができる。
【０１７０】また、保護膜２０６の膜厚が小さいため、
該保護膜２０６の比誘電率が若干高くても、下層配線と
上層配線との間の比誘電率の増加を抑制できる。
【０１７１】尚、第３の実施形態及びその変形例におい
ては、配線層２０２は埋め込み配線であったが、配線層
２０２は、導電膜がパターニングされることにより形成
されたものであってもよい。この場合においても、第３
の実施形態及びその変形例の効果を得ることができる。
【０１７２】（第４の実施形態）以下、本発明の第４の
実施形態として、半導体装置及びその製造方法につい
て、図１１（ａ）〜（ｃ）を参照しながら説明する。
【０１７３】まず、図１１（ａ）に示すように、半導体
基板３００の上に堆積された絶縁膜３０１に、銅膜又は
銅を主成分とする合金膜等からなる配線層３０２を埋め
込む。
【０１７４】次に、配線層３０２の上に全面に亘って、
ＳｉＣxＨyＯz （ｘ＞０、ｙ≧０、ｚ≧０）で表され且
つ炭素成分の割合が最も多い第１の有機無機ハイブリッ
ド膜からなるエッチングストッパー膜３０３を例えばプ
ラズマＣＶＤ法により堆積する。
【０１７５】次に、エッチングストッパー膜３０３の上
に全面に亘って、ＳｉＣxＨyＯz （ｘ＞０、ｙ≧０、ｚ
＞０）で表され且つ炭素成分の割合が最も少ない第２の
有機無機ハイブリッド膜からなる下層の層間絶縁膜（第
１の層間絶縁膜）３０４を例えばプラズマＣＶＤ法によ
り堆積する。
【０１７６】次に、下層の層間絶縁膜３０４の上に全面
に亘って、ＳｉＣxＨyＯz （ｘ＞０、ｙ≧０、ｚ＞０）
で表され且つ炭素成分の割合が中程度である第３の有機
無機ハイブリッド膜からなる上層の層間絶縁膜（第２の
層間絶縁膜）３０５を例えばプラズマＣＶＤ法により堆
積する。
【０１７７】エッチングストッパー膜３０３、下層の層
間絶縁膜３０４及び上層の層間絶縁膜３０５を堆積する
ための成膜ガスとしては、例えばテトラメチルシラン
（Ｓｉ(ＣＨ3)4）、ジメチル・ジメチルシロキサン（Ｓ
ｉ(ＣＨ3)2(−Ｏ−ＣＨ3)2）、モノメチルシラン膜（Ｓ
ｉＨ3(ＣＨ3)）又はヘキサメチルジシロキサン（Ｓｉ
(ＣＨ3)3−Ｏ−Ｓｉ(ＣＨ3)3）等の原料ガスと、Ｎ2Ｏ
等の添加ガスとの混合ガスを用いることができるが、第
４の実施形態では、ヘキサメチルジシロキサン（ＨＭＤ
ＳＯ）とＮ2Ｏ との混合ガスを用いた。
【０１７８】エッチングストッパー膜３０３を構成する
第１の有機無機ハイブリッド膜、上層の層間絶縁膜３０
５を構成する第３の有機無機ハイブリッド膜及び下層の
層間絶縁膜３０４を構成する第２の有機無機ハイブリッ
ド膜の順に、炭素成分の割合を少なくする方法として
は、主成分となる原料ガス（例えばＨＭＤＳＯ）の種類
を同じにしておくと共に成膜ガスに含まれる添加ガス
（例えばＮ2Ｏ ）の割合を増減する方法、又は、成膜ガ
スに含まれる原料ガスとして炭素成分の多いもの若しく
は少ないものを選択する方法等が挙げられる。
【０１７９】次に、上層の層間絶縁膜３０５の上に、コ
ンタクトホール形成用開口部を有するレジストパターン
３０６を形成した後、上層の層間絶縁膜３０５及び下層
の層間絶縁膜３０４に対してレジストパターン３０６を
マスクとして連続してプラズマエッチングを行なう。
【０１８０】上層の層間絶縁膜３０５及び下層の層間絶
縁膜３０４に対するプラズマエッチングに用いられるエ
ッチングガス及びエッチング条件は、第１の実施形態と
同様、圧力が２．６Ｐａに保たれている反応室の内部
に、体積流量比がＣ4Ｆ8：ＣＨ2Ｆ2：Ａｒ：ＣＯ：Ｎ2
＝２：１：１０：５：０．５であるエッチングガスを導
入すると共に、該エッチングガスからなるプラズマを発
生させて、プラズマエッチングを行なう。
【０１８１】このようにすると、上層の層間絶縁膜３０
５に対するプラズマエッチング工程においては、以下の
ようにエッチングが進行する。すなわち、プラズマ中に
含まれるＮ2 等のエッチング種が、コンタクトホール３
０７の底部に存在する炭素原子又は水素原子と反応して
底部を改質しながらエッチングが進行する。この場合、
上層の層間絶縁膜３０５には中程度の割合で炭素成分が
含まれているため、層間絶縁膜３０５がエッチングされ
る際に、炭素成分を含むエッチング反応生成ガスが中程
度に発生するので、コンタクトホール３０７の壁面及び
底面におけるポリマー膜の堆積が促進されると共に、コ
ンタクトホール３０７の底面においては層間絶縁膜３０
５の炭素成分がエッチングの進行を妨げる。このため、
コンタクトホール３０７の底面に向かうつれてエッチン
グレートが低下する。従って、底面方向のエッチングの
進行量に比べて、壁面に堆積するポリマーの量の方が多
くなるので、図１１（ｂ）に示すように、コンタクトホ
ール３０７の径は底面に向かうに従って小さくなってい
く。
【０１８２】次に、下層の層間絶縁膜３０４に対するプ
ラズマエッチング工程においては、以下のようにエッチ
ングが進行する。すなわち、プラズマ中に含まれるＮ2
等のエッチング種が、コンタクトホール３０７の底部に
存在する炭素原子又は水素原子と反応して底部を改質し
ながらエッチングが進行する。この場合、下層の層間絶
縁膜３０４には最も少ない割合で炭素成分が含まれてい
るため、コンタクトホール３０７の底面においては、ポ
リマー膜の堆積とエッチングの進行とが競合して起きる
が、層間絶縁膜３０４からエッチング中に発生するエッ
チング反応生成ガス中の炭素成分は少ないので、コンタ
クトホール３０７の壁面及び底面におけるポリマー膜の
堆積量も少ない。また、コンタクトホール３０７の底面
においては、層間絶縁膜３０４の表面の炭素成分は十分
に脱離しているため、底面に向かうエッチングレートの
低下はない。このため、コンタクトホール３０７の底面
に対するエッチングレートが大きい一方、壁面へのポリ
マー膜の堆積量は十分に小さいので、図１１（ｃ）に示
すように、コンタクトホール３０７の径が一定である状
態でエッチングが進行する。
【０１８３】その結果、図１１（ｃ）に示すように、開
口部の近傍の壁面がテーパ状に拡がると共に底部の近傍
の壁面が垂直であるコンタクトホール３０７を形成する
ことができる。従って、レジストパターン３０６を除去
した後、上層の層間絶縁膜３０５の上に導電膜を堆積す
ると、該導電膜はコンタクトホール３０７の内部に確実
に充填される。
【０１８４】第４の実施形態によると、上層の層間絶縁
膜３０５に含まれる炭素成分の割合を下層の層間絶縁膜
３０４に含まれる炭素成分の割合よりも多くすることに
より、エッチング条件を変化させることなく、開口部の
近傍の壁面がテーパ状に拡がると共に底部の近傍の壁面
が垂直であるコンタクトホール３０７を確実に形成する
ことができる。
【０１８５】また、第４の実施形態によると、上層の層
間絶縁膜３０５の膜厚と下層の層間絶縁膜３０４の膜厚
とを調整することにより、コンタクトホール３０７にお
ける、壁面がテーパ状に拡がる部分の高さと壁面が垂直
である部分の高さとを確実に制御することができる。
【０１８６】尚、第４の実施形態においては、下層の層
間絶縁膜３０４と上層の層間絶縁膜３０５との間で、有
機無機ハイブリッド膜に含まれる炭素成分の割合を不連
続に変化させたが、これに代えて、有機無機ハイブリッ
ド膜に含まれる炭素成分の割合を連続的に変化させても
よい。
【０１８７】また、第４の実施形態においては、下層の
層間絶縁膜３０４の下側に、炭素成分の割合が最も多い
第１の有機無機ハイブリッド膜からなるエッチングスト
ッパー膜３０３を設けたが、これに代えて、例えば窒化
シリコン膜からなるエッチングストッパー膜を設けても
よい。
【０１８８】（第５の実施形態）以下、本発明の第５の
実施形態として、半導体装置及びその製造方法につい
て、図１２（ａ）〜（ｃ）を参照しながら説明する。
【０１８９】まず、図１２（ａ）に示すように、半導体
基板４００の上に堆積された絶縁膜４０１に、銅膜又は
銅を主成分とする合金膜等からなる配線層４０２を埋め
込む。
【０１９０】次に、配線層４０２の上に全面に亘って、
ＳｉＣxＨyＯz （ｘ＞０、ｙ≧０、ｚ＞０）で表され且
つ炭素成分の割合が相対的に多い第１の有機無機ハイブ
リッド膜からなるエッチングストッパー膜４０３を例え
ばプラズマＣＶＤ法により堆積する。
【０１９１】次に、エッチングストッパー膜４０３の上
に全面に亘って、ＳｉＣxＨyＯz （ｘ＞０、ｙ≧０、ｚ
＞０）で表され且つ炭素成分の割合が相対的に少ない第
２の有機無機ハイブリッド膜からなる層間絶縁膜４０４
を例えばプラズマＣＶＤ法により堆積する。
【０１９２】エッチングストッパー膜４０３及び層間絶
縁膜４０４を堆積するための成膜ガスとしては、例えば
テトラメチルシラン（Ｓｉ(ＣＨ3)4）、ジメチル・ジメ
チルシロキサン（Ｓｉ(ＣＨ3)2(−Ｏ−ＣＨ3)2）、モノ
メチルシラン膜（ＳｉＨ3(ＣＨ3)）又はヘキサメチルジ
シロキサン（Ｓｉ(ＣＨ3)3−Ｏ−Ｓｉ(ＣＨ3)3）等の原
料ガスと、Ｎ2Ｏ 等の添加ガスとの混合ガスを用いるこ
とができるが、第５の実施形態では、ヘキサメチルジシ
ロキサン（ＨＭＤＳＯ）とＮ2Ｏ との混合ガスを用い
た。
【０１９３】エッチングストッパー膜４０３に含まれる
炭素成分の割合を層間絶縁膜４０４に含まれる割合より
も多くするためには、例えば、主成分となる原料ガス
（例えばＨＭＤＳＯ）の種類を同じにしておき、エッチ
ングストッパー膜４０３を堆積するための成膜ガスに含
まれる添加ガス（例えばＮ2Ｏ ）の割合を少なくする一
方、層間絶縁膜４０４を堆積するための成膜ガスに含ま
れる添加ガスの割合を多くしたり、又は、エッチングス
トッパー膜４０３を堆積する際には炭素成分の多い原料
ガスが含まれている成膜ガスを用いる一方、層間絶縁膜
４０４を堆積する際には炭素成分の少ない原料ガスが含
まれている成膜ガスを用いたりすることができる。
【０１９４】次に、層間絶縁膜４０４の上に、コンタク
トホール形成用開口部を有するレジストパターン４０５
を形成した後、層間絶縁膜４０４に対してレジストパタ
ーン４０５をマスクとしてプラズマエッチングする。
【０１９５】以下、プラズマエッチングの方法について
詳細に説明する。
【０１９６】まず、図１３に示すように、第１段階のエ
ッチングを行なう。すなわち、反応室の内部に、フッ
素、炭素及び窒素を含むエッチングガスを導入すると共
にプラズマ誘導コイルに高周波電力を印加することによ
り、前記エッチングガスからなるプラズマを発生させ、
その後、該プラズマを半導体基板４００に引き込む。
【０１９７】このようにすると、プラズマ中に含まれる
Ｎ2 等のエッチング種が、コンタクトホール４０６（図
１２（ｂ）を参照）の底部に存在する炭素原子又は水素
原子と反応して底部を改質しながらエッチングが進行す
るが、エッチングガスに含まれるＮ2 成分の量が少ない
ため、層間絶縁膜４０４のコンタクトホール４０６の底
面において層間絶縁膜４０４の炭素成分の脱離が少ない
ので、底面方向のエッチングの進行が妨げられ、これに
よって、コンタクトホール４０６の底面に向かうエッチ
ングレートが低下する。従って、底面方向のエッチング
の進行量に比べて、壁面に堆積するポリマー膜が量が多
くなるので、図１２（ｂ）に示すように、コンタクトホ
ール４０６の径は底面に向かうにつれて径が小さくなっ
ていく。
【０１９８】次に、図１３に示すように、第２段階のエ
ッチングを行なう。すなわち、反応室の内部に導入され
るエッチングガスにおけるＮ2 ガスの添加量を増加して
Ｎ2の割合が第１の実施形態と同程度（Ｎ2 ガスの体積
流量比／ＣＦ系ガスの体積流量比が相対的に大きい）に
する。
【０１９９】このようにすると、プラズマ中に含まれる
Ｎ2 等のエッチング種が、コンタクトホール４０６の底
部に存在する炭素原子又は水素原子と反応して底部を改
質しながらエッチングが進行するが、エッチングガスに
含まれるＮ2 ガスの量が多いため、コンタクトホール４
０６の底面において層間絶縁膜４０４の表面の炭素成分
は十分に脱離しているので、底面に向かうエッチングレ
ートは低下しない。また、コンタクトホール４０６の壁
面に堆積するポリマー膜の量の十分に小さいため、図１
２（ｃ）に示すように、コンタクトホール４０６の径が
一定である状態でエッチングが進行する。
【０２００】その結果、図１２（ｃ）に示すように、開
口部の近傍の壁面がテーパ状に拡がると共に底部の近傍
の壁面が垂直であるコンタクトホール４０６を形成する
ことができる。従って、レジストパターン４０５を除去
した後、層間絶縁膜４０４の上に導電膜を堆積すると、
該導電膜はコンタクトホール４０６の内部に確実に充填
される。
【０２０１】第５の実施形態によると、エッチングガス
に含まれるＮ2 ガスの添加量をエッチングの途中で増加
させるため、層間絶縁膜４０４の組成を変化させること
なく、開口部の近傍の壁面がテーパ状に拡がると共に底
部の近傍の壁面が垂直であるコンタクトホール４０６を
確実に形成することができる。
【０２０２】尚、第５の実施形態においては、エッチン
グガスに含まれるＮ2 ガスの添加量を段階的に増加させ
たが、これに代えて、Ｎ2 ガスの添加量を連続的に増加
させてもよい。
【０２０３】また、第５の実施形態においては、層間絶
縁膜４０４の下側に、炭素成分の割合が相対的に多い第
１の有機無機ハイブリッド膜からなるエッチングストッ
パー膜４０３を設けたが、これに代えて、例えば窒化シ
リコン膜からなるエッチングストッパー膜を設けてもよ
い。
【０２０４】（第６の実施形態）以下、本発明の第６の
実施形態として、半導体装置及びその製造方法につい
て、図１４（ａ）〜（ｃ）及び図１５（ａ）〜（ｄ）を
参照しながら説明する。
【０２０５】まず、図１４（ａ）に示すように、半導体
基板５００の上に堆積された絶縁膜５０１に例えば銅膜
又は銅を主成分とする合金膜等からなる下層配線５０２
を埋め込んだ後、下層配線５０２の上に全面に亘って、
ＳｉＣxＨyＯz （ｘ＞０、ｙ≧０、ｚ≧０）で表され炭
素成分の割合が相対的に多い第１の有機無機ハイブリッ
ド膜からなり５０ｎｍの厚さを有するエッチングストッ
パー膜５０３を堆積する。
【０２０６】次に、エッチングストッパー膜５０３の上
に、ＳｉＣxＨyＯz （ｘ＞０、ｙ≧０、ｚ＞０）で表さ
れ炭素成分の割合が相対的に少ない第２の有機無機ハイ
ブリッド膜からなる層間絶縁膜５０４を例えばプラズマ
ＣＶＤ法により堆積する。
【０２０７】エッチングストッパー膜５０３及び層間絶
縁膜５０４を堆積するための成膜ガスとしては、例えば
テトラメチルシラン（Ｓｉ(ＣＨ3)4）、ジメチル・ジメ
チルシロキサン（Ｓｉ(ＣＨ3)2(−Ｏ−ＣＨ3)2）、モノ
メチルシラン膜（ＳｉＨ3(ＣＨ3)）又はヘキサメチルジ
シロキサン（Ｓｉ(ＣＨ3)3−Ｏ−Ｓｉ(ＣＨ3)3）等の原
料ガスと、Ｎ2Ｏ 等の添加ガスとの混合ガスを用いるこ
とができる。
【０２０８】また、エッチングストッパー膜５０３に含
まれる炭素成分の割合を層間絶縁膜５０４に含まれる炭
素成分の割合よりも多くする方法は、例えば、主成分と
なる原料ガス（例えばＨＭＤＳＯ）の種類を同じにして
おき、エッチングストッパー膜５０３を堆積するための
成膜ガスに含まれる添加ガス（例えばＮ2Ｏ ）の割合を
少なくする一方、層間絶縁膜５０４を堆積するための成
膜ガスに含まれる添加ガスの割合を多くしたり、又は、
エッチングストッパー膜５０３を堆積する際には炭素成
分の多い原料ガスが含まれている成膜ガスを用いる一
方、層間絶縁膜５０４を堆積する際には炭素成分の少な
い原料ガスが含まれている成膜ガスを用いたりすること
ができる。
【０２０９】次に、層間絶縁膜５０４の上に例えば窒化
シリコン膜からなるＣＭＰストッパー膜５０５を堆積し
た後、該ＣＭＰストッパー膜５０５の上に、コンタクト
ホール形成用開口部を有するレジストパターン５０６を
形成し、その後、ＣＭＰストッパー膜５０５に対してレ
ジストパターン５０６をマスクとしてエッチングを行な
って、ＣＭＰストッパー膜５０５にレジストパターン５
０６の開口部を転写する。
【０２１０】次に、図１４（ｂ）に示すように、層間絶
縁膜５０４に対してレジストパターン５０６をマスクと
してプラズマエッチングする。
【０２１１】この場合をエッチング条件は、第１の実施
形態と同様であって、反応室の内部に、フッ素、炭素及
び窒素を含むエッチングガスを導入すると共にプラズマ
誘導コイルに高周波電力を印加して、該エッチングガス
からなるプラズマを発生させる。
【０２１２】このようにすると、プラズマ中に含まれる
Ｎ2 等のエッチング種が、コンタクトホール５０７の底
部に存在する炭素原子又は水素原子と反応して底部を改
質しながらエッチングが進行する。すなわち、コンタク
トホール５０７の底部（改質層）の組成はＳｉＯ2 の組
成に近づくため、コンタクトホール５０７の底部はプラ
ズマ中に含まれるＣＦx 等のエッチング種により良好に
エッチングされる。
【０２１３】次に、図１４（ｃ）に示すように、レジス
トパターン５０６を除去した後、図１５（ａ）に示すよ
うに、開口部を有するＣＭＰストッパー膜５０５をマス
クとしてエッチングストッパー膜５０３に対してエッチ
ングを行なって、エッチングストッパー膜５０３におけ
るコンタクトホール５０７に露出している部分を除去す
る。この場合、エッチングストッパー膜５０３に対して
オーバーエッチングを行なうので、下層配線５０２の表
面には浅い凹部が形成される。
【０２１４】次に、図１５（ｂ）に示すように、ＣＭＰ
ストッパー膜５０５の上に全面に亘って、銅膜又はタン
グステン膜等からなる金属膜５０８を堆積した後、ＣＭ
Ｐ法により、金属膜５０８におけるＣＭＰストッパー膜
５０５の上に露出している部分を除去して、図１５
（ｃ）に示すように、金属膜５０８からなるプラグ５０
８Ａを形成する。この場合、プラグ５０８Ａの表面部に
おいてはディッシング現象が起こるので、プラグ５０８
Ａの表面部はＣＭＰストッパー膜５０５の膜厚と同程度
の深さに窪む。
【０２１５】次に、図１５（ｄ）に示すように、ＣＭＰ
ストッパー膜５０５をエッチングにより除去すると、プ
ラグ５０８Ａの表面は、平坦になると共に層間絶縁膜５
０４の表面と面一になる。また、多層配線構造におい
て、上層配線の平坦度を向上させることができる。
【０２１６】尚、プラグ５０８Ａの表面部においてディ
ッシング現象が起こらない場合、又はディッシング量に
よりＣＭＰストッパー膜５０５が厚い場合には、ＣＭＰ
ストッパー膜５０５を除去したときに、プラグ５０８Ａ
の表面部が層間絶縁膜５０４から突出した状態になる。
プラグ５０８Ａの表面部が層間絶縁膜５０４から突出し
ても、上層配線において平坦度が許容される範囲内であ
れば、突出部を、上層配線を形成する際のアライメント
工程においてアライメントマークとして用いることがで
きる。
【０２１７】第６の実施形態によると、比誘電率が低い
有機無機ハイブリッド膜からなる層間絶縁膜５０４にコ
ンタクトホール５０７を確実に形成することができると
共に、ＣＭＰ耐性が弱いと考えられる有機無機ハイブリ
ッド膜からなる層間絶縁膜５０４をＣＭＰストッパー膜
５０５により保護した状態でＣＭＰを行なうことができ
るので、ＣＭＰを良好に行なうことができる。
【０２１８】また、層間絶縁膜５０４の下側に、炭素成
分の割合が多い有機無機ハイブリッド膜からなるエッチ
ングストッパー膜５０３を設けたため、該エッチングス
トッパー膜５０３は、層間絶縁膜５０４に対するエッチ
ングストッパーの役割を果たすことができると共に、従
来の窒化シリコン膜からなるエッチングストッパー膜に
比べて比誘電率を著しく低減させる。
【０２１９】（第７の実施形態）以下、本発明の第７の
実施形態として、半導体装置及びその製造方法につい
て、図１６（ａ）〜（ｃ）、図１７（ａ）〜（ｃ）及び
図１８（ａ）〜（ｄ）を参照しながら説明する。
【０２２０】まず、図１６（ａ）に示すように、半導体
基板６００の上に堆積された絶縁膜６０１に例えば銅膜
又は銅を主成分とする合金膜等からなる下層配線６０２
を埋め込んだ後、下層配線６０２の上に全面に亘って、
ＳｉＣxＨyＯz （ｘ＞０、ｙ≧０、ｚ＞０）で表され炭
素成分の割合が相対的に多い第１の有機無機ハイブリッ
ド膜からなり５０ｎｍの厚さを有するエッチングストッ
パー膜６０３を堆積する。
【０２２１】次に、エッチングストッパー膜６０３の上
に、ＳｉＣxＨyＯz （ｘ＞０、ｙ≧０、ｚ＞０）で表さ
れ炭素成分の割合が相対的に少ない第２の有機無機ハイ
ブリッド膜からなる層間絶縁膜６０４を例えばプラズマ
ＣＶＤ法により堆積する。
【０２２２】エッチングストッパー膜６０３及び層間絶
縁膜６０４を堆積するための成膜ガスとしては、例えば
テトラメチルシラン（Ｓｉ(ＣＨ3)4）、ジメチル・ジメ
チルシロキサン（Ｓｉ(ＣＨ3)2(−Ｏ−ＣＨ3)2）、モノ
メチルシラン膜（ＳｉＨ3(ＣＨ3)）又はヘキサメチルジ
シロキサン（Ｓｉ(ＣＨ3)3−Ｏ−Ｓｉ(ＣＨ3)3）等の原
料ガスと、Ｎ2Ｏ 等の添加ガスとの混合ガスを用いるこ
とができる。
【０２２３】また、エッチングストッパー膜６０３に含
まれる炭素成分の割合を層間絶縁膜６０４に含まれる炭
素成分の割合よりも多くする方法は、例えば、主成分と
なる原料ガス（例えばＨＭＤＳＯ）の種類を同じにして
おき、エッチングストッパー膜６０３を堆積するための
成膜ガスに含まれる添加ガス（例えばＮ2Ｏ ）の割合を
少なくする一方、層間絶縁膜６０４を堆積するための成
膜ガスに含まれる添加ガスの割合を多くしたり、又は、
エッチングストッパー膜６０３を堆積する際には炭素成
分の多い原料ガスが含まれている成膜ガスを用いる一
方、層間絶縁膜６０４を堆積する際には炭素成分の少な
い原料ガスが含まれている成膜ガスを用いたりすること
ができる。
【０２２４】次に、層間絶縁膜６０４の上に例えば窒化
シリコン膜からなるＣＭＰストッパー膜６０５を堆積し
た後、該ＣＭＰストッパー膜６０５の上に、コンタクト
ホール形成用開口部を有する第１のレジストパターン６
０６を形成し、その後、ＣＭＰストッパー膜６０５に対
して第１のレジストパターン６０６をマスクとしてエッ
チングを行なって、ＣＭＰストッパー膜６０５に第１の
レジストパターン６０６の開口部を転写する。
【０２２５】次に、図１６（ｂ）に示すように、層間絶
縁膜６０４に対して第１のレジストパターン６０６をマ
スクとしてプラズマエッチングする。
【０２２６】この場合をエッチング条件は、第１の実施
形態と同様であって、反応室の内部に、フッ素、炭素及
び窒素を含むエッチングガスを導入すると共にプラズマ
誘導コイルに高周波電力を印加して、該エッチングガス
からなるプラズマを発生させる。
【０２２７】このようにすると、プラズマ中に含まれる
Ｎ2 等のエッチング種が、コンタクトホール６０７の底
部に存在する炭素原子又は水素原子と反応して底部を改
質しながらエッチングが進行する。すなわち、コンタク
トホール６０７の底部（改質層）の組成はＳｉＯ2 の組
成に近づくため、コンタクトホール６０７の底部はプラ
ズマ中に含まれるＣＦx 等のエッチング種により良好に
エッチングされる。
【０２２８】次に、図１６（ｃ）に示すように、第１の
レジストパターン６０６を除去した後、図１７（ａ）に
示すように、ＣＭＰストッパー膜６０５の上に、配線溝
形成用開口部を有する第２のレジストパターン６０８を
形成する。
【０２２９】次に、第２のレジストパターン６０８をマ
スクとして、ＣＭＰストッパー膜６０５及び層間絶縁膜
６０４に対して順次エッチングを行なって、図１７
（ｂ）に示すように、層間絶縁膜６０４にコンタクトホ
ール６０７と接続する配線溝６０９を形成する。層間絶
縁膜６０４に配線溝６０９を形成するためのエッチング
条件は、層間絶縁膜６０４にコンタクトホール６０７を
形成するためのエッチング条件と同様である。
【０２３０】次に、図１７（ｃ）に示すように、第２の
レジストパターン６０８を除去した後、図１８（ａ）に
示すように、エッチングストッパー膜６０３におけるコ
ンタクトホール６０７に露出している部分を除去する。
【０２３１】次に、図１８（ｂ）に示すように、ＣＭＰ
ストッパー膜６０５の上に全面に亘って、銅膜又はタン
グステン膜等からなる金属膜６１０を堆積した後、ＣＭ
Ｐ法により、金属膜６１０におけるＣＭＰストッパー膜
６０５の上に露出している部分を除去して、図１８
（ｃ）に示すように、金属膜６１０からなるプラグ６１
０Ａ及び上層配線６１０Ｂを同時に形成する。
【０２３２】次に、図１８（ｄ）に示すように、ＣＭＰ
ストッパー膜６０５をエッチングにより除去すると、上
層配線６１０Ｂの表面は、平坦になると共に層間絶縁膜
６０４の表面と面一になる。
【０２３３】第７の実施形態によると、比誘電率が低い
有機無機ハイブリッド膜からなる層間絶縁膜６０４に、
コンタクトホール６０７及び配線溝６０９を確実に形成
することができると共に、ＣＭＰ耐性が弱いと考えられ
る有機無機ハイブリッド膜からなる層間絶縁膜６０４を
ＣＭＰストッパー膜６０５により保護した状態でＣＭＰ
を行なうことができる。
【０２３４】また、層間絶縁膜６０４の下側に、炭素成
分の割合が多い有機無機ハイブリッド膜からなるエッチ
ングストッパー膜６０３を設けたため、該エッチングス
トッパー膜６０３は、層間絶縁膜６０４に対するエッチ
ングストッパーの役割を果たすことができると共に、従
来の窒化シリコン膜からなるエッチングストッパー膜に
比べて比誘電率を著しく低減させる。
【０２３５】（第８の実施形態）以下、本発明の第８の
実施形態として、半導体装置及びその製造方法につい
て、図１９（ａ）〜（ｃ）及び図２０（ａ）〜（ｄ）を
参照しながら説明する。
【０２３６】まず、半導体基板７００の上に堆積された
絶縁膜７０１に例えば銅膜又は銅を主成分とする合金膜
等からなる下層配線７０２を埋め込んだ後、下層配線７
０２の上に全面に亘って、ＳｉＣxＨyＯz （ｘ＞０、ｙ
≧０、ｚ＞０）で表され炭素成分の割合が相対的に多い
絶縁膜からなり５０ｎｍの厚さを有するエッチングスト
ッパー膜７０３を堆積する。
【０２３７】次に、エッチングストッパー膜７０３の上
に、ＳｉＣxＨyＯz （ｘ＞０、ｙ≧０、ｚ＞０）で表さ
れ炭素成分の割合が相対的に少ない有機無機ハイブリッ
ド膜からなる層間絶縁膜７０４を例えばプラズマＣＶＤ
法により堆積する。
【０２３８】エッチングストッパー膜７０３及び層間絶
縁膜７０４を堆積するための成膜ガスとしては、例えば
テトラメチルシラン（Ｓｉ(ＣＨ3)4）、ジメチル・ジメ
チルシロキサン（Ｓｉ(ＣＨ3)2(−Ｏ−ＣＨ3)2）、モノ
メチルシラン膜（ＳｉＨ3(ＣＨ3)）又はヘキサメチルジ
シロキサン（Ｓｉ(ＣＨ3)3−Ｏ−Ｓｉ(ＣＨ3)3）等の原
料ガスと、Ｎ2Ｏ 等の添加ガスとの混合ガスを用いるこ
とができる。
【０２３９】また、エッチングストッパー膜７０３に含
まれる炭素成分の割合を層間絶縁膜７０４に含まれる炭
素成分の割合よりも多くする方法は、例えば、主成分と
なる原料ガス（例えばＨＭＤＳＯ）の種類を同じにして
おき、エッチングストッパー膜７０３を堆積するための
成膜ガスに含まれる添加ガス（例えばＮ2Ｏ ）の割合を
少なくする一方、層間絶縁膜７０４を堆積するための成
膜ガスに含まれる添加ガスの割合を多くしたり、又は、
エッチングストッパー膜７０３を堆積する際には炭素成
分の多い原料ガスが含まれている成膜ガスを用いる一
方、層間絶縁膜７０４を堆積する際には炭素成分の少な
い原料ガスが含まれている成膜ガスを用いたりすること
ができる。
【０２４０】次に、層間絶縁膜７０４の上に、例えばプ
ラズマＣＶＤ法により、５ｎｍ〜１０ｎｍの膜厚を有し
ＴＥＯＳ膜等のように炭素成分を含まない酸化シリコン
膜７０５を堆積した後、該酸化シリコン膜７０５の上に
ポジ型の化学増幅型レジスト材料を塗布してレジスト膜
７０６を形成する。
【０２４１】次に、レジスト膜７０６に対して露光光を
マスク７０７を介して照射してパターン露光を行なう。
このようにすると、レジスト膜７０６の露光部７０６ａ
は、酸発生剤から発生する酸の作用によって現像液に対
して可溶性に変化する一方、レジスト膜７０６の未露光
部７０６ｂは、酸発生剤から酸が発生しないので現像液
に対して難溶性のままである。この場合、レジスト膜７
０６と層間絶縁膜７０４との間に炭素成分を含まない酸
化シリコン膜７０５が介在しているため、レジスト膜７
０６の露光部７０６ａに発生した酸（Ｈ+ ）と層間絶縁
膜７０４に含まれる炭素成分（Ｃ）とが反応しないた
め、露光部７０６ａに発生した酸が失活しないので、露
光部７０６ａは酸の作用によって確実に現像液に対して
可溶性に変化する。
【０２４２】次に、図１９（ｂ）に示すように、レジス
ト膜７０６の露光部７０６ａを現像液に溶解させて除去
して、レジスト膜７０６の未露光部７０６ｂからなりコ
ンタクトホール形成用開口部を有する第１のレジストパ
ターン７０８を形成する。前述のように、レジスト膜７
０６の露光部７０６ａは、酸が失活していないため現像
液に対して可溶性に変化しているため、解像性に優れた
第１のレジストパターン７０８が得られる。
【０２４３】次に、図１９（ｃ）に示すように、第１の
レジストパターン７０８の開口部を酸化シリコン膜７０
５に転写した後、層間絶縁膜７０４に対して第１のレジ
ストパターン７０８をマスクとしてプラズマエッチング
を行なって、層間絶縁膜７０４にコンタクトホール７０
９を形成する。
【０２４４】この場合をエッチング条件は、第１の実施
形態と同様であって、反応室の内部に、フッ素、炭素及
び窒素を含むエッチングガスを導入すると共にプラズマ
誘導コイルに高周波電力を印加して、該エッチングガス
からなるプラズマを発生させる。
【０２４５】このようにすると、プラズマ中に含まれる
Ｎ2 等のエッチング種が、コンタクトホール７０９の底
部に存在する炭素原子又は水素原子と反応して底部を改
質しながらエッチングが進行するため、コンタクトホー
ル７０９の底部はプラズマ中に含まれるＣＦx 等のエッ
チング種により良好にエッチングされる。
【０２４６】次に、酸素プラズマによりレジストパター
ン７０８を除去する工程の前又は後に、コンタクトホー
ル７０９の壁面を、窒素を含むガス、又はフッ素、炭素
及び窒素を含むガスに曝すことにより、図２０（ａ）に
示すように、コンタクトホール７０９の壁部に、有機無
機ハイブリッド膜から炭素成分が除去されてなる改質層
７１０を形成する。
【０２４７】次に、図２０（ｂ）に示すように、第１の
レジストパターン７０８を除去した後、酸化シリコン膜
７０５の上に、化学増幅型レジスト材料からなり配線溝
形成用開口部を有する第２のレジストパターン７１１を
形成する。この場合、化学増幅型レジスト膜と層間絶縁
膜７０４との間に炭素成分を含まない酸化シリコン膜７
０５が介在していると共に、コンタクトホール７０９の
壁部に炭素成分を含まない改質層７１０が形成されてい
るため、レジスト膜の露光部に発生した酸が失活しない
ので、解像性に優れた第２のレジストパターン７１１が
得られる。
【０２４８】次に、第２のレジストパターン７１１の開
口部を酸化シリコン膜７０５に転写した後、層間絶縁膜
７０４に対して第２のレジストパターン７１１をマスク
としてプラズマエッチングを行なって、図２０（ｃ）に
示すように、層間絶縁膜７０４に配線溝７１２を形成す
る。
【０２４９】この場合をエッチング条件は、第１の実施
形態と同様であって、反応室の内部に、フッ素、炭素及
び窒素を含むエッチングガスを導入すると共にプラズマ
誘導コイルに高周波電力を印加して、該エッチングガス
からなるプラズマを発生させる。
【０２５０】このようにすると、プラズマ中に含まれる
Ｎ2 等のエッチング種が、配線溝７１２の底部に存在す
る炭素原子又は水素原子と反応して該底部を改質しなが
らエッチングが進行するため、配線溝７１２の底部はプ
ラズマ中に含まれるＣＦx 等のエッチング種により良好
にエッチングされる。
【０２５１】次に、図示は省略しているが、第７の実施
形態と同様、第２のレジストパターン７１１を除去した
後、エッチングストッパー膜７０６におけるコンタクト
ホール７０９に露出している部分を除去する。ここで、
第２のレジストパターン７１１を除去する前又は後に、
改質層７１０を酸化膜エッチングにより除去する工程を
付加してもよい。次に、酸化シリコン膜７０５の上に全
面に亘って、銅膜又はタングステン膜等からなる金属膜
を堆積した後、ＣＭＰ法により、金属膜における酸化シ
リコン膜７０５の上に露出している部分を除去すると、
デュアルダマシン構造を有する多層配線が得られる。
【０２５２】尚、第８の実施形態は、ポジ型の化学増幅
型レジスト材料からなるレジスト膜７０６を用いたが、
これに代えて、ネガ型の化学増幅型レジスト材料からな
るレジスト膜を用いる場合にも、層間絶縁膜７０４とネ
ガ型のレジスト膜との間に炭素成分を含まない酸化シリ
コン膜７０５を介在させることにより、レジスト膜の露
光部における酸の失活を防止することができる。
【０２５３】また、図１９（ａ）に示したレジスト膜７
０６の下側にＣＶＤ法による反射防止膜を形成する場合
には、層間絶縁膜７０４の上に反射防止膜を形成し、該
反射防止膜の上に酸化シリコン膜７０５を堆積すること
が好ましい。このようにすると、下地がアルカリ性の膜
である場合又はＨ+ と結合しやすい有機無機ハイブリッ
ド膜以外の膜である場合に起きる有機無機ハイブリッド
膜とは異なるメカニズムにより、反射防止膜に起因して
起きるレジスト膜７０６における酸の失活を防止するこ
とができる。
【０２５４】（第８の実施形態の第１変形例）第８の実
施形態においては、有機無機ハイブリッド膜からなる層
間絶縁膜７０４の上に、炭素成分を含まない酸化シリコ
ン膜７０５を堆積したが、第８の実施形態の第１変形例
は、有機無機ハイブリッド膜からなる層間絶縁膜７０４
の表面部を改質することにより、層間絶縁膜７０４の表
面部に、炭素成分を含まない酸化シリコン膜７０５を形
成するものである。
【０２５５】まず、第８の実施形態と同様にして、有機
無機ハイブリッド膜からなる層間絶縁膜７０４を堆積す
る。
【０２５６】次に、層間絶縁膜７０４に対して、フッ素
及び炭素を含むエッチングガスを用いてエッチバックを
行なうと共に、エッチバック工程の最終段階において、
フッ素、炭素及び窒素を含むエッチングガスを導入する
と共に該エッチングガスからなるプラズマを発生させ
る。このようにすると、プラズマ中に含まれるＮ2 等の
エッチング種が、層間絶縁膜７０４の表面部に引き込ま
れて該表面部に存在する炭素原子又は水素原子と反応す
るため、層間絶縁膜７０４の表面部には、炭素成分が離
脱してなる改質層からなる酸化シリコン膜７０５が形成
される。
【０２５７】次に、層間絶縁膜７０４の表面部に形成さ
れている酸化シリコン膜７０５の上に、第８の実施形態
と同様、化学増幅型レジスト材料を塗布してレジスト膜
７０６を形成した後、該レジスト膜７０６に対してパタ
ーン露光を行ない、その後、レジスト膜７０６の露光部
７０６ａを現像液により除去して、第１のレジストパタ
ーン７０８を形成する。
【０２５８】このようにすると、レジスト膜７０６と層
間絶縁膜７０４との間に、炭素成分を含まない酸化シリ
コン膜７０５が介在しているため、第８の実施形態と同
様、レジスト膜７０６の露光部７０６ａに発生した酸が
失活しないので、露光部７０６ａは酸の作用によって確
実に現像液に対して可溶性に変化する。
【０２５９】（第８の実施形態の第２変形例）以下、第
８の実施形態の第２変形例に係る半導体装置の製造方法
について、図２１（ａ）〜（ｃ）を参照しながら説明す
る。
【０２６０】まず、第８の実施形態と同様にして、層間
絶縁膜７０４に対して第１のレジストパターン７０８を
マスクとしてプラズマエッチングを行なって、層間絶縁
膜７０４にコンタクトホール７０９を形成した後（図１
９（ｃ）を参照）、図２０（ａ）に示した改質層７１０
を形成し、その後、第１のレジストパターン７０８を酸
素プラズマを用いるアッシングにより除去する。
【０２６１】次に、酸化シリコン膜７０５の上に化学増
幅型レジスト材料を塗布してレジスト膜を形成し、その
後、該レジスト膜に対してパターン露光を行なった後、
現像を行なうことにより、図２１（ａ）に示すように、
配線溝形成用開口部を有する第２のレジストパターン７
１１を形成する。このようにすると、化学増幅型レジス
ト材料はコンタクトホール７０９の内部にも堆積される
と共に、コンタクトホールの内部に堆積されたレジスト
膜においては、パターン露光により発生した酸がエッチ
ングストッパー膜４０３から供給される炭素成分によっ
て失活する。このため、レジスト膜の露光部を現像液に
より除去しても、コンタクトホール７０９の底部には、
酸が失活した化学増幅型レジスト材料からなる保護膜７
１１ａが形成される。
【０２６２】次に、第２のレジストパターン７１１の開
口部を酸化シリコン膜７０５に転写した後、層間絶縁膜
７０４に対して第２のレジストパターン７１１をマスク
としてプラズマエッチングを行なって、図２１（ｂ）に
示すように、層間絶縁膜７０４に配線溝７１２を形成す
る。
【０２６３】この場合のエッチング条件は、第１の実施
形態と同様であって、反応室の内部に、フッ素、炭素及
び窒素を含むエッチングガスを導入すると共にプラズマ
誘導コイルに高周波電力を印加して、該エッチングガス
からなるプラズマを発生させる。このようにすると、プ
ラズマ中に含まれるＮ2 等のエッチング種が、配線溝７
１２の底部に存在する炭素原子又は水素原子と反応して
該底部を改質しながらエッチングが進行するため、配線
溝７１２の底部はプラズマ中に含まれるＣＦx等のエッ
チング種により良好にエッチングされる。
【０２６４】ところで、層間絶縁膜７０４に対しては、
コンタクトホール７０９を形成するためのプラズマエッ
チングと、配線溝７１２を形成するためのプラズマエッ
チングとからなる２度のプラズマエッチングが行なわれ
るため、エッチングストッパー膜７０３におけるコンタ
クトホール７０９に露出している部分は極めて薄くなっ
ているか又は完全になくなっている可能性がある（図２
０（ｃ）を参照）。このため、第２のレジストパターン
７１１を酸素プラズマを用いるアッシング工程におい
て、下層配線７０２が酸素プラズマに曝されて下層配線
７０２の表面に自然酸化膜が形成されてしまい、これに
よって、コンタクトホール７０９に充填された導電膜か
らなるプラグと下層配線７０２との接触抵抗が大きくな
ってしまう恐れがある。
【０２６５】ところが、第８の実施形態の第２変形例に
よると、コンタクトホール７０９の底部に、酸が失活し
た化学増幅型レジスト材料からなる保護膜７１１ａを存
在させた状態で、配線溝７１２を形成するためのプラズ
マエッチングを行なうため、エッチングストッパー膜７
０３はプラズマエッチングに１度しか曝されないので、
エッチングストッパー膜７０３におけるコンタクトホー
ル７０９に露出している部分は余り薄くならない。
【０２６６】このため、図２１（ｃ）に示すように、第
２のレジストパターン７１１を酸素プラズマを用いるア
ッシングにより除去しても、下層配線７０２は酸素プラ
ズマに曝されないので、下層配線７０２の表面には自然
酸化膜が形成されず、これによって、コンタクトホール
７０９に充填された導電膜からなるプラグと下層配線７
０２との接触抵抗が大きくなる事態を防止することがで
きる。
【０２６７】また、エッチングストッパー膜７０３はプ
ラズマエッチングに１度しか曝されないため、エッチン
グストッパー膜７０３の膜厚を小さくできるので、エッ
チングストッパー膜７０３としては、有機無機ハイブリ
ッド膜等のようにレジストを失活させる材料を用いるこ
とができると共に、エッチングストッパー膜７０３の膜
厚を小さくすることができるので、下層配線と上層配線
との間の比誘電率を低くすることができると共に、層間
絶縁膜の膜厚を薄くできこれにより膜厚のばらつきを小
さくすることができる。
【０２６８】
【発明の効果】本発明に係る第１又は第２のエッチング
方法によると、有機無機ハイブリッド膜の表面部に対し
て、炭素成分を脱離させた状態、つまり、有機無機ハイ
ブリッド膜の表面部において、Ｓｉ−Ｏ結合の切断並び
にＣＯ2 及びＳｉＦ4 等の生成を妨げる炭素成分の減少
した状態で、プラズマエッチングを行なうため、エッチ
ングレートが向上する。従って、スループットが向上す
ると共に、レジストパターンに対するエッチング選択比
が大きくなる。
【０２６９】本発明に係る第１の半導体装置の製造方法
及び第１の半導体装置によると、炭素成分の割合が相対
的に多い第２の有機無機ハイブリッド膜からなるエッチ
ングストッパー膜は、炭素成分の割合が相対的に少ない
第１の有機無機ハイブリッド膜からなる層間絶縁膜に対
してプラズマエッチングを行なってコンタクトホールを
形成する際のエッチングストッパー膜として機能する。
また、エッチングストッパー膜は比誘電率が低い有機無
機ハイブリッド膜からなるため、比誘電率が高い窒化シ
リコン膜を用いる場合に比べて、下層配線と上層配線と
の間の比誘電率を大きく低減することができる。
【０２７０】第２の半導体装置の製造方法及び第２の半
導体装置によると、第１の層間絶縁膜の上に堆積されて
いる第２の層間絶縁膜は、第１の層間絶縁膜に比べて、
炭素成分の割合が多いため、第２の層間絶縁膜に対する
プラズマエッチング工程においては、第２の層間絶縁膜
がエッチングされることにより、多くの炭素成分を含む
エッチング反応生成ガスが発生するので、第１の開口部
の壁面及び底面におけるポリマー膜の堆積が促進される
と共に、第１の開口部の底面においては第２の層間絶縁
膜の炭素成分がエッチングの進行を妨げる。このため、
第１の開口部の底面に向かうエッチングレートが低下す
るので、底面方向のエッチングの進行量に比べて、壁面
に堆積するポリマー膜の量が多くなり、これによって、
底面に向かうにつれて径が小さくなる第１の開口部が形
成される。また、第１の層間絶縁膜は、第２の層間絶縁
膜に比べて、炭素成分の割合が少ないため、第１の層間
絶縁膜に対するプラズマエッチング工程においては、エ
ッチングが進行しても、エッチング中に第１の層間絶縁
膜から発生するエッチング反応生成ガス中の炭素成分は
比較的少ないので、第２の開口部の壁面及び底面に堆積
するポリマー膜の量は少ない。また、第２の開口部の底
面においては第１の層間絶縁膜の表面部の炭素成分は十
分に脱離しているため、底面に向かうエッチングレート
は低下しない。このため、底面方向のエッチングの進行
量に比べて、壁面に堆積するポリマー膜の量は十分に小
さいので、壁面が底面に対してほぼ垂直である第２の開
口部が形成される。
【０２７１】第３の半導体装置の製造方法によると、層
間絶縁膜に対して行われる第１のプラズマエッチング工
程においては、有機無機ハイブリッド膜の表面部から炭
素成分が脱離しないか又は脱離する炭素成分が少ないた
め、第１の開口部の底面に向かうエッチングレートは低
下する。従って、底面方向のエッチングの進行量に比べ
て、壁面に堆積するポリマー膜の量が多いため、層間絶
縁膜の上側部分には、底面に向かうにつれて径が小さく
なる第１の開口部が形成される。また、層間絶縁膜に対
して行われる第２のプラズマエッチング工程において
は、有機無機ハイブリッド膜の表面部から炭素成分は十
分に脱離するため、底面に向かうエッチングレートは低
下しない。このため、底面方向のエッチングの進行量に
比べて、壁面に堆積するポリマー膜の量は十分に小さい
ので、層間絶縁膜の下側部分には、壁面が底面に対して
ほぼ垂直である第２の開口部が形成される。
【０２７２】第４の半導体装置の製造方法によると、層
間絶縁膜と化学増幅型レジスト材料からなるレジスト膜
との間に、炭素成分を含まない酸化シリコン膜が介在し
ているため、レジスト膜の露光部の極性（現像液に対す
る溶解性）が確実に変化するので、レジスト膜の露光部
又は未露光部を現像液により除去して得られるレジスト
パターンの形状が良好になる。
【０２７３】第５の半導体装置の製造方法によると、コ
ンタクトホールの底部に化学増幅型レジスト材料からな
りエッチングストッパー膜を保護する保護膜を形成した
状態で、層間絶縁膜に対してプラズマエッチングを行な
って配線溝を形成するため、エッチングストッパー膜の
膜厚が小さくても、配線層がプラズマに曝されないの
で、配線層の表面が損傷を受けたり又は配線層の表面に
自然酸化膜が形成されたりする事態を回避することがで
きる。
【０２７４】第６の半導体装置の製造方法によると、層
間絶縁膜の表面部から炭素成分を脱離させながらプラズ
マエッチングを行なって、層間絶縁膜にコンタクトホー
ルを形成するため、層間絶縁膜にコンタクトホールを確
実に形成することができる。また、層間絶縁膜の下側
に、該層間絶縁膜に比べて炭素成分の割合が多いエッチ
ングストッパー膜が設けられているため、該エッチング
ストッパー膜は、層間絶縁膜に対してプラズマエッチン
グを行なってコンタクトホールを形成する際のエッチン
グストッパー膜として機能する。また、エッチングスト
ッパー膜は比誘電率が低い絶縁膜からなるため、下層配
線と上層配線との間の比誘電率を大きく低減することが
できる。さらに、層間絶縁膜と導電膜との間にＣＭＰス
トッパー膜が介在しているため、層間絶縁膜をＣＭＰに
弱い有機無機ハイブリッド膜により形成しても、層間絶
縁膜が損傷を受ける事態を回避することができる。
【０２７５】第７の半導体装置の製造方法によると、第
６の半導体装置の製造方法と同様、層間絶縁膜の表面部
から炭素成分を脱離させながらプラズマエッチングを行
なって、層間絶縁膜にコンタクトホールを形成するた
め、層間絶縁膜にコンタクトホール及び配線溝を確実に
形成することができる。また、炭素成分の割合が相対的
に多いエッチングストッパー膜は、層間絶縁膜に対して
プラズマエッチングを行なってコンタクトホールを形成
する際のエッチングストッパー膜として機能する。エッ
チングストッパー膜は比誘電率が低い絶縁膜からなるた
め、下層配線と上層配線との間の比誘電率を大きく低減
することができる。さらに、層間絶縁膜をＣＭＰに弱い
有機無機ハイブリッド膜により形成しても、層間絶縁膜
が損傷を受ける事態を回避することができる。
【図面の簡単な説明】
【図１】本発明の各実施形態に用いられるプラズマ処理
装置の全体構成を示す断面図である。
【図２】本発明の第１の実施形態に係るエッチング方法
のフロー図である。
【図３】本発明の第１の実施形態に係るエッチング方法
において、有機無機ハイブリッド膜の表面部が改質され
ると共にエッチングされるメカニズムを説明する断面図
である。
【図４】本発明の第１の実施形態において、Ｎ2 成分を
含むガス及びＣＦ系ガスを導入するタイミングを示す図
である。
【図５】（ａ）及び（ｂ）は、膜種ａ及び膜種ｂである
有機無機ハイブリッド膜の膜質をＸＰＳにより解析して
得られた、深さ方向の距離と原子の濃度との関係を示す
図である。
【図６】（ａ）及び（ｂ）は、膜種ｃ及び膜種ｄである
有機無機ハイブリッド膜の膜質をＸＰＳにより解析して
得られた、深さ方向の距離と原子の濃度との関係を示す
図である。
【図７】膜種ｃである有機無機ハイブリッド膜をＮＨ3
／Ｎ2ガスにより改質したときの深さ方向の距離と原子
の濃度との関係を示す図である。
【図８】本発明の第２の実施形態に係るエッチング方法
のフロー図である。
【図９】本発明の第２の実施形態において、Ｎ2 成分を
含むガス及びＣＦ系ガスを導入するタイミングを示す図
である。
【図１０】（ａ）は本発明の第３の実施形態に係る半導
体装置の製造方法を示す断面図であり、（ｂ）は本発明
の第３の実施形態の変形例に係る半導体装置の製造方法
の断面図である。
【図１１】（ａ）〜（ｃ）は、本発明の第４の実施形態
に係る半導体装置の製造方法の各工程を示す断面図であ
る。
【図１２】（ａ）〜（ｃ）は、本発明の第５の実施形態
に係る半導体装置の製造方法の各工程を示す断面図であ
る。
【図１３】本発明の第５の実施形態において、Ｎ2 成分
を含むガス及びＣＦ系ガスを導入するタイミングを示す
図である。
【図１４】（ａ）〜（ｃ）は、本発明の第６の実施形態
に係る半導体装置の製造方法の各工程を示す断面図であ
る。
【図１５】（ａ）〜（ｄ）は、本発明の第６の実施形態
に係る半導体装置の製造方法の各工程を示す断面図であ
る。
【図１６】（ａ）〜（ｃ）は、本発明の第７の実施形態
に係る半導体装置の製造方法の各工程を示す断面図であ
る。
【図１７】（ａ）〜（ｃ）は、本発明の第７の実施形態
に係る半導体装置の製造方法の各工程を示す断面図であ
る。
【図１８】（ａ）〜（ｄ）は、本発明の第７の実施形態
に係る半導体装置の製造方法の各工程を示す断面図であ
る。
【図１９】（ａ）〜（ｃ）は、本発明の第８の実施形態
に係る半導体装置の製造方法の各工程を示す断面図であ
る。
【図２０】（ａ）〜（ｄ）は、本発明の第８の実施形態
に係る半導体装置の製造方法の各工程を示す断面図であ
る。
【図２１】（ａ）〜（ｃ）は、本発明の第８の実施形態
の第２変形例に係る半導体装置の製造方法の各工程を示
す断面図である。
【図２２】（ａ）〜（ｄ）は、第１の従来例に係る半導
体装置の製造方法の各工程を示す断面図である。
【図２３】（ａ）〜（ｄ）は、第２の従来例に係る半導
体装置の製造方法の各工程を示す断面図である。
【図２４】（ａ）及び（ｂ）は、有機無機ハイブリッド
膜からなる層間絶縁膜の上に化学増幅型レジスト膜を形
成するときの問題点を説明する断面図である。
【図２５】有機無機ハイブリッド膜からなる層間絶縁膜
の上に化学増幅型レジスト膜を形成するときの問題点を
説明する断面図である。
【図２６】（ａ）は、酸化シリコン膜からなる層間絶縁
膜に対して、フッ素及び炭素を含むエッチングガスを用
いてドライエッチングを行なう場合のコンタクトホール
の断面図であり、（ｂ）は、有機無機ハイブリッド膜か
らなる層間絶縁膜に対して、フッ素及び炭素を含むエッ
チングガスを用いてドライエッチングを行なう場合のコ
ンタクトホールの断面図である。
【符号の説明】
１０ 反応室 １１ 下部電極 １２ 半導体基板 １３ 上部電極 １４ ガス導入孔 １５ 真空ポンプ １６ 絶縁体 １７ プラズマ誘導コイル １８ 第１の整合器 １９ 第１の高周波電源 ２０ 第２の整合器 ２１ 第２の高周波電源 １００ 半導体基板 １０２ 配線層 １０３ エッチングストッパー膜 １０４ 有機無機ハイブリッド膜 １０４ａ コンタクトホール １０４ｂ 改質層 １０５ レジストパターン ２００ 半導体基板 ２０１ 絶縁膜 ２０２ 配線層 ２０３ エッチングストッパー膜 ２０４ 層間絶縁膜 ２０４ａ コンタクトホール ２０５ レジストパターン ３００ 半導体基板 ３０１ 絶縁膜 ３０２ 配線層 ３０３ エッチングストッパー膜 ３０４ 下層の層間絶縁膜（第１の層間絶縁膜） ３０５ 上層の層間絶縁膜（第２の層間絶縁膜） ３０６ レジストパターン ４００ 半導体基板 ４０１ 絶縁膜 ４０２ 配線層 ４０３ エッチングストッパー膜 ４０４ 層間絶縁膜 ４０５ レジストパターン ４０６ コンタクトホール ５００ 半導体基板 ５０１ 絶縁膜 ５０２ 下層配線 ５０３ エッチングストッパー膜 ５０４ 層間絶縁膜 ５０５ ＣＭＰストッパー膜 ５０６ レジストパターン ５０７ コンタクトホール ５０８ 金属膜 ５０８Ａ プラグ ６００ 半導体基板 ６０１ 絶縁膜 ６０２ 下層配線 ６０３ エッチングストッパー膜 ６０４ 層間絶縁膜 ６０５ ＣＭＰストッパー膜 ６０６ 第１のレジストパターン ６０７ コンタクトホール ６０８ 第２のレジストパターン ６０９ 配線溝 ６１０Ａ プラグ ６１０Ｂ 上層配線 ７００ 半導体基板 ７０１ 絶縁膜 ７０２ 下層配線 ７０３ エッチングストッパー膜 ７０４ 層間絶縁膜 ７０５ 酸化シリコン膜 ７０６ レジスト膜 ７０６ａ 露光部 ７０６ｂ 未露光部 ７０７ マスク ７０８ 第１のレジストパターン ７０９ コンタクトホール ７１０ 改質層 ７１１ 第２のレジストパターン ７１２ 配線溝
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/90 Ｓ (72)発明者 中川 秀夫 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 Ｆターム(参考） 5F004 AA03 AA11 CA01 DA00 DA01 DA02 DA15 DA16 DA17 DA23 DA25 DA26 DA28 DB00 DB03 EA23 EA28 EB01 EB02 EB03 5F033 HH11 HH19 JJ01 JJ11 JJ19 KK08 KK09 KK11 KK12 MM01 MM02 MM13 NN31 NN32 QQ09 QQ10 QQ12 QQ15 QQ25 QQ31 QQ37 QQ48 RR00 RR01 RR06 SS01 SS03 SS11 SS15 XX00 XX01 XX09 XX24 5F058 AA10 AC03 AD09 AF02 AG04 AG10 BC08 BD09 BF02 BF07 BF27 BF37 BH12 BJ02

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 ＳｉＣxＨyＯz （ｘ＞０、ｙ≧０、ｚ＞
    ０）で表される有機無機ハイブリッド膜をプラズマエッ
    チングするエッチング方法であって、 前記有機無機ハイブリッド膜に対して、該有機無機ハイ
    ブリッド膜の表面部から炭素成分を脱離させながらプラ
    ズマエッチングを行なうことを特徴とするエッチング方
    法。
  2. 【請求項２】 前記プラズマエッチングは、フッ素、炭
    素及び窒素を含むエッチングガスを用いて行なうことを
    特徴とする請求項１に記載のエッチング方法。
  3. 【請求項３】 前記エッチングガスにはＣＯ又はＣＯ2
    が含まれていることを特徴とする請求項２に記載のエッ
    チング方法。
  4. 【請求項４】 ＳｉＣxＨyＯz （ｘ＞０、ｙ≧０、ｚ＞
    ０）で表される有機無機ハイブリッド膜をプラズマエッ
    チングするエッチング方法であって、 前記有機無機ハイブリッド膜の表面部から炭素成分を脱
    離させる第１の工程と、炭素成分が脱離した前記表面部
    に対してプラズマエッチングを行なう第２の工程とを交
    互に繰り返し行なうことを特徴とするエッチング方法。
  5. 【請求項５】 前記第１の工程は、窒素を含むガスを用
    いて行なうと共に、前記第２の工程は、フッ素及び炭素
    を含むエッチングガスを用いて行なうことを特徴とする
    請求項４に記載のエッチング方法。
  6. 【請求項６】 前記窒素を含むガスは、水素と窒素との
    混合ガス又はアンモニアガスであることを特徴とする請
    求項５に記載のエッチング方法。
  7. 【請求項７】 基板上に形成された配線層の上に、Ｓｉ
    ＣxＨyＯz （ｘ＞０、ｙ≧０、ｚ≧０）で表され且つシ
    リコン原子に対する炭素原子の割合が相対的に多いエッ
    チングストッパー膜を堆積する工程と、 前記エッチングストッパー膜の上に、ＳｉＣxＨyＯ
    z （ｘ＞０、ｙ≧０、ｚ＞０）で表され且つシリコン原
    子に対する炭素原子の割合が相対的に少ない層間絶縁膜
    を堆積する工程と、 前記層間絶縁膜に対してプラズマエッチングを行なっ
    て、前記層間絶縁膜にコンタクトホールを形成する工程
    とを備えていることを特徴とする半導体装置の製造方
    法。
  8. 【請求項８】 前記プラズマエッチングは、フッ素、炭
    素及び窒素を含むエッチングガスを用いて行なうことを
    特徴とする請求項７に記載の半導体装置の製造方法。
  9. 【請求項９】 基板上に形成された配線層の上に、Ｓｉ
    ＣxＨyＯz （ｘ＞０、ｙ≧０、ｚ≧０）で表され且つシ
    リコン原子に対する炭素原子の割合が相対的に少ない第
    １の層間絶縁膜を堆積する工程と、 前記第１の層間絶縁膜の上に、ＳｉＣxＨyＯz （ｘ＞
    ０、ｙ≧０、ｚ＞０）で表され且つシリコン原子に対す
    る炭素原子の割合が相対的に多い第２の層間絶縁膜を堆
    積する工程と、 前記第２の層間絶縁膜及び第１の層間絶縁膜に対して順
    次プラズマエッチングを行なって、前記第２の層間絶縁
    膜に、底面に向かうにつれて径が小さくなる第１の開口
    部を形成すると共に、前記第１の層間絶縁膜に、壁面が
    底面に対して垂直である第２の開口部を形成する工程と
    を備えていることを特徴とする半導体装置の製造方法。
  10. 【請求項１０】 前記プラズマエッチングは、フッ素、
    炭素及び窒素を含むエッチングガスを用いて行なうこと
    を特徴とする請求項９に記載の半導体装置の製造方法。
  11. 【請求項１１】 基板上に、ＳｉＣxＨyＯz （ｘ＞０、
    ｙ≧０、ｚ＞０）で表される層間絶縁膜を堆積する工程
    と、 前記層間絶縁膜に対して、該層間絶縁膜の表面部から炭
    素成分を脱離させないか又は炭素成分の脱離を抑制しな
    がら第１のプラズマエッチングを行なって、前記層間絶
    縁膜に、底面に向かうにつれて径が小さくなる第１の開
    口部を形成する工程と、 前記層間絶縁膜に対して、該層間絶縁膜の表面部からの
    炭素成分の脱離を促進しながら第２のプラズマエッチン
    グを行なって、前記層間絶縁膜における前記第１の開口
    部に下側に、壁面が底面に対して垂直である第２の開口
    部を形成する工程とを備えていることを特徴とする半導
    体装置の製造方法。
  12. 【請求項１２】 前記第１のプラズマエッチングは、フ
    ッ素、炭素及び窒素を含み且つ窒素の割合が相対的に少
    ない第１のエッチングガスを用いて行なうと共に、 前記第２のプラズマエッチングは、フッ素、炭素及び窒
    素を含み且つ窒素の割合が相対的に多い第２のエッチン
    グガスを用いて行なうことを特徴とする請求項１１に記
    載の半導体装置の製造方法。
  13. 【請求項１３】 基板上に、ＳｉＣxＨyＯz （ｘ＞０、
    ｙ≧０、ｚ＞０）で表される層間絶縁膜を堆積する工程
    と、 前記層間絶縁膜の上面又は表面部に、炭素成分を含まな
    い酸化シリコン膜を形成する工程と、 前記酸化シリコン膜の上に、化学増幅型レジスト材料か
    らなるレジスト膜を形成する工程と、 前記レジスト膜に対してパターン露光及び現像を行なっ
    て、前記レジスト膜からなるレジストパターンを形成す
    る工程とを備えていることを特徴とする半導体装置の製
    造方法。
  14. 【請求項１４】 前記酸化シリコン膜は、前記層間絶縁
    膜の表面部から炭素成分を脱離させることにより形成す
    ることを特徴とする請求項１３に記載の半導体装置の製
    造方法。
  15. 【請求項１５】 基板上に形成された配線層の上にエッ
    チングストッパー膜を堆積した後、該エッチングストッ
    パー膜の上に、ＳｉＣxＨyＯz （ｘ＞０、ｙ≧０、ｚ＞
    ０）で表される層間絶縁膜を堆積する工程と、 前記層間絶縁膜にコンタクトホールを形成する工程と、 前記層間絶縁膜の上に、化学増幅型レジスト材料からな
    り且つ配線溝形成用開口部を有するレジストパターンを
    形成すると共に、前記コンタクトホールの底部に前記化
    学増幅型レジスト材料からなり前記エッチングストッパ
    ー膜を保護する保護膜を形成する工程と、 前記層間絶縁膜に対して前記レジストパターンを用いて
    プラズマエッチングを行なって、前記層間絶縁膜に配線
    溝を形成する工程とを備えていることを特徴とする半導
    体装置の製造方法。
  16. 【請求項１６】 基板上に形成された配線層の上に、Ｓ
    ｉＣxＨyＯz （ｘ＞０、ｙ≧０、ｚ≧０）で表され且つ
    シリコン原子に対する炭素原子の割合が相対的に多いエ
    ッチングストッパー膜を堆積する工程と、 前記エッチングストッパー膜の上に、ＳｉＣxＨyＯ
    z （ｘ＞０、ｙ≧０、ｚ＞０）で表され且つシリコン原
    子に対する炭素原子の割合が相対的に少ない層間絶縁膜
    を堆積する工程と、 前記層間絶縁膜の上にＣＭＰストッパー膜を堆積する工
    程と、 前記ＣＭＰストッパー膜の上に、コンタクトホール形成
    用の開口部を有するレジストパターンを形成する工程
    と、 前記ＣＭＰストッパー膜に前記レジストパターンの開口
    部を転写した後、前記層間絶縁膜に対して、該層間絶縁
    膜の表面部から炭素成分を脱離させながらプラズマエッ
    チングを行なって、前記層間絶縁膜にコンタクトホール
    を形成する工程と、 前記レジストパターンを除去した後、前記ＣＭＰストッ
    パー膜の上に導電膜を前記コンタクトホールが充填され
    るように堆積する工程と、 前記導電膜における前記ＣＭＰストッパー膜の上に露出
    している部分をＣＭＰ法により除去して、前記導電膜か
    らなるプラグを形成する工程とを備えていることを特徴
    とする半導体装置の製造方法。
  17. 【請求項１７】 基板上に形成された下層配線の上に、
    ＳｉＣxＨyＯz （ｘ＞０、ｙ≧０、ｚ≧０）で表され且
    つシリコン原子に対する炭素原子の割合が相対的に多い
    エッチングストッパー膜を堆積する工程と、 前記エッチングストッパー膜の上に、ＳｉＣxＨyＯ
    z （ｘ＞０、ｙ≧０、ｚ＞０）で表され且つシリコン原
    子に対する炭素原子の割合が相対的に少ない層間絶縁膜
    を堆積する工程と、 前記層間絶縁膜の上にＣＭＰストッパー膜を堆積する工
    程と、 前記ＣＭＰストッパー膜の上に、コンタクトホール形成
    用の開口部を有する第１のレジストパターンを形成する
    工程と、 前記ＣＭＰストッパー膜に前記第１のレジストパターン
    の開口部を転写した後、前記層間絶縁膜に対して、前記
    第２の有機無機ハイブリッド膜の表面部から炭素成分を
    脱離させながらプラズマエッチングを行なって、前記層
    間絶縁膜にコンタクトホールを形成する工程と、 前記第１のレジストパターンを除去した後、前記ＣＭＰ
    ストッパー膜の上に、配線溝形成用の開口部を有する第
    ２のレジストパターンを形成する工程と、 前記ＣＭＰストッパー膜に前記第２のレジストパターン
    の開口部を転写した後、前記層間絶縁膜に対して、該層
    間絶縁膜の表面部から炭素成分を脱離させながらプラズ
    マエッチングを行なって、前記層間絶縁膜に配線溝を形
    成する工程と、 前記ＣＭＰストッパー膜の上に導電膜を前記コンタクト
    ホール及び配線溝が充填されるように堆積する工程と、 前記導電膜における前記ＣＭＰストッパー膜の上に露出
    している部分をＣＭＰ法により除去して、前記導電膜か
    らなるプラグ及び上層配線を形成する工程とを備えてい
    ることを特徴とする半導体装置の製造方法。
  18. 【請求項１８】 基板上に形成された配線層の上に形成
    されており、ＳｉＣxＨyＯz （ｘ＞０、ｙ≧０、ｚ≧
    ０）で表され且つシリコン原子に対する炭素原子の割合
    が相対的に多いエッチングストッパー膜と、 前記エッチングストッパー膜の上に形成されており、Ｓ
    ｉＣxＨyＯz （ｘ＞０、ｙ≧０、ｚ＞０）で表され且つ
    シリコン原子に対する炭素原子の割合が相対的に少ない
    層間絶縁膜と、 前記層間絶縁膜に、プラズマエッチングにより形成され
    たコンタクトホールとを備えていることを特徴とする半
    導体装置。
  19. 【請求項１９】 基板上に堆積されており、ＳｉＣxＨy
    Ｏz （ｘ＞０、ｙ≧０、ｚ≧０）で表され且つシリコン
    原子に対する炭素原子の割合が相対的に少ない第１の層
    間絶縁膜と、 前記第１の層間絶縁膜の上に堆積されており、ＳｉＣx
    ＨyＯz （ｘ＞０、ｙ≧０、ｚ≧０）で表され且つシリ
    コン原子に対する炭素原子の割合が相対的に多い第２の
    層間絶縁膜と、 前記第２の層間絶縁膜にプラズマエッチングにより形成
    され、底面に向かうにつれて径が小さくなる第１の開口
    部と、 前記第１の層間絶縁膜における前記第１の開口部の下側
    にプラズマエッチングにより形成され、壁面が底面に対
    して垂直である第２の開口部とを備えていることを特徴
    とする半導体装置。
JP2000117680A 1999-11-16 2000-04-19 エッチング方法、半導体装置及びその製造方法 Expired - Fee Related JP3400770B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000117680A JP3400770B2 (ja) 1999-11-16 2000-04-19 エッチング方法、半導体装置及びその製造方法
US09/837,556 US6632746B2 (en) 2000-04-19 2001-04-19 Etching method, semiconductor and fabricating method for the same
US10/679,464 US7282452B2 (en) 2000-04-19 2003-10-07 Etching method, semiconductor and fabricating method for the same
US11/131,180 US7732339B2 (en) 1999-11-16 2005-05-18 Etching method, semiconductor and fabricating method for the same
US12/766,243 US7985691B2 (en) 2000-04-19 2010-04-23 Etching method, semiconductor and fabricating method for the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-325527 1999-11-16
JP32552799 1999-11-16
JP2000117680A JP3400770B2 (ja) 1999-11-16 2000-04-19 エッチング方法、半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001210627A true JP2001210627A (ja) 2001-08-03
JP3400770B2 JP3400770B2 (ja) 2003-04-28

Family

ID=18628956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000117680A Expired - Fee Related JP3400770B2 (ja) 1999-11-16 2000-04-19 エッチング方法、半導体装置及びその製造方法

Country Status (2)

Country Link
US (4) US6632746B2 (ja)
JP (1) JP3400770B2 (ja)

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326279A (ja) * 2000-05-18 2001-11-22 Canon Sales Co Inc 半導体装置及びその製造方法
WO2002019408A2 (en) * 2000-08-29 2002-03-07 Applied Materials, Inc. Method of etching carbon-containing silicon oxide films
WO2003019642A1 (en) * 2001-08-23 2003-03-06 Applied Materials, Inc. Etch process for dielectric materials comprising oxidized organo silane materials
JP2003068706A (ja) * 2001-08-24 2003-03-07 Ulvac Japan Ltd エッチング方法
WO2003050863A1 (en) * 2001-12-12 2003-06-19 Applied Materials, Inc. Process for selectively etching dielectric layers
JP2003282709A (ja) * 2002-01-09 2003-10-03 Hynix Semiconductor Inc 半導体素子の多層金属配線形成方法
EP1308994A3 (en) * 2001-09-28 2004-06-16 Texas Instruments Incorporated Method for VIA etching in organo-silica-glass
JP2004235637A (ja) * 2003-01-27 2004-08-19 Asm Japan Kk エッチストップ層の２段階形成方法
US6787446B2 (en) 2001-08-07 2004-09-07 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device
WO2004090974A1 (ja) * 2003-04-08 2004-10-21 Matsushita Electric Industrial Co., Ltd. 電子デバイス及びその製造方法
JP2004296835A (ja) * 2003-03-27 2004-10-21 Applied Materials Inc ダマシン構造を形成する方法
JP2005051183A (ja) * 2003-07-31 2005-02-24 Ulvac Japan Ltd 低誘電率層間絶縁膜のドライエッチング方法
JP2005064392A (ja) * 2003-08-19 2005-03-10 Neomax Co Ltd ＳｉＣ単結晶基板の製造方法
JP2005101110A (ja) * 2003-09-22 2005-04-14 Ulvac Japan Ltd 低誘電率層間絶縁膜のドライエッチング方法
US7115518B2 (en) 2001-10-02 2006-10-03 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device comprising forming holes in a multi-layer insulating film
JP2006286775A (ja) * 2005-03-31 2006-10-19 Tokyo Electron Ltd エッチング方法
JP2006302924A (ja) * 2005-04-15 2006-11-02 Hitachi High-Technologies Corp プラズマ処理方法およびプラズマ処理装置
JP2007036296A (ja) * 2002-03-27 2007-02-08 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法
JP2007049069A (ja) * 2005-08-12 2007-02-22 Nec Electronics Corp 半導体装置の製造方法および半導体装置
JP2007335621A (ja) * 2006-06-15 2007-12-27 Sony Corp 半導体装置の製造方法
US7465670B2 (en) 2005-03-28 2008-12-16 Tokyo Electron Limited Plasma etching method, plasma etching apparatus, control program and computer storage medium with enhanced selectivity
JP2011049591A (ja) * 2004-06-21 2011-03-10 Tokyo Electron Ltd プラズマエッチング装置およびプラズマエッチング方法、ならびにコンピュータ読み取り可能な記憶媒体
WO2011039898A1 (ja) * 2009-10-02 2011-04-07 パナソニック株式会社 半導体装置の製造方法および半導体装置
JP2013080813A (ja) * 2011-10-04 2013-05-02 Sony Corp 半導体装置および半導体装置の製造方法
US8603293B2 (en) 2004-06-21 2013-12-10 Tokyo Electron Limited Plasma processing apparatus and method
US8790490B2 (en) 2004-06-21 2014-07-29 Tokyo Electron Limited Plasma processing apparatus and method
JP2016171258A (ja) * 2015-03-13 2016-09-23 芝浦メカトロニクス株式会社 プラズマ処理装置およびプラズマ処理方法
WO2016160104A1 (en) * 2015-04-02 2016-10-06 Applied Materials, Inc. Mask etch for patterning
WO2018084255A1 (ja) * 2016-11-07 2018-05-11 東京エレクトロン株式会社 被処理体を処理する方法
US10529539B2 (en) 2004-06-21 2020-01-07 Tokyo Electron Limited Plasma processing apparatus and method

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3400770B2 (ja) * 1999-11-16 2003-04-28 松下電器産業株式会社 エッチング方法、半導体装置及びその製造方法
KR100782632B1 (ko) * 2000-12-21 2007-12-06 동경 엘렉트론 주식회사 절연막의 에칭 방법
US7311852B2 (en) * 2001-03-30 2007-12-25 Lam Research Corporation Method of plasma etching low-k dielectric materials
JP2003234331A (ja) * 2001-12-05 2003-08-22 Tokyo Electron Ltd プラズマエッチング方法およびプラズマエッチング装置
JP4176365B2 (ja) * 2002-03-25 2008-11-05 東京エレクトロン株式会社 プラズマエッチング方法
US7482694B2 (en) * 2002-04-03 2009-01-27 Nec Coporation Semiconductor device and its manufacturing method
JP3674612B2 (ja) * 2002-09-09 2005-07-20 松下電器産業株式会社 半導体装置の製造方法
JP4034164B2 (ja) * 2002-10-28 2008-01-16 富士通株式会社 微細パターンの作製方法及び半導体装置の製造方法
US7238609B2 (en) * 2003-02-26 2007-07-03 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device
US7256134B2 (en) * 2003-08-01 2007-08-14 Applied Materials, Inc. Selective etching of carbon-doped low-k dielectrics
US6972258B2 (en) * 2003-08-04 2005-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for selectively controlling damascene CD bias
CN100389488C (zh) * 2003-12-30 2008-05-21 中芯国际集成电路制造(上海)有限公司 控制回蚀刻截面轮廓的方法和装置
JP2005277375A (ja) * 2004-02-27 2005-10-06 Nec Electronics Corp 半導体装置の製造方法
KR100607323B1 (ko) * 2004-07-12 2006-08-01 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
US7352064B2 (en) * 2004-11-04 2008-04-01 International Business Machines Corporation Multiple layer resist scheme implementing etch recipe particular to each layer
US7635418B2 (en) * 2004-12-03 2009-12-22 Nordson Corporation Plasma processing apparatus and methods for removing extraneous material from selected areas on a substrate
US7842223B2 (en) * 2004-12-22 2010-11-30 Nordson Corporation Plasma process for removing excess molding material from a substrate
US20060201910A1 (en) * 2004-12-22 2006-09-14 Nordson Corporation Methods for removing extraneous amounts of molding material from a substrate
DE102005004409B4 (de) * 2005-01-31 2011-01-20 Advanced Micro Devices, Inc., Sunnyvale Technik zur Erhöhung der Prozessflexibilität während der Herstellung von Kontaktdurchführungen und Gräben in Zwischenschichtdielektrika mit kleinem ε
US20060176683A1 (en) * 2005-02-08 2006-08-10 Chen-Cheng Chien Outdoor light
US7323410B2 (en) * 2005-08-08 2008-01-29 International Business Machines Corporation Dry etchback of interconnect contacts
WO2007025039A2 (en) * 2005-08-23 2007-03-01 Xactix, Inc. Pulsed etching cooling
US7642195B2 (en) * 2005-09-26 2010-01-05 Applied Materials, Inc. Hydrogen treatment to improve photoresist adhesion and rework consistency
US20080020584A1 (en) * 2006-03-24 2008-01-24 Shin Hirotsu Method of manufacturing semiconductor device and plasma processing apparatus
KR100817071B1 (ko) * 2006-10-30 2008-03-26 삼성전자주식회사 사이드 밴드 신호의 펄스 폭 측정 장치 및 그 방법
JP5065787B2 (ja) * 2007-07-27 2012-11-07 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置、および記憶媒体
JP2009049078A (ja) * 2007-08-15 2009-03-05 Elpida Memory Inc 半導体装置の製造方法
FR2926397B1 (fr) * 2008-01-16 2010-02-12 Commissariat Energie Atomique Procede de fabrication de films dielectriques permeables
US9721825B2 (en) 2008-12-02 2017-08-01 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
WO2010065457A2 (en) * 2008-12-02 2010-06-10 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of providing a semiconductor device with a dielectric layer and semiconductor device thereof
US9991311B2 (en) 2008-12-02 2018-06-05 Arizona Board Of Regents On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
US9601530B2 (en) 2008-12-02 2017-03-21 Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
WO2010065459A2 (en) * 2008-12-02 2010-06-10 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of etching organosiloxane dielectric material and semiconductor device thereof
EP2436029A4 (en) 2009-05-29 2013-04-10 Univ Arizona PROCESS FOR PROVIDING A FLEXIBLE SEMICONDUCTOR DEVICE AT HIGH TEMPERATURES AND FLEXIBLE SEMICONDUCTOR DEVICE THEREFOR
JP5671253B2 (ja) * 2010-05-07 2015-02-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2012021197A2 (en) 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of manufacturing electronic devices on both sides of a carrier substrate and electronic devices thereof
WO2012021196A2 (en) 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method for manufacturing electronic devices and electronic devices thereof
US8766240B2 (en) * 2010-09-21 2014-07-01 Universal Display Corporation Permeation barrier for encapsulation of devices and substrates
US9039909B2 (en) 2011-02-28 2015-05-26 Tokyo Electron Limited Plasma etching method, semiconductor device manufacturing method and computer-readable storage medium
US8883649B2 (en) * 2011-03-23 2014-11-11 International Business Machines Corporation Sidewall image transfer process
US8592321B2 (en) * 2011-06-08 2013-11-26 United Microelectronics Corp. Method for fabricating an aperture
US8603363B1 (en) * 2012-06-20 2013-12-10 Praxair Technology, Inc. Compositions for extending ion source life and improving ion source performance during carbon implantation
US8871639B2 (en) * 2013-01-04 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US9018103B2 (en) * 2013-09-26 2015-04-28 Lam Research Corporation High aspect ratio etch with combination mask
WO2015156891A2 (en) 2014-01-23 2015-10-15 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
US10381224B2 (en) 2014-01-23 2019-08-13 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
WO2017034644A2 (en) 2015-06-09 2017-03-02 ARIZONA BOARD OF REGENTS a body corporate for THE STATE OF ARIZONA for and on behalf of ARIZONA STATE UNIVERSITY Method of providing an electronic device and electronic device thereof
JP2017518638A (ja) 2014-05-13 2017-07-06 アリゾナ・ボード・オブ・リージェンツ・フォー・アンド・オン・ビハーフ・オブ・アリゾナ・ステイト・ユニバーシティＡｒｉｚｏｎａ Ｂｏａｒｄ Ｏｆ Ｒｅｇｅｎｔｓ Ｆｏｒ Ａｎｄ Ｏｎ Ｂｅｈａｌｆ Ｏｆ Ａｒｉｚｏｎａ Ｓｔａｔｅ Ｕｎｉｖｅｒｓｉｔｙ 電子デバイスを提供する方法およびその電子デバイス
TWI670768B (zh) * 2014-10-30 2019-09-01 日商日本瑞翁股份有限公司 電漿蝕刻方法
US9741742B2 (en) 2014-12-22 2017-08-22 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Deformable electronic device and methods of providing and using deformable electronic device
US10446582B2 (en) 2014-12-22 2019-10-15 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an imaging system and imaging system thereof
US10109794B2 (en) * 2015-06-08 2018-10-23 SK Hynix Inc. Semiconductor device including an etching stop layer and method of manufacturing the same
KR20160144187A (ko) * 2015-06-08 2016-12-16 에스케이하이닉스 주식회사 저항 메모리층 갖는 반도체 장치 및 그 제조방법
US9679850B2 (en) * 2015-10-30 2017-06-13 Taiwan Semiconductor Manufacturing Company Ltd. Method of fabricating semiconductor structure
CN105390441B (zh) * 2015-11-26 2019-02-05 上海集成电路研发中心有限公司 一种改善低介电常数介质层中通孔形貌的方法
US10242883B2 (en) 2017-06-23 2019-03-26 Lam Research Corporation High aspect ratio etch of oxide metal oxide metal stack
US10923416B2 (en) 2017-08-30 2021-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure with insulation layer and method of forming the same
WO2021231456A1 (en) * 2020-05-13 2021-11-18 Tokyo Electron Limited Method for dry etching silicon carbide films for resist underlayer applications

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US650678A (en) * 1900-02-21 1900-05-29 Harry Greenwood Sash-fastener.
JP2640174B2 (ja) * 1990-10-30 1997-08-13 三菱電機株式会社 半導体装置およびその製造方法
US5739579A (en) * 1992-06-29 1998-04-14 Intel Corporation Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections
JP3688726B2 (ja) 1992-07-17 2005-08-31 株式会社東芝 半導体装置の製造方法
JPH06349788A (ja) 1993-06-08 1994-12-22 Mitsubishi Electric Corp エッチング方法
JP3399154B2 (ja) 1995-05-22 2003-04-21 ソニー株式会社 積層絶縁膜のプラズマエッチング方法
JP3380947B2 (ja) 1995-07-13 2003-02-24 ソニー株式会社 低誘電率酸化シリコン系絶縁膜のプラズマエッチング方法
US6228751B1 (en) * 1995-09-08 2001-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TW371796B (en) * 1995-09-08 1999-10-11 Semiconductor Energy Lab Co Ltd Method and apparatus for manufacturing a semiconductor device
JP3395490B2 (ja) 1995-11-30 2003-04-14 ソニー株式会社 レジスト・アッシング方法およびこれに用いるアッシング装置
US5926739A (en) * 1995-12-04 1999-07-20 Micron Technology, Inc. Semiconductor processing method of promoting photoresist adhesion to an outer substrate layer predominately comprising silicon nitride
JP3453996B2 (ja) 1996-03-19 2003-10-06 ソニー株式会社 酸化シリコン系絶縁膜のプラズマエッチング方法
TW473857B (en) * 1996-04-26 2002-01-21 Hitachi Ltd Method of manufacturing semiconductor device
US5814563A (en) * 1996-04-29 1998-09-29 Applied Materials, Inc. Method for etching dielectric using fluorohydrocarbon gas, NH3 -generating gas, and carbon-oxygen gas
US5780163A (en) 1996-06-05 1998-07-14 Dow Corning Corporation Multilayer coating for microelectronic devices
JPH10125654A (ja) 1996-10-21 1998-05-15 Sharp Corp 半導体装置の製造方法
US6124154A (en) * 1996-10-22 2000-09-26 Seiko Epson Corporation Fabrication process for thin film transistors in a display or electronic device
EP0849796A3 (en) 1996-12-17 1999-09-01 Texas Instruments Incorporated Improvements in or relating to integrated circuits
JPH1131678A (ja) 1997-07-10 1999-02-02 Sony Corp 半導体装置の製造方法
EP0911697A3 (en) 1997-10-22 1999-09-15 Interuniversitair Microelektronica Centrum Vzw A fluorinated hard mask for micropatterning of polymers
DE69840609D1 (de) * 1997-10-22 2009-04-09 Imec Inter Uni Micro Electr Anisotropes Ätzen organischer Isolierschichten
US6303523B2 (en) * 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
GB9818831D0 (en) * 1998-08-29 1998-10-21 Ciba Sc Holding Ag Process for the manufacture of substituted amido phthalocyanine derivatives
US6635583B2 (en) * 1998-10-01 2003-10-21 Applied Materials, Inc. Silicon carbide deposition for use as a low-dielectric constant anti-reflective coating
US6168726B1 (en) * 1998-11-25 2001-01-02 Applied Materials, Inc. Etching an oxidized organo-silane film
JP3251554B2 (ja) * 1998-12-04 2002-01-28 キヤノン販売株式会社 成膜方法及び半導体装置の製造方法
US6028015A (en) * 1999-03-29 2000-02-22 Lsi Logic Corporation Process for treating damaged surfaces of low dielectric constant organo silicon oxide insulation material to inhibit moisture absorption
US6187666B1 (en) * 1999-06-08 2001-02-13 Advanced Micro Devices, Inc. CVD plasma process to fill contact hole in damascene process
US6114259A (en) * 1999-07-27 2000-09-05 Lsi Logic Corporation Process for treating exposed surfaces of a low dielectric constant carbon doped silicon oxide dielectric material to protect the material from damage
US6524963B1 (en) * 1999-10-20 2003-02-25 Chartered Semiconductor Manufacturing Ltd. Method to improve etching of organic-based, low dielectric constant materials
JP3400770B2 (ja) * 1999-11-16 2003-04-28 松下電器産業株式会社 エッチング方法、半導体装置及びその製造方法
US6485988B2 (en) * 1999-12-22 2002-11-26 Texas Instruments Incorporated Hydrogen-free contact etch for ferroelectric capacitor formation
JP3979791B2 (ja) * 2000-03-08 2007-09-19 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US6506678B1 (en) * 2000-05-19 2003-01-14 Lsi Logic Corporation Integrated circuit structures having low k porous aluminum oxide dielectric material separating aluminum lines, and method of making same
JP3403372B2 (ja) * 2000-05-26 2003-05-06 松下電器産業株式会社 有機膜のエッチング方法、半導体装置の製造方法及びパターンの形成方法
US6607675B1 (en) * 2000-08-29 2003-08-19 Applied Materials Inc. Method of etching carbon-containing silicon oxide films
US6451673B1 (en) * 2001-02-15 2002-09-17 Advanced Micro Devices, Inc. Carrier gas modification for preservation of mask layer during plasma etching

Cited By (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326279A (ja) * 2000-05-18 2001-11-22 Canon Sales Co Inc 半導体装置及びその製造方法
WO2002019408A2 (en) * 2000-08-29 2002-03-07 Applied Materials, Inc. Method of etching carbon-containing silicon oxide films
WO2002019408A3 (en) * 2000-08-29 2002-06-13 Applied Materials Inc Method of etching carbon-containing silicon oxide films
US6607675B1 (en) 2000-08-29 2003-08-19 Applied Materials Inc. Method of etching carbon-containing silicon oxide films
US6787446B2 (en) 2001-08-07 2004-09-07 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device
US6762127B2 (en) 2001-08-23 2004-07-13 Yves Pierre Boiteux Etch process for dielectric materials comprising oxidized organo silane materials
WO2003019642A1 (en) * 2001-08-23 2003-03-06 Applied Materials, Inc. Etch process for dielectric materials comprising oxidized organo silane materials
JP2003068706A (ja) * 2001-08-24 2003-03-07 Ulvac Japan Ltd エッチング方法
JP4585719B2 (ja) * 2001-08-24 2010-11-24 株式会社アルバック エッチング方法
US6914004B2 (en) 2001-09-28 2005-07-05 Texas Instruments Incorporated Method for via etching in organo-silica-glass
EP1308994A3 (en) * 2001-09-28 2004-06-16 Texas Instruments Incorporated Method for VIA etching in organo-silica-glass
US7115518B2 (en) 2001-10-02 2006-10-03 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device comprising forming holes in a multi-layer insulating film
US6905968B2 (en) 2001-12-12 2005-06-14 Applied Materials, Inc. Process for selectively etching dielectric layers
CN1322560C (zh) * 2001-12-12 2007-06-20 应用材料有限公司 用于选择性地蚀刻电介质层的工艺
WO2003050863A1 (en) * 2001-12-12 2003-06-19 Applied Materials, Inc. Process for selectively etching dielectric layers
JP4583706B2 (ja) * 2002-01-09 2010-11-17 マグナチップセミコンダクター有限会社 半導体素子の多層金属配線形成方法
JP2003282709A (ja) * 2002-01-09 2003-10-03 Hynix Semiconductor Inc 半導体素子の多層金属配線形成方法
JP2007036296A (ja) * 2002-03-27 2007-02-08 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法
JP4606399B2 (ja) * 2002-03-27 2011-01-05 パナソニック株式会社 電子デバイスの製造方法
JP4743470B2 (ja) * 2003-01-27 2011-08-10 日本エー・エス・エム株式会社 半導体基板上にＣｕ層と接触する膜を形成するための方法
JP2004235637A (ja) * 2003-01-27 2004-08-19 Asm Japan Kk エッチストップ層の２段階形成方法
JP2004296835A (ja) * 2003-03-27 2004-10-21 Applied Materials Inc ダマシン構造を形成する方法
WO2004090974A1 (ja) * 2003-04-08 2004-10-21 Matsushita Electric Industrial Co., Ltd. 電子デバイス及びその製造方法
JP4681215B2 (ja) * 2003-07-31 2011-05-11 株式会社アルバック 低誘電率層間絶縁膜のドライエッチング方法
JP2005051183A (ja) * 2003-07-31 2005-02-24 Ulvac Japan Ltd 低誘電率層間絶縁膜のドライエッチング方法
JP2005064392A (ja) * 2003-08-19 2005-03-10 Neomax Co Ltd ＳｉＣ単結晶基板の製造方法
JP4500029B2 (ja) * 2003-09-22 2010-07-14 株式会社アルバック 低誘電率層間絶縁膜のドライエッチング方法
JP2005101110A (ja) * 2003-09-22 2005-04-14 Ulvac Japan Ltd 低誘電率層間絶縁膜のドライエッチング方法
US10529539B2 (en) 2004-06-21 2020-01-07 Tokyo Electron Limited Plasma processing apparatus and method
US10546727B2 (en) 2004-06-21 2020-01-28 Tokyo Electron Limited Plasma processing apparatus and method
US8790490B2 (en) 2004-06-21 2014-07-29 Tokyo Electron Limited Plasma processing apparatus and method
US8603293B2 (en) 2004-06-21 2013-12-10 Tokyo Electron Limited Plasma processing apparatus and method
JP2011049591A (ja) * 2004-06-21 2011-03-10 Tokyo Electron Ltd プラズマエッチング装置およびプラズマエッチング方法、ならびにコンピュータ読み取り可能な記憶媒体
US10854431B2 (en) 2004-06-21 2020-12-01 Tokyo Electron Limited Plasma processing apparatus and method
US9490105B2 (en) 2004-06-21 2016-11-08 Tokyo Electron Limited Plasma processing apparatus and method
JP2011097063A (ja) * 2004-06-21 2011-05-12 Tokyo Electron Ltd プラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体
US7465670B2 (en) 2005-03-28 2008-12-16 Tokyo Electron Limited Plasma etching method, plasma etching apparatus, control program and computer storage medium with enhanced selectivity
JP2006286775A (ja) * 2005-03-31 2006-10-19 Tokyo Electron Ltd エッチング方法
JP4515309B2 (ja) * 2005-03-31 2010-07-28 東京エレクトロン株式会社 エッチング方法
JP2006302924A (ja) * 2005-04-15 2006-11-02 Hitachi High-Technologies Corp プラズマ処理方法およびプラズマ処理装置
JP4599212B2 (ja) * 2005-04-15 2010-12-15 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP2007049069A (ja) * 2005-08-12 2007-02-22 Nec Electronics Corp 半導体装置の製造方法および半導体装置
JP2007335621A (ja) * 2006-06-15 2007-12-27 Sony Corp 半導体装置の製造方法
WO2011039898A1 (ja) * 2009-10-02 2011-04-07 パナソニック株式会社 半導体装置の製造方法および半導体装置
US9293411B2 (en) 2011-10-04 2016-03-22 Sony Corporation Semiconductor device and manufacturing method of the same
US9627359B2 (en) 2011-10-04 2017-04-18 Sony Corporation Semiconductor device and manufacturing method of the same
CN109273430A (zh) * 2011-10-04 2019-01-25 索尼公司 半导体装置及其制造方法
US9425142B2 (en) 2011-10-04 2016-08-23 Sony Corporation Semiconductor device and manufacturing method of the same
JP2013080813A (ja) * 2011-10-04 2013-05-02 Sony Corp 半導体装置および半導体装置の製造方法
JP2016171258A (ja) * 2015-03-13 2016-09-23 芝浦メカトロニクス株式会社 プラズマ処理装置およびプラズマ処理方法
WO2016160104A1 (en) * 2015-04-02 2016-10-06 Applied Materials, Inc. Mask etch for patterning
US9852923B2 (en) 2015-04-02 2017-12-26 Applied Materials, Inc. Mask etch for patterning
WO2018084255A1 (ja) * 2016-11-07 2018-05-11 東京エレクトロン株式会社 被処理体を処理する方法
JP2018078138A (ja) * 2016-11-07 2018-05-17 東京エレクトロン株式会社 被処理体を処理する方法
KR20190075952A (ko) * 2016-11-07 2019-07-01 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법
US11081360B2 (en) 2016-11-07 2021-08-03 Tokyo Electron Limited Method for processing workpiece
KR102571380B1 (ko) 2016-11-07 2023-08-25 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법

Also Published As

Publication number Publication date
US20040106297A1 (en) 2004-06-03
JP3400770B2 (ja) 2003-04-28
US6632746B2 (en) 2003-10-14
US20100203733A1 (en) 2010-08-12
US20050221599A1 (en) 2005-10-06
US7985691B2 (en) 2011-07-26
US20020061654A1 (en) 2002-05-23
US7282452B2 (en) 2007-10-16
US7732339B2 (en) 2010-06-08

Similar Documents

Publication Publication Date Title
JP2001210627A (ja) エッチング方法、半導体装置及びその製造方法
JP5123924B2 (ja) 半導体集積回路装置の製造方法
JP3248492B2 (ja) 半導体装置及びその製造方法
US7439171B2 (en) Method for manufacturing electronic device
US8815745B2 (en) Reducing damage to low-K materials during photoresist stripping
US20100327413A1 (en) Hardmask open and etch profile control with hardmask open
KR101144022B1 (ko) 에칭된 웨이퍼로부터 포토레지스트 스트립 방법
KR20060114347A (ko) 레지스트 박리 동안 다공성 로우-ｋ 재료의 손상을방지하는 방법
JP2002110644A (ja) エッチング方法
JP2001223269A (ja) 半導体装置およびその製造方法
TW200524051A (en) Minimizing the loss of barrier materials during photoresist stripping
JP2003503848A (ja) 有機エッチング用の側壁保護のための方法および装置
US6881661B2 (en) Manufacturing method of semiconductor device
TWI234807B (en) Method of forming a copper wiring in a semiconductor device
US7172965B2 (en) Method for manufacturing semiconductor device
JP2000106357A (ja) 半導体装置の製造方法及び絶縁膜の形成方法
JP2005005697A (ja) 半導体装置の製造方法
US6627533B2 (en) Method of manufacturing an insulation film in a semiconductor device
JP2004071856A (ja) エッチング方法
JP2003243501A (ja) 半導体装置の製造方法
US20030087526A1 (en) Method of etching a mask layer and a protecting layer for metal contact windows
JPH1041471A (ja) 半導体装置およびその製造方法
KR20050063037A (ko) 반도체 장치의 다마신 구조의 금속 배선 형성 방법
KR20050063038A (ko) 반도체 장치의 다마신 구조의 금속 배선 형성 방법
JP2002367924A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090221

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110221

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120221

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130221

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130221

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140221

Year of fee payment: 11

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees