WO2011039898A1 - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
WO2011039898A1
WO2011039898A1 PCT/JP2010/001165 JP2010001165W WO2011039898A1 WO 2011039898 A1 WO2011039898 A1 WO 2011039898A1 JP 2010001165 W JP2010001165 W JP 2010001165W WO 2011039898 A1 WO2011039898 A1 WO 2011039898A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating film
film
semiconductor device
opening
etching
Prior art date
Application number
PCT/JP2010/001165
Other languages
English (en)
French (fr)
Inventor
小坂宜吉
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2011039898A1 publication Critical patent/WO2011039898A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

　本発明に係る半導体装置の製造方法では、第１絶縁膜、第２絶縁膜および第３絶縁膜が順次積層された積層膜を含む層間絶縁膜に開口を形成した後、当該開口の内部にプラズマ処理を行って変質層を形成する。この変質層を薬液処理により選択的に除去することにより、開口内部の第２絶縁膜からなる側壁面に、第１絶縁膜および第３絶縁膜からなる側壁面よりも大きい角度のテーパーが形成される。次に、配線埋め込み用の溝を、その底面が第２絶縁膜内に位置するように形成して開口上端部が開口下部よりも広がる形状にした後、銅膜が埋め込まれる。

Description

半導体装置の製造方法および半導体装置
　本発明は、特にデュアルダマシン法を用いる半導体装置の配線形成工程において、配線に電気的接続するためのアスペクト比の高い接続孔へ金属などの導電性材料を良好に埋め込むことができる技術に関する。
　半導体集積回路装置の高集積化に際し、半導体素子パターンの微細加工精度に対する要求はますます厳しいものとなってきている。特に多層配線の採用が進み、８層ないし９層の配線構造がとられている近年のシステムＬＳＩなどのデバイスにおいては、デュアルダマシン（Dual Damascene）法をはじめとした、絶縁膜の溝に配線を埋め込む埋め込み配線技術が採用されている。デュアルダマシン法とは上層と下層の配線層間を電気的に結ぶための接続孔と配線を埋め込む配線溝とを層間絶縁膜に形成した後、これら双方に同時に配線材料を埋め込み、ＣＭＰ（Chemical Mechanical Polishing）法で接続孔および配線溝の外側に存在する余分な配線材料を削り、表面が平坦化された配線および配線接続用プラグを同時に形成する技術である。このデュアルダマシン配線技術によると、配線とプラグとを１回の工程で形成することができるので、大幅なプロセスコストの低減を図ることができる。
　図７～図１０は従来のデュアルダマシン法による配線構造の製造方法を工程順に示す断面図である。製造方法を説明すると、まず図７（ａ）に示すように、半導体基板（図示省略）上に層間絶縁膜３０、層間絶縁膜３０に被覆された各種半導体素子（図示省略）、および層間絶縁膜３０に埋め込まれた下層配線３１を形成する。次に層間絶縁膜３０上にシリコン窒化膜（ＳｉＮ膜）からなるエッチングストッパー膜３２を形成し、その上に低誘電率の層間絶縁膜（ＳｉＯＣ膜）３３、シリコン酸化膜であるＴＥＯＳ膜３４を形成する。ＴＥＯＳ膜３４は、ＴＥＯＳを原材料ガスとしてＣＶＤ法で堆積される膜であり、後の工程で形成され、配線構造の一部となるバリアメタル膜から層間絶縁膜３３への汚染を防ぐためのキャップ絶縁膜として作用する。次にＴＥＯＳ膜３４上に一般にＢＡＲＣ膜と呼ばれる反射防止膜３５を塗布し、その上にリソグラフィ技術により接続孔パターンを開口したレジスト膜３６を形成する。
　次に図７（ｂ）に示す工程で、レジスト膜３６をマスクにして反射防止膜３５、ＴＥＯＳ膜３４および層間絶縁膜３３を、エッチングストッパー膜３２の表面が露出するまでエッチングし、接続孔３７ａを形成する。次に図８（ａ）に示す工程で、接続孔３７ａにレジスト３８を埋め込む。そしてＴＥＯＳ膜３４上に反射防止膜３９を塗布し、その上に配線溝パターンを開口したレジスト膜４０を形成する。次に図８（ｂ）に示す工程で、レジスト膜４０をマスクとして反射防止膜３９、ＴＥＯＳ膜３４をエッチング除去し、さらに層間絶縁膜３３を所定の深さまでエッチングすることによって配線溝４１ａを形成する。その後レジスト膜４０、反射防止膜３９およびレジスト３８をプラズマアッシングとウェット洗浄により除去する。
　次に図９（ａ）に示すように、最初の接続孔３７ａの底面に露出していたエッチングストッパー膜３２を除去すると、最初の底面がさらに下方へエッチングされた接続孔３７ｂと配線溝４１ｂとなる。次に図９（ｂ）に示すように、接続孔３７ｂおよび配線溝４１ｂの内部にバリア膜４２を堆積し、さらに電解メッキ用のシード膜として薄い銅膜４３を堆積した後、銅膜４３上に電解メッキ法により厚い銅膜４４を形成する。次に図１０に示すように、接続孔３７ｂおよび配線溝４１ｂの外部の銅膜４３、４４およびバリア膜４２、さらにＴＥＯＳ膜３４を例えばＣＭＰ法を用いて除去し、層間絶縁膜３３の表面を露出させることにより、銅膜４３、４４およびバリア膜４２からなる上層配線とそれに接続するプラグを形成する。このようして、デュアルダマシン法による銅の埋め込み多層配線構造を有する半導体装置が製造される（特許文献１参照）。
特開２００７－８４８９１号公報
　しかしながら一般にデュアルダマシン法では図９（ａ）、（ｂ）に示されるように、配線溝の内部と接続孔の内部とに配線材料を同時に埋め込む。このため従来から、配線溝の底面からさらに下方へ掘り下げられ、横方向寸法の微小化を進めることによってアスペクト比が高くなった接続孔内部には配線材料が埋め込まれ難いという問題があった。
　図１１は従来のデュアルダマシン法で配線構造を形成するときに生じる問題点を示す断面図である。図１１に示すように、従来の製造方法では、配線溝の底面に形成された接続孔の入口を含むコーナー部の側壁が垂直となりやすく、微細化が進むと接続孔の開口上部が一層狭くなる。このため例えばスパッタリングによって成膜されるバリアメタル膜４３、電解メッキシード膜としての銅膜４４は接続孔のコーナー部でオーバーハング４７を生じ、接続孔の開口上部寸法あるいは直径がバリア膜４３、銅膜４４の堆積でさらに狭くなる。こうした状態で銅膜４５を電解メッキ法で埋め込むと、オーバーハング４７に起因して接続孔内部にボイド４６が発生し易く、銅からなるプラグ部分の抵抗増加を招くとともにある場合にはプラグの導電性不良となる確率が高くなり、結果的に半導体集積回路装置の製造歩留まりや信頼性を低下させる。
　本発明は上記課題を解決するものであり、接続孔と配線溝とに金属のような配線用導電材料を埋め込む場合、配線層が微細化されてもボイドを形成することなく容易に埋め込みできるデュアルダマシン法を用いた半導体装置の製造方法および半導体装置を提供することを目的とする。
　上記従来の課題を解決するための本発明に係る半導体装置の製造方法は、基板上に設けられた下層配線の上にエッチングストッパー膜を堆積する工程と、前記エッチングストッパー膜の上に第１絶縁膜、第２絶縁膜および第３絶縁膜を順次堆積する工程と、前記第３絶縁膜、前記第２絶縁膜および前記第１絶縁膜を順次選択的にエッチングし、前記第３絶縁膜および前記第２絶縁膜を貫通して前記第１絶縁膜まで延びる開口を形成する工程と、前記開口の内部にガスのプラズマ処理を施す工程と、前記プラズマ処理工程の後、前記開口の内部に薬液処理を施す工程と、前記第３絶縁膜および前記第２絶縁膜の前記開口を含む領域を選択的にエッチングし、前記第２絶縁膜内で前記エッチングを停止して溝を形成する工程と、前記溝および前記開口内部に導電膜を埋め込む工程とを備えており、少なくとも前記第２絶縁膜の膜密度を前記第１絶縁膜の膜密度より小さく設定することを特徴とするものである。
　さらに上記製造方法の一形態として、前記第３絶縁膜および前記第２絶縁膜をエッチングして前記溝を形成する工程は、前記第３絶縁膜の前記開口を含む領域を選択的にエッチングし、前記第３絶縁膜内で前記エッチングを停止して溝部を形成する工程と、前記溝部の底面部においてさらに前記第３絶縁膜および前記第２絶縁膜を選択的にエッチングするとともに、前記開口の下の前記エッチングストッパー膜を選択的にエッチングして、前記下層配線の表面を露出させる工程とを含む。
　本発明に係る製造方法においては、前記第２絶縁膜の比誘電率が前記第１絶縁膜の比誘電率より小さいものとすることができる。また、前記第２絶縁膜はその内部に微細な空孔を多数有し、前記第１絶縁膜は前記空孔を有していないものとすることができる。あるいはまた、前記第１絶縁膜および前記第２絶縁膜がその内部に微細な空孔を多数有し、前記第２絶縁膜の空孔密度が前記第１絶縁膜の空孔密度より大きいものとすることができる。そして前記第１絶縁膜の比誘電率として２．８～３．５、前記第２絶縁膜の比誘電率として２．８以下となる材料膜を選ぶことができる。
　また、本発明に係る製造方法においては、前記プラズマ処理は酸素を含むガスのプラズマ処理とすることが望ましく、前記薬液処理はＨＦを含む薬液による処理とすることが望ましい。
　次に上記従来の課題を解決するための本発明に係る半導体装置は、基板上に設けられた下層配線と、前記下層配線上に、下から順にそれぞれ積層された第１絶縁膜、第２絶縁膜および第３絶縁膜と、前記第３絶縁膜および前記第２絶縁膜に形成され、前記第２絶縁膜中に底面を有する溝と、前記溝の底面から前記第２絶縁膜および前記第１絶縁膜を貫通し、前記下層配線に達する開口と、前記溝および前記開口内に埋め込まれた導電膜とを備え、
　少なくとも前記第２絶縁膜の膜密度は前記第１絶縁膜の膜密度より小さく、前記開口の上部の寸法は下部の寸法より大きいことを特徴とする構成を有する。
　本発明に係る半導体装置においては、前記第２絶縁膜の比誘電率を前記第１絶縁膜の比誘電率より小さいものとすることができる。また、前記第２絶縁膜はその内部に微細な空孔を多数有し、前記第１絶縁膜は前記空孔を有していないものとすることができる。あるいはまた、前記第１絶縁膜および前記第２絶縁膜はその内部に微細な空孔を多数有し、前記第２絶縁膜の空孔密度は前記第１絶縁膜の空孔密度より大きいものとすることができる。そして前記第１絶縁膜の比誘電率として２．８～３．５、前記第２絶縁膜の比誘電率として２．８以下となる材料を選ぶことができる。
　また本発明に係る半導体装置において、前記開口内部における前記第２絶縁膜の側壁面の、水平面に対する角度は、前記第１絶縁膜の側壁面の角度より小さいことが望ましく、さらにその第２絶縁膜の側壁面の前記角度を４５°～８０°にすることが望ましい。
　本発明に係る半導体装置の製造方法では、上に述べたように、第１、第２および第３絶縁膜からなる積層絶縁膜のうち、少なくとも第２絶縁膜の膜密度を第１絶縁膜の膜密度より小さく設定し、かつ積層絶縁膜に設けられた開口の内部にガスのプラズマ処理と、その後の薬液処理を施す工程を行う。このことにより第２絶縁膜の側壁面に特に大きいテーパーを付けることができるか、あるいは第２絶縁膜と第１絶縁膜にまたがる側壁面を階段状にできる。従って完成時の半導体装置において、導電膜を埋め込んで配線とするための溝の下に形成されて接続孔となる前記開口上部の寸法が下部より大きくなって開口の入口が広がる。このため、開口内へ埋め込まれる導電膜にボイドなどの埋め込み不良が発生せず導電性不良が防止され、デュアルダマシン法による配線形成工程が採用される半導体集積回路装置の製造歩留まりや信頼性を向上できる。
　また第２の絶縁膜としてその内部に微細な空孔を多数有する多孔質膜、または比誘電率が２．８以下の膜を用いると開口側壁面のテーパーや階段形状を容易に形成することができる。
図１（ａ）、図１（ｂ）は、本発明の実施形態による配線構造の製造方法を示す工程断面図である。 図２（ａ）、図２（ｂ）は、本発明の実施形態による配線構造の製造方法を示す工程断面図である。 図３（ａ）、図３（ｂ）は、本発明の実施形態による配線構造の製造方法を示す工程断面図である。 図４（ａ）、図４（ｂ）は、本発明の実施形態による配線構造の製造方法を示す工程断面図である。 図５は、本発明の実施形態による配線構造の製造方法を示す工程断面図である。 図６は、Ｌｏｗ－ｋ膜とＥＬＫ膜に対するＴＤＳ法による脱離ガス分析結果を示す図である。 図７（ａ）、図７（ｂ）は、配線構造の従来の製造方法を示す工程断面図である。 図８（ａ）、図８（ｂ）は、配線構造の従来の製造方法を示す工程断面図である。 図９（ａ）、図９（ｂ）は、配線構造の従来の製造方法を示す工程断面図である。 図１０は、配線構造の従来の製造方法を示す工程断面図である。 図１１は、従来の製造方法における問題点を説明する図である。
　図１～図５は本発明の実施形態によるデュアルダマシン法を用いた、半導体集積回路における多層配線構造の製造方法を示す工程断面図であり、以下これら図面を参照して上記実施形態による製造方法を説明する。まず図１（ａ）に示すように、シリコンなどの半導体基板（図示省略）上に各種半導体素子（図示省略）を形成し、その半導体素子を被覆するように酸化シリコン系の材料からなる層間絶縁膜１０および層間絶縁膜１０に埋め込まれた銅からなる下層配線１１形成する。上記層間絶縁膜１０および下層配線１１の表面は同一高さとなるように平坦化されている。
　次にＳｉXＣYＮZ（以下、簡単にＳｉＣＮという）膜で構成されるとともに、後に配線への接続孔１９ａを形成するためのエッチング工程においてエッチングストッパーとして作用するエッチングストッパー膜１２を層間絶縁膜１０の全面を覆うように形成する。この膜は例えばプラズマＣＶＤ法で堆積される。続いて例えば直鎖型分子構造を有するトリメチルシランやテトラメチルシランを原料として、低誘電率絶縁膜（以下Ｌｏｗ－ｋ膜という）１３をプラズマＣＶＤ法によりエッチングストッパー膜１２上に、例えば１５０ｎｍ程度形成する。Ｌｏｗ－ｋ膜１３はＳｉXＯYＣZ（以下簡単にＳｉＯＣ膜という）という形の酸化シリコン系の膜あるいは有機・無機ハイブリッド膜と称せられ、その比誘電率は少なくともＳｉＯ2膜（比誘電率３．９～４）より小さく普通２．８～３．５である。
　次にＬｏｗ－ｋ膜１３上に、例えば前記のトリメチルシランやテトラメチルシランと、いわゆるポロジェンと呼ばれるＳｉ－Ｏ結合などから構成される環状分子構造を含む有機化合物（例えば環状型シロキサン）とを混在させた材料を原料とし、ＳｉＯＣ系のシリコン酸化膜をプラズマＣＶＤ法によりＬｏｗ－ｋ膜１３と同じく成膜する。その後この膜に紫外線照射し多孔質低誘電率絶縁膜（Porous-Low-k膜）（以下ＥＬＫ膜（Extreme Low-k膜）という）１４に変化させる。このＥＬＫ膜１４の堆積膜厚は例えば１０～１００ｎｍ程度である。ＥＬＫ膜１４は膜中に比誘電率が真空に近い空隙を多数有する多孔質構造をとることによって２．２～２．８という非常に小さい比誘電率を示す。
　次にＥＬＫ膜１４上にＬｏｗ－ｋ膜１３と同一の形成方法を用い、同一の物性を有する低誘電率絶縁膜（Ｌｏｗ－Ｋ膜またはＳｉＯＣ膜）１５を例えば１００ｎｍ程度形成する。次に例えば減圧ＣＶＤ法によりテトラエトキソオキソシラン（ＴＥＯＳ）を原料として酸化シリコン系のＴＥＯＳ膜１６を例えば１００ｎｍ程度の厚さに形成する。このＴＥＯＳ膜１６は、後の工程で形成されるバリアメタル膜中の金属原子がＬｏｗ－ｋ膜１５へ侵入し、汚染するのを防止するため形成されるものである。次にＴＥＯＳ膜１６上に有機系の反射防止膜１７を塗布し、さらにその上にリソグラフィ技術により配線の接続孔となる開口パターンを備えたレジスト膜１８を形成する。
　次に図１（ｂ）に示すように、レジスト膜１８をマスクとし反射防止膜１７、ＴＥＯＳ膜１６、Ｌｏｗ－ｋ膜１５、ＥＬＫ膜１４、Ｌｏｗ－ｋ膜１３をエッチングストッパー膜１２が露出するまで順次異方性エッチングし、ほぼ垂直で凹凸のない一様な側壁面を有する接続孔１９ａを開口する。このエッチングは、例えばＩＣＰ（誘導結合プラズマ）方式のプラズマエッチング装置を用い、ＣＨＦ3流量：１０ｍｌ／ｍｉｎ（標準状態）、ＣＦ4流量：２０ｍｌ／ｍｉｎ（標準状態）、トータルガス圧力：１０Ｐａ、エッチングチャンバーの外部に設けられた上部コイル電極の印加電力：１０００Ｗ（１３．５６ＭＨｚ）、被エッチング基板を載置した下部電極の印加電力：２０００Ｗ（１３．５６ＭＨｚ）、下部電極温度：０度、エッチング時間：６０ｓｅｃの条件で行うことができる。
　次に図２（ａ）に示すように酸素プラズマアッシング処理によりレジスト膜１８と反射防止膜１７とを除去する。アッシングは、例えば平行平板電極を搭載したＲＩＥ方式プラズマアッシング装置を用い、Ｏ2流量：１００ｍｌ／ｍｉｎ（標準状態）、酸素ガス圧力：３０Ｐａ、被処理基板を載置した下部電極の印加電力：３００Ｗ（１３．５６ＭＨｚ）、アッシング時間：３０ｓｅｃの条件で行うことができる。このプラズマアッシング処理はレジスト膜１８および反射防止膜１７を除去すると同時に、接続孔１９ａの内部側壁面に露出するＬｏｗ－ｋ膜１３、１５とＥＬＫ膜１４の表面部にプラズマ変質層２０を形成するが、このプラズマ変質層２０はアッシングプラズマ衝撃によって形成された欠陥生成層であると推定される。Ｌｏｗ－ｋ膜１３、１５とＥＬＫ膜１４とでは上述のように膜質が異なるためにプラズマ衝撃による変質効果が異なる。すなわちＬｏｗ－ｋ膜１３および１５よりＥＬＫ膜１４の方が変質の程度が大きく、これにより図２（ａ）のようにＥＬＫ膜１４において側壁面からより深くプラズマ変質層が形成されると考えられる。
　ここでＬｏｗ－ｋ膜とＥＬＫ膜との変質効果の違いについてさらに説明する。Ｌｏｗ－ｋ膜は上に述べたように、例えばトリメチルシランやテトラメチルシランを原料としたＣＶＤ法により成膜する。このようなＬｏｗ－ｋ膜は微視的に見ても概ね一様な原子密度分布を有する構造をしている。これに対してＥＬＫ膜は、例えばトリメチルシランやテトラメチルシランとポロジェンを混在させた材料を原料としてＣＶＤ法により成膜した後、紫外線照射によって形成される。紫外線照射を行うと成膜直後のＥＬＫ膜中のポロジェン物質に対応する環状分子構造部が除去され、そのあとに微小な空孔が形成されることになる。このようにしてＥＬＫ膜はＬｏｗ－ｋ膜と同じ酸化シリコン系あるいはＳｉＯＣ系の膜であるにもかかわらず膜中に多数の空孔（細孔）を有するものとなるが、空孔の誘電率は約１であるから、膜全体としての平均比誘電率はＬｏｗ－ｋ膜と比較して小さくなる。空孔のＳＡＸＳ（Small Angle X-Ray Scattering）法によって算出される寸法は１ｎｍ～６ｎｍ程度である。ＥＬＫ膜はまた空孔の存在によりＬｏｗ－ｋ膜に比較して膜密度が低い膜ともいえる。
　ＥＬＫ膜中には極めて多数の空孔が存在するため、ＥＬＫ膜を酸素プラズマアッシングした場合その空孔内に酸素原子が多く入り込みトリメチルシランやテトラメチルシラン原料を起源とするＳｉ－ＣＨ3結合の切断およびポロジェン起源のＳｉ－Ｏ結合の切断による分子構造的なダメージ、変質を容易に引き起こす。Ｌｏｗ－ｋ膜にも確かに分子構造的なダメージ、変質が生じているが基本的に空孔が存在しないのでその程度は小さいといえる。
　ＥＬＫ膜とＬｏｗ－ｋ膜との膜質の差は以下のような実験からも示される。図６は、昇温脱離ガス分析法（ＴＤＳ法）によりＬｏｗ－ｋ膜とＥＬＫ膜の吸湿性を評価した結果を示すグラフである。縦軸は真空中で試料にランプ光を照射し、光吸収により昇温した際の試料から脱離するガスの質量分析から得た強度である。図６からわかるようにＥＬＫ膜の方がＬｏｗ－ｋ膜より２倍脱離ガス強度が高い、逆に言えばそれだけ水分吸収、吸湿性が高いことから、Ｌｏｗ－ｋ膜より２倍程度ダメージが入り易いといえる。このことは、図２（ａ）で説明すると、Ｌｏｗ－ｋ膜１３、１５よりＥＬＫ膜１４のほうが横方向により大きい領域にわたって変質層２０が生じることに対応する。
　次に図２（ｂ）に示すように例えばＨＦの純水希釈液を用いて薬液洗浄処理すると、Ｌｏｗ－ｋ膜１３、１５およびＥＬＫ膜１４のそれぞれにおいて、プラズマ変質層２０とそれ以外の部分とにエッチング速度の差があるのでプラズマ変質層２０を選択的に除去することができる。この薬液処理で接続孔１９ａの側壁面２１にはＬｏｗ－ｋ膜１３、１５、ＥＬＫ膜１４のプラズマ変質層２０の厚みに応じた凹凸ができる。次に図３（ａ）に示すように接続孔１９ａを含む全面にレジスト２２を塗布し、酸素を含むエッチングガスを用いたプラズマでエッチバックを行い、接続孔１９ａの外部に塗布されたレジスト２２を除去し、接続孔１９ａの内部にのみレジスト２２を埋め込む。さらにＴＥＯＳ膜１６上に有機系の反射防止膜２３を塗布し、次にリソグラフィ技術により配線溝となる開口パターンを備えたレジスト膜２４を形成する。
　次に図３（ｂ）に示すように、レジストパターン２４をマスクとして反射防止膜２３、およびＴＥＯＳ膜１６を順次エッチングし、さらにレジスト２２を含めてＬｏｗ－ｋ膜１５をその膜厚より小さい所定の深さまでエッチングして配線溝２５ａを形成する。このときのエッチングは、例えばＩＣＰ方式のプラズマエッチング装置を用い、ＣＦ4流量：１００ｍｌ／ｍｉｎ（標準状態）、Ｎ2流量：５０ｍｌ／ｍｉｎ（標準状態）、トータルガス圧力：１０Ｐａ、エッチングチャンバーの外部に設けられた上部コイル電極の印加電力：５００Ｗ（１３．５６ＭＨｚ）、被エッチング基板を載置する下部電極の印加電力：１００Ｗ（１３．５６ＭＨｚ）、下部電極の温度：２０℃の条件で行うことができる。
　次に図４（ａ）に示すように、接続孔１９ａに埋め込まれていたレジスト２２、レジスト膜２４、反射防止膜２３を酸素を含むガスによるプラズマアッシングとそれに続く純水で希釈したＨＦ薬液により除去、洗浄する。この工程後ＥＬＫ膜１４の側壁面の傾斜角度を水平面に対して４５°～８０°とすることができる。この角度はＬｏｗ－ｋ膜１３、１５の側壁面に形成される角度より小さい。次に図４（ｂ）に示すように、配線溝２５ａの底面となっているＬｏｗ－ｋ膜１５を貫通し、さらにＥＬＫ膜１４をその膜厚より小さい深さまでエッチングを行い、ＥＬＫ膜１４の深さ方向の途中でエッチングを停止させて配線溝２５ｂとする。この際のエッチング停止はプラズマ放射光の光強度変化をモニターする公知のＥＰＤ（End Point Detector）を用い、Ｌｏｗ－ｋ膜１５のエッチング終点検出を行うことによって制御可能である。具体的には、エッチング処理中のプラズマ放射光のうち、Ｌｏｗ－ｋ膜１５が除去されてＥＬＫ膜１４が露出した際に光強度が変化する特定波長（例えばＣＯの波長４８３ｎｍ）の光を常時計測し、当該光の強度に変化が生じたことを検出することで精度良くエッチングを停止させることができる。
　このエッチングによって、銅表面の酸化を防ぐために、図１（ａ）～図４（ａ）に示す工程で下層配線１１を被覆していたエッチングストッパー膜１２の接続孔１９ａ底面の残部がすべてエッチングされ、下層配線１１の表面が露出する。このときのエッチングは、例えばＩＣＰ方式のプラズマエッチング装置を用い、Ｃ4Ｆ8流量：１０ｍｌ／ｍｉｎ（標準状態）、ＣＦ4流量：１００ｍｌ／ｍｉｎ（標準状態）、トータルガス圧力：２０Ｐａ、エッチングチャンバーの外部に設けられた上部コイル電極の印加電力：５００Ｗ（１３．５６ＭＨｚ）、被エッチング基板を載置する下部電極の印加電力：３００Ｗ（１３．５６ＭＨｚ）、下部電極の温度：２０℃の条件で行うことができる。
　次に図５に示すように接続孔１９ｂおよび配線溝２５ｂの内部を含み、接続孔１９ｂの側壁において３ｎｍ程度、その底部において２０ｎｍ程度、配線溝２５ｂの側壁およびその底部において５ｎｍ程度の膜厚となるように窒化タンタルバリアメタル膜２６をスパッタリング法を用いて堆積する。次にＡｒガスのような希ガスまたは不活性ガスを用いてスパッタエッチングにより接続孔１９ｂ底部のバリア膜２６を１０ｎｍ程度残存するようにエッチングを行う。次に電解メッキ用のシード膜として薄い銅膜２７をスパッタリング法により堆積した後、電解メッキ法により銅膜２７上に銅膜２８を形成する。次に接続孔１９ｂおよび配線溝２５ｂの外部に形成されていた銅膜２８および薄い銅膜２７、バリアメタル膜２６、ＴＥＯＳ膜１６を例えばＣＭＰ法を用いて除去することにより、銅膜２７、２８およびバリアメタル膜２６からなる配線溝２５ｂに埋め込まれた上層配線、この上層配線と下層配線１１とを接続する接続孔１９ｂに埋め込まれたプラグを形成する。
　本発明によるデュアルダマシン法を用いた配線構造形成工程は、図２（ａ）の工程でＬｏｗ－ｋ膜１３とＥＬＫ膜１４に形成されたプラズマ変質層２０大きさの差を利用し、図２（ｂ）の工程に示すように接続孔１９ａ内におけるＬｏｗ－ｋ膜１３の側壁と比較してＥＬＫ膜１４の側壁に、より大きいテーパーをつけるものである。あるいはＥＬＫ膜１４に形成されるプラズマ変質層２０が酸素プラズマアッシング処理する前のＥＬＫ膜側壁面と平行に一様な厚さで生じる場合は、図５の接続孔１９ｂのコーナーを含む上部は階段状になる。このＥＬＫ膜１４の大きいテーパーまたは階段形状により接続孔１９ａの上部開口寸法を下部より大きく広げることができるので、バリアメタル膜２６、銅シード膜２７がオーバーハング形状に堆積されることを抑制し、各膜の膜厚を接続孔１９ｂの上部コーナーにおいてもその側壁においてもほぼ均一に形成することができる。従ってその後のメッキ法による銅膜２８などの導電膜埋め込み時の埋め込み不良、ボイド形成、プラグ導電性不良を防止することができる。
　上記実施形態では、空孔が基本的に存在しないＬｏｗ－ｋ膜と多孔質のＥＬＫ膜との組み合わせ構造を用いたが、Ｌｏｗ－ｋ膜に代えて内部にＥＬＫ膜より小さい空孔密度を有する多孔質の絶縁膜としても上記実施形態と同様の効果がある。また本発明に係る方法ではＥＬＫ膜を用いたため、自動的に図５に示す膜１２～１５の積層膜からなる層間絶縁膜が全体として低誘電率化されたことになるので上下配線層間の寄生容量を低減させ、半導体集積回路の高速化にも寄与する。
　以上説明したように、本発明によるデュアルダマシン法を用いた多層配線形成方法は、配線となる金属のような導電材料をボイドを生じることなく配線溝や接続孔に埋め込むことができるので、半導体集積回路装置のより微細なパターン寸法を有する多層配線形成に有用である。
１０、３０　層間絶縁膜
１１、３１　下層配線
１２、３２　エッチングストッパー膜
１３、１５、３３　Ｌｏｗ－ｋ膜
１４　ＥＬＫ膜
１６、３４　ＴＥＯＳ膜
１７、２３、３５、３９　反射防止膜
１８、２４、３６、４０　レジスト膜
１９ａ、１９ｂ、３７ａ、３７ｂ　接続孔
２０　プラズマ変質層
２１　側壁面
２２、３８　レジスト
２５ａ、２５ｂ、４１ａ、４１ｂ　配線溝
２６、４２　バリアメタル膜
２７、２８、４３、４４　銅膜

Claims (19)

  1. 　基板上に設けられた下層配線の上にエッチングストッパー膜を堆積する工程と、
    　前記エッチングストッパー膜の上に第１絶縁膜、第２絶縁膜および第３絶縁膜を順次堆積する工程と、
    　前記第３絶縁膜、前記第２絶縁膜および前記第１絶縁膜を順次選択的にエッチングし、前記第３絶縁膜および前記第２絶縁膜を貫通して前記第１絶縁膜まで延びる開口を形成する工程と、
    　前記開口の内部にガスのプラズマ処理を施す工程と、
    　前記プラズマ処理工程の後、前記開口の内部に薬液処理を施す工程と、
    　前記第３絶縁膜および前記第２絶縁膜の前記開口を含む領域を選択的にエッチングし、前記第２絶縁膜内で前記エッチングを停止して溝を形成する工程と、
    　前記溝および前記開口内部に導電膜を埋め込む工程とを備え、
    　少なくとも前記第２絶縁膜の膜密度は前記第１絶縁膜の膜密度より小さいことを特徴とする半導体装置の製造方法。
  2. 　前記第３絶縁膜および前記第２絶縁膜をエッチングして前記溝を形成する工程は、
    　前記第３絶縁膜の前記開口を含む領域を選択的にエッチングし、前記第３絶縁膜内で前記エッチングを停止して溝部を形成する工程と、
    　前記溝部の底面部においてさらに前記第３絶縁膜および前記第２絶縁膜を選択的にエッチングするとともに、前記開口の下の前記エッチングストッパー膜を選択的にエッチングして、前記下層配線の表面を露出させる工程と、
    を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 　前記第２絶縁膜の比誘電率は前記第１絶縁膜の比誘電率より小さいことを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 　前記第２絶縁膜はその内部に微細な空孔を多数有し、前記第１絶縁膜は前記空孔を有していないことを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 　前記第１絶縁膜および前記第２絶縁膜はその内部に微細な空孔を多数有し、前記第２絶縁膜の空孔密度は前記第１絶縁膜の空孔密度より大きいことを特徴とする請求項３に記載の半導体装置の製造方法。
  6. 　前記第１絶縁膜の比誘電率は２．８～３．５であり、前記第２絶縁膜の比誘電率は２．８以下であることを特徴とする請求項４に記載の半導体装置の製造方法。
  7. 　前記プラズマ処理は、酸素を含むガスのプラズマ処理であることを特徴とする請求項５に記載の半導体装置の製造方法。
  8. 　前記プラズマ処理は、酸素を含むガスのプラズマ処理であることを特徴とする請求項６に記載の半導体装置の製造方法。
  9. 　前記薬液処理はＨＦを含む薬液による処理であることを特徴とする請求項７に記載の半導体装置の製造方法。
  10. 　前記薬液処理はＨＦを含む薬液による処理であることを特徴とする請求項８に記載の半導体装置の製造方法。
  11. 　基板上に設けられた下層配線と、
    　前記下層配線上に、下から順にそれぞれ積層された第１絶縁膜、第２絶縁膜および第３絶縁膜と、
    　前記第３絶縁膜および前記第２絶縁膜に形成され、前記第２絶縁膜中に底面を有する溝と、
    　前記溝の底面から前記第２絶縁膜および前記第１絶縁膜を貫通し、前記下層配線に達する開口と、
    　前記溝および前記開口内に埋め込まれた導電膜とを備え、
    　少なくとも前記第２絶縁膜の膜密度は前記第１絶縁膜の膜密度より小さく、前記開口の上部の寸法は下部の寸法より大きいことを特徴とする半導体装置。
  12. 　前記第２絶縁膜の比誘電率は前記第１絶縁膜の比誘電率より小さいことを特徴とする請求項１１に記載の半導体装置。
  13. 　前記第２絶縁膜はその内部に微細な空孔を多数有し、前記第１絶縁膜は前記空孔を有していないことを特徴とする請求項１２に記載の半導体装置。
  14. 　前記第１絶縁膜および前記第２絶縁膜はその内部に微細な空孔を多数有し、前記第２絶縁膜の空孔密度は前記第１絶縁膜の空孔密度より大きいことを特徴とする請求項１２に記載の半導体装置。
  15. 　前記第１絶縁膜の比誘電率は２．８～３．５であり、前記第２絶縁膜の比誘電率は２．８以下であることを特徴とする請求項１３に記載の半導体装置。
  16. 　前記開口内部における前記第２絶縁膜の側壁面の、水平面に対する角度は、前記第１絶縁膜の側壁面の角度より小さいことを特徴とする請求項１４に記載の半導体装置。
  17. 　前記開口内部における前記第２絶縁膜の側壁面の、水平面に対する角度は、前記第１絶縁膜の側壁面の角度より小さいことを特徴とする請求項１５に記載の半導体装置。
  18. 　前記第２絶縁膜の側壁面の前記角度は４５°～８０°であることを特徴とする請求項１６に記載の半導体装置。
  19. 　前記第２絶縁膜の側壁面の前記角度は４５°～８０°であることを特徴とする請求項１７に記載の半導体装置。
PCT/JP2010/001165 2009-10-02 2010-02-23 半導体装置の製造方法および半導体装置 WO2011039898A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009230215A JP2011077468A (ja) 2009-10-02 2009-10-02 半導体装置の製造方法および半導体装置
JP2009-230215 2009-10-02

Publications (1)

Publication Number Publication Date
WO2011039898A1 true WO2011039898A1 (ja) 2011-04-07

Family

ID=43825752

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/001165 WO2011039898A1 (ja) 2009-10-02 2010-02-23 半導体装置の製造方法および半導体装置

Country Status (2)

Country Link
JP (1) JP2011077468A (ja)
WO (1) WO2011039898A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9549979B2 (en) 2009-09-30 2017-01-24 Lonza Ltd. Arabinogalactan for enhancing the adaptive immune response
US9559136B2 (en) 2014-02-13 2017-01-31 Canon Kabushiki Kaisha Semiconductor device manufacturing method, and photoelectric conversion device
CN110828370A (zh) * 2018-08-07 2020-02-21 三星电子株式会社 半导体器件及其制造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335456A (ja) * 1997-05-09 1998-12-18 United Microelectron Corp 集積回路の製造方法
JPH1197651A (ja) * 1997-07-23 1999-04-09 Toshiba Corp 半導体装置及びその製造方法
JP2001210627A (ja) * 1999-11-16 2001-08-03 Matsushita Electric Ind Co Ltd エッチング方法、半導体装置及びその製造方法
JP2003100867A (ja) * 2001-09-26 2003-04-04 Fujitsu Ltd 半導体装置の製造方法及び半導体装置用洗浄液
JP2005019585A (ja) * 2003-06-25 2005-01-20 Nec Electronics Corp 半導体装置およびその製造方法
JP2006060166A (ja) * 2004-08-24 2006-03-02 Matsushita Electric Ind Co Ltd 電子デバイス及びその製造方法
JP2007005679A (ja) * 2005-06-27 2007-01-11 Consortium For Advanced Semiconductor Materials & Related Technologies 半導体装置、及び半導体装置の製造方法
JP2007165603A (ja) * 2005-12-14 2007-06-28 Matsushita Electric Ind Co Ltd 配線構造の製造方法
JP2008108892A (ja) * 2006-10-25 2008-05-08 Denso Corp 半導体装置の配線形成方法及び配線
JP2009124157A (ja) * 2008-12-19 2009-06-04 Renesas Technology Corp 配線構造の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335456A (ja) * 1997-05-09 1998-12-18 United Microelectron Corp 集積回路の製造方法
JPH1197651A (ja) * 1997-07-23 1999-04-09 Toshiba Corp 半導体装置及びその製造方法
JP2001210627A (ja) * 1999-11-16 2001-08-03 Matsushita Electric Ind Co Ltd エッチング方法、半導体装置及びその製造方法
JP2003100867A (ja) * 2001-09-26 2003-04-04 Fujitsu Ltd 半導体装置の製造方法及び半導体装置用洗浄液
JP2005019585A (ja) * 2003-06-25 2005-01-20 Nec Electronics Corp 半導体装置およびその製造方法
JP2006060166A (ja) * 2004-08-24 2006-03-02 Matsushita Electric Ind Co Ltd 電子デバイス及びその製造方法
JP2007005679A (ja) * 2005-06-27 2007-01-11 Consortium For Advanced Semiconductor Materials & Related Technologies 半導体装置、及び半導体装置の製造方法
JP2007165603A (ja) * 2005-12-14 2007-06-28 Matsushita Electric Ind Co Ltd 配線構造の製造方法
JP2008108892A (ja) * 2006-10-25 2008-05-08 Denso Corp 半導体装置の配線形成方法及び配線
JP2009124157A (ja) * 2008-12-19 2009-06-04 Renesas Technology Corp 配線構造の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9549979B2 (en) 2009-09-30 2017-01-24 Lonza Ltd. Arabinogalactan for enhancing the adaptive immune response
US9559136B2 (en) 2014-02-13 2017-01-31 Canon Kabushiki Kaisha Semiconductor device manufacturing method, and photoelectric conversion device
CN110828370A (zh) * 2018-08-07 2020-02-21 三星电子株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
JP2011077468A (ja) 2011-04-14

Similar Documents

Publication Publication Date Title
US7541276B2 (en) Methods for forming dual damascene wiring for semiconductor devices using protective via capping layer
US8564136B2 (en) Semiconductor device and method for fabricating the same
TW201727709A (zh) 具有楔形鑲嵌孔洞之半導體結構及其製造方法
JP2006510195A (ja) キャップ層を有する半導体相互接続構造上に金属層を堆積させる方法
JP2007250706A (ja) 半導体装置の製造方法
WO2007091574A1 (ja) 多層配線構造および多層配線の製造方法
US7795133B2 (en) Semiconductor device and method of manufacturing the same
KR100824637B1 (ko) Ｎｏｒ 플래쉬 디바이스 및 그의 제조 방법
JP4567587B2 (ja) 半導体装置の製造方法
US7781301B2 (en) Method of fabricating semiconductor device
US20080188074A1 (en) Peeling-free porous capping material
JP5147751B2 (ja) 半導体装置の製造方法
WO2011039898A1 (ja) 半導体装置の製造方法および半導体装置
JP2006216809A (ja) 半導体装置及びその製造方法
US7091612B2 (en) Dual damascene structure and method
JP4684866B2 (ja) 半導体装置の製造方法
US7482275B2 (en) Plasma treatment method and method of manufacturing semiconductor device
JP2009004633A (ja) 多層配線構造および製造方法
KR100709161B1 (ko) 반도체 장치의 제조 방법
JPWO2007142172A1 (ja) 多層配線製造方法と多層配線構造と多層配線製造装置
JP2009026866A (ja) 半導体装置及びその製造方法
JP4447433B2 (ja) 半導体装置の製造方法及び半導体装置
JP2007067324A (ja) 半導体装置の製造方法
JP2005203568A (ja) 半導体装置の製造方法及び半導体装置
JP2008053308A (ja) 半導体装置の製造方法およびプラズマ処理装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10820025

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10820025

Country of ref document: EP

Kind code of ref document: A1