JP2009124157A - 配線構造の製造方法 - Google Patents
配線構造の製造方法 Download PDFInfo
- Publication number
- JP2009124157A JP2009124157A JP2008324268A JP2008324268A JP2009124157A JP 2009124157 A JP2009124157 A JP 2009124157A JP 2008324268 A JP2008324268 A JP 2008324268A JP 2008324268 A JP2008324268 A JP 2008324268A JP 2009124157 A JP2009124157 A JP 2009124157A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- forming
- via hole
- film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 基板1上に形成されたp−SiOC膜12内に、第1配線15と、第1ダミー配線15aを形成する。次に、p−SiOC膜22を形成し、p−SiOC膜22上にキャップ膜23を形成する。キャップ膜23及びp−SiOC膜22内に、第1配線15と接続するビア28と第2配線29とからなるデュアルダマシン配線を形成するとともに、孤立したビア28の周辺にダミービア28aを形成する。
【選択図】図2
Description
図12及び図13に示すように、層間絶縁膜30内に、第1配線(M1)15と接続するビア28と、該ビア28と接続する第2配線(M2)29とからなるデュアルダマシン配線が形成されている。また、配線パターンの粗密間差をなくすために、第1配線15の周辺に第1ダミー配線15aが形成され、第2配線29の周辺に第2ダミー配線29aが形成されている。
第1配線と絶縁膜とを含む第1の層を形成する工程と、
前記第1の層の上に、前記第1配線および前記絶縁膜に接触させて、窒素原子を含むストッパ膜を形成する工程と、
前記ストッパ膜の上に層間絶縁膜を形成する工程と、
前記第1配線と対向する位置において前記ストッパ膜に到達する第1ビアホールと、前記絶縁膜と対向する位置において前記ストッパ膜に到達する第2ビアホールと、を前記層間絶縁膜に形成する工程と、
前記層間絶縁膜上に化学増幅型レジストでレジストパターンを形成し、前記第2ビアホールをレジストで埋める工程と、
前記レジストパターンをエッチングマスクとして、前記層間絶縁膜の上方部分のみをエッチングすることにより、前記第1ビアホールの上部に第2配線のための溝を形成する工程と、
前記溝および前記第1ビアホールに導電材料を埋め込むことにより、前記第2配線およびビアを形成する工程と、
を有することを特徴とする。
先ず、配線構造について説明する。
図1は、本発明の実施の形態1による半導体装置における配線構造を説明するための概略上面図である。図2は、図1に示した配線構造であって、デュアルダマシン法を用いて製造した配線構造のA−A’断面図である。
基板1上に、層間絶縁膜2としてのHDP酸化膜が形成されている。ここで、基板1は、例えば、10Ω・cmの比抵抗を有するP型シリコンウェハである。HDP酸化膜2上にストッパ膜11としてのp−SiC膜が形成され、このp−SiC膜11上に低誘電率膜12としてのp−SiOC膜が形成されている。p−SiC膜11及びp−SiOC膜12内には第1配線(M1)15が形成され、この第1配線15の周辺に第1ダミー配線(M1_D)15aが形成されている。この第1ダミー配線15aは、例えば1μm×1μmのサイズを有し、2μmのピッチで形成されている。
孤立したデュアルダマシン配線28,29の周辺には、何れの配線にも接続しないダミービア28aと、第2ダミー配線29aとが形成されている。このダミービア28aは、例えば、寸法が0.15μmであり、0.5μmのピッチで形成されている。また、第2ダミー配線29aは、例えば1μm×1μmのサイズを有し、2μmのピッチで形成されている。
図3は、図2(a)に示した配線構造の製造方法を説明するための工程断面図である。
先ず、図示しないが、基板1内に、STI(shallow trench isolation)法を用いて深さが例えば300nmのトレンチを形成する。
次に、基板1上にHDP−CVD法を用いて酸化膜(以下「HDP酸化膜」という。)2を例えば1000nmの膜厚で形成し、CMP法を用いてHDP酸化膜2を300nm研磨する。次に、HDP酸化膜2上に、CVD法を用いてp−SiC膜11を例えば50nmの膜厚で形成する。そして、その上にCVD法を用いてp−SiOC膜12を例えば400nmの膜厚で形成し、CMP法を用いてp−SiOC膜12を150nmだけ研磨する。さらに、p−SiOC膜12上に、第1配線/第1ダミー配線形成用の化学増幅型のレジストパターン(以下「レジストパターン」という。)13を形成する。これにより、図3(a)に示すような構造が得られる。
また、近接効果による孤立ビアと密集ビアとの粗密間差が抑制されるため、ビア28の寸法制御性が向上する。
図4は、本発明の実施の形態2による半導体装置における配線構造を説明するための概略上面図である。図5は、図4に示した配線構造であって、デュアルダマシン法を用いて製造した配線構造のB−B’断面図である。
従って、本実施の形態2によれば、実施の形態1で得られる効果と同様の効果が得られる。
さらに、本実施の形態2において、デュアルダマシン法を用いることにより、太い配線幅を有する第1及び第2配線15,29のストレスマイグレーションを低減することができる。
図6は、本発明の実施の形態3による半導体装置における配線構造を説明するための概略上面図である。図7は、図6に示した配線構造であって、デュアルダマシン法を用いて製造した配線構造のC−C’断面図である。
従って、本実施の形態3によれば、実施の形態1で得られる効果と同様の効果が得られる。
また、回路的容量をほとんど増加させることなく、ストレスマイグレーションによるビア抵抗上昇や断線不良を抑制することができる。
さらに、本実施の形態3において、デュアルダマシン法を用いることにより、太い配線幅を有する第1及び第2配線15,29のストレスマイグレーションを低減することができる。
図8は、本発明の実施の形態4による半導体装置における配線構造を説明するための概略上面図である。図9は、図8に示した配線構造であって、デュアルダマシン法を用いて製造した配線構造のD−D’断面図である。
従って、本実施の形態4によれば、実施の形態1〜3で得られる効果と同様の効果が得られる。また、本実施の形態4は、特に線幅が太い配線15,29を形成する際のストレスマイグレーション低減に好適である。
図10は、本発明の実施の形態5による半導体装置における配線構造を説明するための概略上面図である。図11は、図10に示した配線構造であって、デュアルダマシン法を用いて製造した配線構造のE−E’断面図である。
本実施の形態5では、図10及び図11に示すように、第1配線15の周辺に、線幅0.5μmのラインパターンからなる第1ダミー配線15bを2μmピッチで形成した。さらに、第2配線29の周辺に、第1ダミー配線15bと直交するように、線幅0.5μmのラインパターンからなる第2ダミー配線29bを2μmピッチで形成した。さらに、第1ダミー配線15bと第2ダミー配線29bとの交点にダミービア28dを配置した。これにより、第1及び第2ダミー配線15b,29bとダミービア28dとからなるダミーパターンを同一電位とした。さらに、第1及び第2ダミー配線15b,29b並びにダミービア28dの少なくとも1つをグランド電位と接続した。
Claims (7)
- 第1配線と絶縁膜とを含む第1の層を形成する工程と、
前記第1の層の上に、前記第1配線および前記絶縁膜に接触させて、窒素原子を含むストッパ膜を形成する工程と、
前記ストッパ膜の上に層間絶縁膜を形成する工程と、
前記第1配線と対向する位置において前記ストッパ膜に到達する第1ビアホールと、前記絶縁膜と対向する位置において前記ストッパ膜に到達する第2ビアホールと、を前記層間絶縁膜に形成する工程と、
前記層間絶縁膜上に化学増幅型レジストでレジストパターンを形成し、前記第2ビアホールをレジストで埋める工程と、
前記レジストパターンをエッチングマスクとして、前記層間絶縁膜の上方部分のみをエッチングすることにより、前記第1ビアホールの上部に第2配線のための溝を形成する工程と、
前記溝および前記第1ビアホールに導電材料を埋め込むことにより、前記第2配線およびビアを形成する工程と、
を有することを特徴とする配線構造の製造方法。 - 第1配線と絶縁膜とを含む第1の層を形成する工程と、
前記第1の層の上に、前記第1配線および前記絶縁膜に接触させて、窒素原子を含むストッパ膜を形成する工程と、
前記ストッパ膜の上に層間絶縁膜を形成する工程と、
前記第1配線と対向する位置において前記ストッパ膜に到達する第1ビアホールと、前記絶縁膜と対向する位置において前記ストッパ膜に到達する第2ビアホールとを、前記第1ビアホールの近くに前記第2ビアホールを位置させて前記層間絶縁膜に形成する工程と、
前記層間絶縁膜上に化学増幅型レジストでレジストパターンを形成し、前記第2ビアホールをレジストで埋める工程と、
前記レジストパターンをエッチングマスクとして、前記層間絶縁膜の上方部分のみをエッチングすることにより、前記第1ビアホールの上部に第2配線のための溝を形成する工程と、
前記溝、前記第1ビアホールおよび前記第2ビアホールにそれぞれ導電材料を埋め込むことにより、前記溝に前記第2配線を、前記第1ビアホール内に孤立ビアとして第1ビアを、前記第2ビアホールにダミービアを、それぞれ形成する工程と、
を有することを特徴とする配線構造の製造方法。 - 第1配線と絶縁膜とを含む第1の層を形成する工程と、
前記第1の層の上に、前記第1配線および前記絶縁膜に接触させて、窒素原子を含むストッパ膜を形成する工程と、
前記ストッパ膜の上に層間絶縁膜を形成する工程と、
前記第1配線と対向する位置において前記ストッパ膜に到達する第1ビアホールと、前記絶縁膜と対向する位置において前記ストッパ膜に到達する第2ビアホールとを、前記第1ビアホールの近くに前記第2ビアホールが位置するように前記層間絶縁膜に形成する工程と、
前記層間絶縁膜上に化学増幅型レジストでレジストパターンを形成し、前記第2ビアホールをレジストで埋める工程と、
前記レジストパターンをエッチングマスクとして、前記層間絶縁膜の上方部分のみをエッチングすることにより、前記第1ビアホールの上部に第2配線のための溝を形成する工程と、
前記溝および前記第1ビアホールに導電材料を埋め込むことにより、前記第2配線およびビアを形成するビア形成工程と、
を有し、
前記溝の幅は、前記第1ビアホールの径および前記第2ビアホールの径よりも大きいことを特徴とする配線構造の製造方法。 - 前記層間絶縁膜が、SiOC膜であることを特徴とする請求項1乃至3のいずれか1項に記載の配線構造の製造方法。
- 前記層間絶縁膜を形成した後に、前記層間絶縁膜の上にキャップ層を形成し、前記キャップ層を貫通させて前記層間絶縁膜内に前記第1ビアホールおよび前記第2ビアホールを形成することを特徴とする請求項1乃至4のいずれか1項に記載の配線構造の製造方法。
- 前記第1配線、前記ビア、および前記第2配線を、銅で形成することを特徴とする請求項1乃至5のいずれか1項に記載の配線構造の製造方法。
- 前記第1ビアホールおよび前記第2ビアホールを形成する工程が、第1の穴と第2の穴とを有するフォトレジストパターンを形成する工程と、前記フォトレジストパターンをエッチングマスクとして用いて前記層間絶縁膜をエッチングすることにより、前記第1の穴の形状に従った形状に前記第1ビアホールを形成し前記第2の穴の形状に従った形状に前記第2ビアホールを形成する工程と、を含むことを特徴とする請求項1乃至6のいずれか1項に記載の配線構造の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008324268A JP4850891B2 (ja) | 2008-12-19 | 2008-12-19 | 配線構造の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008324268A JP4850891B2 (ja) | 2008-12-19 | 2008-12-19 | 配線構造の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003292166A Division JP2005064226A (ja) | 2003-08-12 | 2003-08-12 | 配線構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009124157A true JP2009124157A (ja) | 2009-06-04 |
JP4850891B2 JP4850891B2 (ja) | 2012-01-11 |
Family
ID=40815915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008324268A Expired - Fee Related JP4850891B2 (ja) | 2008-12-19 | 2008-12-19 | 配線構造の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4850891B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011039898A1 (ja) * | 2009-10-02 | 2011-04-07 | パナソニック株式会社 | 半導体装置の製造方法および半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001118845A (ja) * | 1999-10-20 | 2001-04-27 | Nec Corp | ダマシン配線の形成方法及び半導体装置 |
JP2002313908A (ja) * | 2001-04-12 | 2002-10-25 | Mitsubishi Electric Corp | 微細パターンの形成方法及び半導体装置の製造方法並びに半導体装置 |
JP2002319619A (ja) * | 2001-04-20 | 2002-10-31 | Matsushita Electric Ind Co Ltd | 半導体装置およびエッチング方法 |
JP2003209037A (ja) * | 2002-01-11 | 2003-07-25 | Sony Corp | アライメントマーク及び半導体装置の製造方法 |
-
2008
- 2008-12-19 JP JP2008324268A patent/JP4850891B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001118845A (ja) * | 1999-10-20 | 2001-04-27 | Nec Corp | ダマシン配線の形成方法及び半導体装置 |
JP2002313908A (ja) * | 2001-04-12 | 2002-10-25 | Mitsubishi Electric Corp | 微細パターンの形成方法及び半導体装置の製造方法並びに半導体装置 |
JP2002319619A (ja) * | 2001-04-20 | 2002-10-31 | Matsushita Electric Ind Co Ltd | 半導体装置およびエッチング方法 |
JP2003209037A (ja) * | 2002-01-11 | 2003-07-25 | Sony Corp | アライメントマーク及び半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011039898A1 (ja) * | 2009-10-02 | 2011-04-07 | パナソニック株式会社 | 半導体装置の製造方法および半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4850891B2 (ja) | 2012-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005064226A (ja) | 配線構造 | |
KR102363097B1 (ko) | Mram mtj 상단 전극 접속을 위한 방법 | |
TWI637477B (zh) | 自包圍非對稱內連線結構 | |
US20210358841A1 (en) | Semiconductor device and manufacturing method thereof | |
US11594419B2 (en) | Reduction of line wiggling | |
JP2011171705A (ja) | 半導体装置及びその製造方法 | |
TW201711084A (zh) | 用作互連之虛擬閘極及其製法 | |
KR101959669B1 (ko) | 전도성 피쳐를 형성하는 방법 | |
JP4850891B2 (ja) | 配線構造の製造方法 | |
WO2023024993A1 (en) | Multilayer dielectric stack for damascene top-via integration | |
US11437313B2 (en) | Structure and method of forming a semiconductor device with resistive elements | |
US8164193B2 (en) | Metal wiring of semiconductor device and forming method thereof | |
KR100779793B1 (ko) | 반도체 장치 | |
TW202002344A (zh) | 具有改良密封環之mram裝置及其製造方法 | |
JP5904070B2 (ja) | 半導体装置の製造方法 | |
KR101179271B1 (ko) | 관통전극을 구비한 반도체 소자 형성 방법 | |
KR100960887B1 (ko) | 반도체 소자의 마스크 제조 방법 | |
KR20120050312A (ko) | 반도체 소자 및 그 제조 방법 | |
JP2010003894A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2013187398A (ja) | 半導体装置およびその製造方法 | |
KR20080019775A (ko) | 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법 | |
JP2006339465A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2013222721A (ja) | 半導体装置の配線形成方法 | |
JP2014033091A (ja) | 半導体装置およびその製造方法 | |
JP2011082235A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111011 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111019 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141028 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |