JP2007005679A - 半導体装置、及び半導体装置の製造方法 - Google Patents
半導体装置、及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007005679A JP2007005679A JP2005186213A JP2005186213A JP2007005679A JP 2007005679 A JP2007005679 A JP 2007005679A JP 2005186213 A JP2005186213 A JP 2005186213A JP 2005186213 A JP2005186213 A JP 2005186213A JP 2007005679 A JP2007005679 A JP 2007005679A
- Authority
- JP
- Japan
- Prior art keywords
- low dielectric
- dielectric constant
- via hole
- wiring
- wiring film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000000463 material Substances 0.000 claims abstract description 69
- 238000005530 etching Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 9
- 239000000470 constituent Substances 0.000 claims description 8
- -1 siloxane skeleton Chemical group 0.000 claims description 7
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 claims description 6
- 229920000412 polyarylene Polymers 0.000 claims description 6
- 239000004642 Polyimide Substances 0.000 claims description 4
- 229920002577 polybenzoxazole Polymers 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 238000002161 passivation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 41
- 230000004888 barrier function Effects 0.000 description 14
- 230000008569 process Effects 0.000 description 7
- 238000004380 ashing Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002923 metal particle Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 第1の配線膜と第2の配線膜との間の絶縁膜層に第1の配線膜と第2の配線膜とを接続する為に用いられるビアホールが構成された半導体装置において、
前記絶縁膜層は無機系低誘電率材料で構成され、
前記ビアホールの側方には有機系低誘電率材が設けられてなる。
【選択図】 図1
Description
前記絶縁膜層は無機系低誘電率材料で構成され、
前記ビアホールの側方には有機系低誘電率材が設けられてなる
ことを特徴とする半導体装置によって解決される。
前記第1配線膜形成工程の後、絶縁膜層を設ける絶縁膜層形成工程と、
前記絶縁膜層形成工程の後、該絶縁膜層にビアホールを形成するビアホール形成工程と、
前記ビアホール形成工程の後、該ビアホールの側壁面部を除去する側壁面部除去工程と、
前記側壁面部除去工程の後、該除去された部分に低誘電率材を充填する充填工程と、
前記充填工程の後、前記ビアホール部分に第2の配線膜構成材料を充填し、第2の配線膜を形成する第2配線膜形成工程
とを具備することを特徴とする半導体装置の製造方法によって解決される。
前記第1配線膜形成工程の後、絶縁膜層を設ける絶縁膜層形成工程と、
前記絶縁膜層形成工程の後、該絶縁膜層にビアホールを形成するビアホール形成工程と、
前記ビアホール形成工程の後、該ビアホールの側壁面部を除去する側壁面部除去工程と、
前記側壁面部除去工程の後、該除去された部分に有機系低誘電率材を充填する充填工程と、
前記充填工程の後、前記ビアホール部分に第2の配線膜構成材料を充填し、第2の配線膜を形成する第2配線膜形成工程
とを具備することを特徴とする半導体装置の製造方法によって解決される。
尚、無機系低誘電率膜4は、シロキサン(Si−O結合)骨格を有する膜である。例えば、メチルポリシロキサンを主成分とする有機成分を含有するシリカガラス膜とか、多孔質な無機シリカガラス膜である。このような膜4は、比誘電率が3以下(但し、1より大きい。)である。
尚、この時、Cu配線膜1の表面が少しスパッタされてしまう。この結果、飛散したCu粒子がビアホール側壁面(無機系低誘電率膜4の内壁面)に付着する。13はCu付着物である。
尚、有機系低誘電率絶縁膜材料としては、例えばポリベンゾオキサゾール、或いはポリイミドが特に用いられる。この種の材料は、基本骨格として、Si−O(シロキサン)結合を持たない。又、非多孔質(非ポーラス)的な特徴を持っている。更には、Cuの耐バリア性に優れている。そして、この種の有機系低誘電率絶縁膜8材料は、O2,NH3,N2,H2、及びこれ等の混合ガス等を用いたエッチングでは、無機系低誘電率膜4材料とのエッチング選択比が大きな特徴を有する。エッチング選択比は、例えば30である。比誘電率は2.5以下(但し、1より大きい。)である。
又、無機系低誘電率膜4に形成されたビアホール内に充填されている有機系低誘電率絶縁膜8は、配線用溝形成のエッチングに際して、異方性を持って加工される。そして、無機系低誘電率膜4のビアホール側壁面(無機系低誘電率膜4の内壁面)の前記サイドエッチング部分には、有機系低誘電率絶縁膜8材料が充填されたものとなる。この結果、アッシングダメージが無い側壁層11が形成されることになる。
3 バリア膜
4 第1層間絶縁膜(無機系低誘電率膜)
5 エッチングストッパ膜
7 ダメージ層
8 第2層間絶縁膜(有機系低誘電率絶縁膜)
9 CMPバリア用キャップ膜
11 有機系低誘電率絶縁膜材料が充填されたダメージが無い側壁層
12 Cu配線膜(第2の配線膜)
代 理 人 宇 高 克 己
Claims (11)
- 第1の配線膜と第2の配線膜との間の絶縁膜層に第1の配線膜と第2の配線膜とを接続する為に用いられるビアホールが構成された半導体装置において、
前記絶縁膜層は無機系低誘電率材料で構成され、
前記ビアホールの側方には有機系低誘電率材が設けられてなる
ことを特徴とする半導体装置。 - 第2の配線膜の層の絶縁膜が有機系低誘電率材であることを特徴とする請求項1の半導体装置。
- 有機系低誘電率材は無機系低誘電率材とのエッチング選択比が5以上であることを特徴とする請求項1又は請求項2の半導体装置。
- 有機系低誘電率材はシロキサン骨格を持たない材で構成されてなることを特徴とする請求項1〜請求項3いずれかの半導体装置。
- 有機系低誘電率材がポリアリーレン、ポリアリーレンエーテル、ポリベンゾオキサゾール及びポリイミドの群の中から選ばれる材であることを特徴とする請求項1〜請求項4いずれかの半導体装置。
- 無機系低誘電率材料からなる絶縁膜層はシロキサン骨格を持つ材で構成されてなることを特徴とする請求項1〜請求項5いずれかの半導体装置。
- 第1の配線膜および/または第2の配線膜がCuで構成されてなることを特徴とする請求項1〜請求項6いずれかの半導体装置。
- 半導体基板上に第1の配線膜を形成する第1配線膜形成工程と、
前記第1配線膜形成工程の後、絶縁膜層を設ける絶縁膜層形成工程と、
前記絶縁膜層形成工程の後、該絶縁膜層にビアホールを形成するビアホール形成工程と、
前記ビアホール形成工程の後、該ビアホールの側壁面部を除去する側壁面部除去工程と、
前記側壁面部除去工程の後、該除去された部分に低誘電率材を充填する充填工程と、
前記充填工程の後、前記ビアホール部分に第2の配線膜構成材料を充填し、第2の配線膜を形成する第2配線膜形成工程
とを具備することを特徴とする半導体装置の製造方法。 - 半導体基板上に第1の配線膜を形成する第1配線膜形成工程と、
前記第1配線膜形成工程の後、絶縁膜層を設ける絶縁膜層形成工程と、
前記絶縁膜層形成工程の後、該絶縁膜層にビアホールを形成するビアホール形成工程と、
前記ビアホール形成工程の後、該ビアホールの側壁面部を除去する側壁面部除去工程と、
前記側壁面部除去工程の後、該除去された部分に有機系低誘電率材を充填する充填工程と、
前記充填工程の後、前記ビアホール部分に第2の配線膜構成材料を充填し、第2の配線膜を形成する第2配線膜形成工程
とを具備することを特徴とする半導体装置の製造方法。 - 側壁面部除去工程の後、ビアホールの上から有機系低誘電率材を充填して該ビアホール部分および第1配線膜上の絶縁膜層の上に有機系低誘電率材の層を設け、この有機系低誘電率材層に対して所定パターンの溝を形成し、この溝に第2の配線膜構成材料を充填して第2の配線膜を形成することを特徴とする請求項8又は請求項9の半導体装置の製造方法。
- 請求項1〜請求項7いずれかの半導体装置の製造方法であることを特徴とする請求項8〜請求項10いずれかの半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005186213A JP4716316B2 (ja) | 2005-06-27 | 2005-06-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005186213A JP4716316B2 (ja) | 2005-06-27 | 2005-06-27 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007005679A true JP2007005679A (ja) | 2007-01-11 |
JP4716316B2 JP4716316B2 (ja) | 2011-07-06 |
Family
ID=37690961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005186213A Expired - Fee Related JP4716316B2 (ja) | 2005-06-27 | 2005-06-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4716316B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009016575A (ja) * | 2007-07-04 | 2009-01-22 | Consortium For Advanced Semiconductor Materials & Related Technologies | 半導体装置 |
US7855138B2 (en) | 2008-10-29 | 2010-12-21 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing the same |
EP2275022A1 (en) | 2006-01-20 | 2011-01-19 | Olympus Medical Systems Corporation | Method and apparatus for analyzing characteristic information of object with the use of mutual interaction between ultrasound wave and light |
WO2011039898A1 (ja) * | 2009-10-02 | 2011-04-07 | パナソニック株式会社 | 半導体装置の製造方法および半導体装置 |
KR101089084B1 (ko) | 2007-12-28 | 2011-12-06 | 이비덴 가부시키가이샤 | 인터포저 및 인터포저의 제조 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09205144A (ja) * | 1996-01-25 | 1997-08-05 | Sony Corp | 多層配線構造を有する半導体装置及びその製造方法 |
JP2000183166A (ja) * | 1998-12-18 | 2000-06-30 | Nec Corp | 半導体装置の製造方法 |
JP2005093688A (ja) * | 2003-09-17 | 2005-04-07 | Jsr Corp | 半導体装置および半導体装置の製造方法 |
-
2005
- 2005-06-27 JP JP2005186213A patent/JP4716316B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09205144A (ja) * | 1996-01-25 | 1997-08-05 | Sony Corp | 多層配線構造を有する半導体装置及びその製造方法 |
JP2000183166A (ja) * | 1998-12-18 | 2000-06-30 | Nec Corp | 半導体装置の製造方法 |
JP2005093688A (ja) * | 2003-09-17 | 2005-04-07 | Jsr Corp | 半導体装置および半導体装置の製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2275022A1 (en) | 2006-01-20 | 2011-01-19 | Olympus Medical Systems Corporation | Method and apparatus for analyzing characteristic information of object with the use of mutual interaction between ultrasound wave and light |
JP2009016575A (ja) * | 2007-07-04 | 2009-01-22 | Consortium For Advanced Semiconductor Materials & Related Technologies | 半導体装置 |
KR101089084B1 (ko) | 2007-12-28 | 2011-12-06 | 이비덴 가부시키가이샤 | 인터포저 및 인터포저의 제조 방법 |
US7855138B2 (en) | 2008-10-29 | 2010-12-21 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing the same |
US8164196B2 (en) | 2008-10-29 | 2012-04-24 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing the same |
WO2011039898A1 (ja) * | 2009-10-02 | 2011-04-07 | パナソニック株式会社 | 半導体装置の製造方法および半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4716316B2 (ja) | 2011-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
US20200066633A1 (en) | Semiconductor Devices Employing a Barrier Layer | |
KR100571896B1 (ko) | 반도체 장치의 제조 방법 | |
US8748314B2 (en) | Method of manufacturing a semiconductor device | |
JP2005072384A (ja) | 電子デバイスの製造方法 | |
JP2008205458A (ja) | 2層金属キャップを有する相互接続構造体及びその製造方法 | |
JPH11243147A (ja) | 配線構造体及びその形成方法 | |
JP2009004665A (ja) | 半導体装置の製造方法 | |
JP2003045964A (ja) | 半導体装置及びその製造方法 | |
JP2011009581A (ja) | 半導体装置の製造方法及びその半導体装置 | |
JP4716316B2 (ja) | 半導体装置の製造方法 | |
CN102610563A (zh) | 制备铜双大马士革结构的方法 | |
JP2007059434A (ja) | 半導体装置の製造方法 | |
JP5400355B2 (ja) | 半導体装置 | |
JP4571880B2 (ja) | 半導体装置の製造方法 | |
US8143109B2 (en) | Method for fabricating damascene interconnect structure having air gaps between metal lines | |
JP2004179588A (ja) | 半導体装置の製造方法 | |
JP2007027436A (ja) | 半導体装置およびその製造方法 | |
JP2006133315A (ja) | 平坦化材料、反射防止膜形成材料、及びこれらを用いた半導体装置の製造方法 | |
JP2001345380A (ja) | 半導体装置の製造方法および半導体装置 | |
CN104425444A (zh) | 半导体器件及其制造方法 | |
KR100607363B1 (ko) | 저유전율 절연막을 이용한 금속간 절연막 및 그 형성방법 | |
KR20070008118A (ko) | 반도체소자의 금속 콘택 형성방법 | |
JP2004363447A (ja) | 半導体装置およびその製造方法 | |
US6835645B2 (en) | Method for fabricating semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100825 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110323 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110323 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4716316 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |