CN102610563A - 制备铜双大马士革结构的方法 - Google Patents
制备铜双大马士革结构的方法 Download PDFInfo
- Publication number
- CN102610563A CN102610563A CN2012100999416A CN201210099941A CN102610563A CN 102610563 A CN102610563 A CN 102610563A CN 2012100999416 A CN2012100999416 A CN 2012100999416A CN 201210099941 A CN201210099941 A CN 201210099941A CN 102610563 A CN102610563 A CN 102610563A
- Authority
- CN
- China
- Prior art keywords
- photoresist
- layer
- copper
- preparing
- double damask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种制备铜双大马士革结构的方法,包括,在半导体衬底上依次淀积第一介质层、第二介质层和无机抗反射层;涂布第一层光刻胶,并进行曝光和曝光后烘烤;涂布第二层光刻胶,并进行曝光和曝光后烘烤;进行显影工艺;经多步刻蚀工艺,形成双大马士革结构的通孔和沟槽;在所述通孔和沟槽内填充铜金属。所述方法通过相继两次涂胶曝光和一次显影工艺首先在第一层光刻胶和第二层光刻胶形成双大马士革结构的形貌,然后通过刻蚀工艺将第一层光刻胶和第二层光刻胶中的双大马士革结构的形貌向下传递至下层结构中,从而省去了现有技术中双大马士革工艺的通孔填充步骤,使工艺流程得以简化,同时避开了因通孔填充不良所导致的一系列问题。
Description
技术领域
本发明涉及半导体器件技术领域,尤其涉及一种制备铜双大马士革结构的方法。
背景技术
随着集成电路制造技术的不断发展,半导体芯片的特征尺寸不断缩小;同时,随着芯片内的晶体管数不断增加,功能越来越强,芯片的金属连线在越来越细的同时,层次越来越多。这就使得由连线电阻和连线间介质层电容产生的电阻-电容(RC)延迟对芯片速度的影响越来越大,甚至超过了决定晶体管本身速度的栅延迟。因此设法减少连线电阻及降低连线间电容,已成为进一步提高芯片速度的关键。
为了解决电阻-电容延迟(RC delay)的问题,业内采取的措施是:(1)使用符合IC工艺的低介电材料(介电常数小于3.0),使多重金属内连线之间的介质层的介电常数比硅更低,从而降低寄生电容;(2)采用铜取代铝作为半导体元件中互连线的导电材料,降低电阻;与铝相比,铜的电阻系数小,熔点高,抗电致迁移能力强,且能承载更高的电流密度,并且由于铜可以做得更细,因此采用铜制程还可以降低电容和功耗,同时可以提高元件的封装密度。
由于铜难以被刻蚀,因此传统上用于形成铝金属布线的刻蚀技术对于铜来说是不适用的。为此,一种新的被称为双大马士革(Dual Damascene)结构的布线方式被开发出来。所谓双大马士革结构工艺是指:先在介质层中开出互连沟槽和通孔,然后通过电镀或化学镀铜在互连沟槽和通孔中淀积铜,再利用化学机械抛光(CMP)将过填的铜磨去。
通常制作双大马士革结构的方法是采用全通孔优先法(Full Via First),该工艺在沟槽曝光时与通孔的套刻问题不敏感,因此工艺窗口较大。但通孔蚀刻之后会有一步通孔填充工艺,不良的通孔填充如空隙,密集和孤立图形结构之间的膜厚差会对电路的电性能和后续工艺等产生不良影响。
发明内容
本发明的目的在于提供一种制备铜双大马士革结构的方法,以解决现有双大马士革工艺在通孔填充工艺所面临的问题。
为解决上述技术问题,本发明提供一种制备铜双大马士革结构的方法,包括以下步骤:
提供半导体衬底,在所述半导体衬底上依次淀积第一介质层、第二介质层和无机抗反射层;
在所述无机抗反射层上涂布第一层光刻胶,并进行曝光和曝光后烘烤;
在所述第一层光刻胶上涂布第二层光刻胶,并进行曝光和曝光后烘烤;
进行显影工艺,以在所述第一层光刻胶中形成第一光刻胶图形,在所述第二层光刻胶中形成第二光刻胶图形;
经多步刻蚀工艺,以分别在所述第一介质层和第二介质层中形成双大马士革结构的通孔和沟槽;
在所述通孔和沟槽内填充铜金属,完成铜双大马士革结构的制备工艺。
进一步的,在所述第一层光刻胶上涂布第二层光刻胶之后,所述第一层光刻胶不溶解于所述第二层光刻胶。
进一步的,所述第一层光刻胶和第二层光刻胶的材料为248nm化学光放大光刻胶或193nm化学光放大光刻胶。
进一步的,所述半导体衬底上设置有底层对准标记。
进一步的,对所述第一层光刻胶和所述第二层光刻胶进行曝光的步骤中,均与所述底层对准标记进行对准。
进一步的,在进行显影工艺中,采用相同的显影液对所述第一层光刻胶和第二层光刻胶进行显影。
进一步的,所述第一光刻胶图形用于定义所述双大马士革结构的通孔,所述第二光刻胶图形用于定义所述双大马士革结构的沟槽。
进一步的,所述的显影工艺包括显影和显影后坚膜。
进一步的,在所述通孔和沟槽内填充铜金属的步骤包括:在所述通孔和沟槽的底部和侧壁处生长金属阻挡层和粘附层;在所述通孔和沟槽内形成铜金属互连材料;以及利用化学机械抛光工艺去除所述第二介质层上的铜金属互连材料,留下所述通孔和沟槽内的铜金属;
进一步的,通过物理气相沉积工艺和电化学镀工艺在所述通孔和沟槽内形成铜金属互连材料。
进一步的,所述第一介质层和第二介质层为低介电常数材料。
进一步的,所述第一介质层和第二介质层材料为氟硅玻璃(FSG)或黑钻(BD)。
进一步的,所述无机抗反射层为氮氧化硅。
进一步的,在所述形成第一介质层之前还形成有第一刻蚀终止层,在形成所述第一介质层之后、形成所述第二介质层之前还形成有第二刻蚀终止层。
进一步的,所述第一刻蚀终止层和第二刻蚀终止层的材料为氮化硅或碳化硅。
进一步的,所述刻蚀工艺采用反应离子刻蚀法。
综上所述,与现有技术中制备铜双大马士革的方法相比,本发明所述方法通过相继两次涂胶和曝光工艺,在两层光刻胶中形成通孔和沟槽的光刻胶潜像,然后通过显影工艺形成第一光刻胶图形和第二光刻胶图形,所述第一光刻胶图形和第二光刻胶图形共同形成了双大马士革结构的形貌,利用多步刻蚀工艺,将第一光刻胶图形和第二光刻胶中的双大马士革结构传递至第一介质层和第二介质层中,从而省去了常用的全通孔优先法制备铜双大马士革结构中的通孔填充步骤,并避免了由于通孔填充不良引起的一系列问题。
附图说明
图1为本发明一实施例中制备铜双大马士革结构的方法步骤流程图。
图2A至图2J为本发明一实施例中所述制备铜双大马士革结构的方法中各步骤对应器件的剖面结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂,以下结合说明书附图,对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例,本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次,本发明利用示意图进行了详细的表述,在详述本发明实例时,为了便于说明,示意图不依照一般比例局部放大,不应以此作为对本发明的限定。
本发明的核心思想在于,提供一种制备铜双大马士革结构的方法,所述方法通过相继两次涂胶和曝光工艺,在两层光刻胶中形成通孔和沟槽的光刻胶潜像,然后通过显影工艺形成第一光刻胶图形和第二光刻胶图形,所述第一光刻胶图形和第二光刻胶图形共同形成了双大马士革结构的形貌,再利用多步刻蚀工艺,将第一光刻胶图形和第二光刻胶中的双大马士革结构传递至第一介质层和第二介质层中,从而省去了常用的全通孔优先法制备铜双大马士革结构中的通孔填充步骤,并避免了由于通孔填充不良引起的一系列问题。
请参考图1,其为本发明一实施例中制备铜双大马士革结构的方法步骤流程图,结合该图1,所述制备铜双大马士革结构的方法包括以下步骤:
步骤S101,提供半导体衬底,在所述半导体衬底上依次淀积第一介质层、第二介质层和无机抗反射层;
步骤S102,在所述无机抗反射层上涂布第一层光刻胶,并进行曝光和曝光后烘烤;
步骤S103,在所述第一层光刻胶上涂布第二层光刻胶,并进行曝光和曝光后烘烤;
步骤S104,进行显影工艺,以在所述第一层光刻胶中形成第一光刻胶图形,在所述第二层光刻胶中形成第二光刻胶图形;
步骤S105,经多步刻蚀工艺,以分别在所述第一介质层和第二介质层中形成双大马士革结构的通孔和沟槽;
步骤S106,在所述通孔和沟槽内填充铜金属,完成铜双大马士革结构的制备工艺。
图2A至图2J为本发明一实施例中所述制备铜双大马士革结构的方法中各步骤对应器件的剖面结构示意图。下面将结合图2A至图2J,对本发明的一种制备铜双大马士革结构的方法进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明,而仍然实现本发明的有利效果。
参见图2A所示,在步骤S101中,首先,提供半导体衬底200,所述半导体衬底200可以为多层基片(例如,具有覆盖电介质和金属膜的硅衬底)、分级基片、绝缘体上硅基片(SOI)、外延硅基片、部分处理的基片(包括集成电路及其他元件的一部分)等,在所述半导体衬底200上设置有底层对准标记(图中未标示),底层对准标记的形成工艺为本领域普通技术人员所熟知的技术内容,故不再赘述。
接着,在所述半导体衬底200上依次淀积形成第一刻蚀终止层201,第一介质层202,第二刻蚀终止层203,第二介质层204以及无机抗反射层205,所述第一刻蚀终止层201和第二刻蚀终止层203材料可以为氮化硅、碳化硅或其它刻蚀选择比较高的材料,在较佳的实施例中,所述第一刻蚀终止层201和第二刻蚀终止层材料203均采用氮化硅,材质常见易于形成,且具有非常佳的刻蚀选择比。所述第一介质层202和第二介质层材料204可以为氟硅玻璃(FSG)、黑钻(Black Diamond,BD)或者其它低介电常数的材料,在较佳的实施例中,所述第一介质层202和第二介质层材料204均为FSG.。所述无机抗反射层205可以为氮氧化硅。
参见图2A和2B,并结合步骤S102和步骤S103,在所述无机抗反射层205上涂布第一层光刻胶206a,并进行曝光和曝光后烘烤;然后在所述第一层光刻胶206a上涂布第二层光刻胶207a,并进行曝光和曝光后烘烤。
所述第一层光刻胶206a和第二层光刻胶207a的材料可以为248nm化学光放大光刻胶或193nm化学光放大光刻胶等。所述第一层光刻胶206a经过曝光和烘烤固定后,涂布第二层光刻胶207a,选择所述第一层光刻胶206a的材质不溶解于所述第二层光刻胶207a中的溶剂,避免了第一层光刻胶206a因溶解而出现塌陷等问题。本实施例中,所述的第一层光刻胶206a和第二层光刻胶207a均为248nm化学光放大光刻胶,其中较佳的,所述的第一层光刻胶206a选择适用于曝光形成双大马士革结构通孔的光刻胶,所述第二层光刻胶207a选择适用于曝光形成双大马士革结构沟槽的光刻胶。
在第一层光刻胶206a的曝光过程和所述第二层光刻胶207a曝光中,均与所述底层对准标记进行对准,以确保曝光后形成如图2B所示的第一图形化光刻胶潜像208和第二图形化光刻胶潜像209的套准结果在工艺规范内。
参见图2B和2C所示,并结合步骤S104,经显影工艺,所述第一层光刻胶206a和第二层光刻胶207a分别形成第一层光刻胶图形206和第二层光刻胶图形211,从而在第一光刻胶图形206和第二光刻胶图形207首先形成了双大马士革结构的形貌,其中,所述第一光刻胶图形206用于定义所述双大马士革结构的通孔,所述第二光刻胶图形207用于定义所述双大马士革结构的沟槽。所述的显影工艺包括显影和显影后坚膜。
结合图2D~2I所示,在步骤S105中,经多步刻蚀工艺,以分别在所述第一介质层202和第二介质层204中形成双大马士革结构的通孔210和沟槽211。
具体过程如下:首先,以所述第一光刻胶图形206和第二光刻胶图形207为图形掩膜,刻蚀所述无机抗反射层205,在刻蚀过程中,部分所述第一光刻胶图形206和部分第二光刻胶图形207均被刻蚀,形成如图2D所示结构;
接着,以所述第一光刻胶图形206和第二光刻胶图形207为图形掩膜,刻蚀所述第二介质层204。在刻蚀过程中,第二光刻胶图形207被全部刻蚀去除,部分刻蚀第一光刻胶图形206,形成如图2E所示结构;
以所述第一光刻胶图形206和所述无机抗反射层205为掩膜,继续进行刻蚀工艺,刻蚀所述无机抗反射层205和第二刻蚀终止层203,形成如图2F所示结构;
继续以所述第一光刻胶图形206和所述无机抗反射层205为掩膜,刻蚀所述第一介质层202和所述第二介质层204,所述第一光刻胶图形206被完全去除,形成如入2G所示结构;
然后,以所述无机抗反射层205和所述第二介质层204为掩膜,刻蚀所述第二刻蚀终止层203和第一刻蚀终止层201,所述无机抗反射层205被完全去除,从而形成如图2H所示结构。
上述分别在所述第一介质层202和第二介质层204中形成双大马士革结构的通孔210和沟槽211的具体过程为一较佳的实施例,其形成方法不限于此,其他方法,例如每次刻蚀的尺寸不同、刻蚀工艺不同等方法,只要能够将光刻胶206和207中的通孔210和沟槽211的形貌最终传递至第一介质层202和第二介质层204中,都在本发明的思想范围内。
为进一步确保后续填充的铜金属能够与半导体衬底中的有源电路结构连通,再进行一次过刻蚀工艺,最终形成如图2I所示结构。从而经多步刻蚀工艺,将所述双大马士革结构的通孔210和沟槽211的形貌传递至第一介质层202和第二介质层204中。
参见图2J所示,并结合步骤S106,在所述通孔210和沟槽211内填充铜金属212,完成铜双大马士革结构的制备工艺。
在本实施例中,在所述通孔210和沟槽211内填充铜金属212的步骤具体包括:在所述通孔210和沟槽211的底部和侧壁处生长金属阻挡层(未图示)和粘附层(未图示);在所述通孔210和沟槽211内形成铜金属互连材料;以及利用化学机械抛光工艺去除第二介质层204上的铜金属互连材料,留下在所述通孔210和沟槽211内填充的铜金属212。
其中,在所述第二介质层204上以及所述通孔210和沟槽211内形成铜金属互连材料212是通过物理气相沉积和电化学镀工艺实现的。
综上所述,本发明提供了一种制备铜双大马士革结构的方法,该方法首先通过相继两次涂胶和和一次显影分别在两种光刻胶206和207中形成通孔和沟槽的潜像208和209,然后通过显影工艺在两层光刻胶206和207中形成通孔210和沟槽211,从而在两层光刻胶中首先形成双大马士革结构,再利用刻蚀工艺将光刻胶206和207中的通孔210和沟槽211的形貌分别传递至第一介质层202和第二介质层204,省去了传统双大马士革工艺中全通孔优先法的通孔填充步骤,避免了由于通孔填充不良引起的一系列问题。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视权利要求书所界定者为准。
Claims (16)
1.一种制备铜双大马士革结构的方法,包括:
提供半导体衬底,在所述半导体衬底上依次淀积第一介质层、第二介质层和无机抗反射层;
在所述无机抗反射层上涂布第一层光刻胶,并进行曝光和曝光后烘烤;
在所述第一层光刻胶上涂布第二层光刻胶,并进行曝光和曝光后烘烤;
进行显影工艺,以在所述第一层光刻胶中形成第一光刻胶图形,在所述第二层光刻胶中形成第二光刻胶图形;
经多步刻蚀工艺,以分别在所述第一介质层和第二介质层中形成双大马士革结构的通孔和沟槽;
在所述通孔和沟槽内填充铜金属,完成铜双大马士革结构的制备工艺。
2.如权利要求1所述的制备铜双大马士革结构的方法,其特征在于,在所述第一层光刻胶上涂布第二层光刻胶之后,所述第一层光刻胶不溶解于所述第二层光刻胶。
3.如权利要求2所述的制备铜双大马士革结构的方法,其特征在于,所述第一层光刻胶和第二层光刻胶的材料为248nm化学光放大光刻胶或193nm化学光放大光刻胶。
4.如权利要求1所述的制备铜双大马士革结构的方法,其特征在于,所述半导体衬底上设置有底层对准标记。
5.如权利要求4所述的制备铜双大马士革结构的方法,其特征在于,对所述第一层光刻胶和所述第二层光刻胶进行曝光的步骤中,均与所述底层对准标记进行对准。
6.如权利要求1所述的制备铜双大马士革结构的方法,其特征在于,在进行显影工艺中,采用相同的显影液对所述第一层光刻胶和第二层光刻胶进行显影。
7.如权利要求1所述的制备铜双大马士革结构的方法,其特征在于,所述第一光刻胶图形用于定义所述双大马士革结构的通孔,所述第二光刻胶图形用于定义所述双大马士革结构的沟槽。
8.如权利要求1所述的制备铜双大马士革结构的方法,其特征在于,所述的显影工艺包括显影和显影后坚膜。
9.如权利要求1所述的制备铜双大马士革结构的方法,其特征在于,在所述通孔和沟槽内填充铜金属的步骤包括:
在所述通孔和沟槽的底部和侧壁处生长金属阻挡层和粘附层;
在所述通孔和沟槽内形成铜金属互连材料;以及
利用化学机械抛光工艺去除所述第二介质层上的铜金属互连材料,留下所述通孔和沟槽内的铜金属。
10.如权利要求9所述的制备铜双大马士革结构的方法,其特征在于,通过物理气相沉积工艺和电化学镀工艺在所述通孔和沟槽内形成铜金属互连材料。
11.如权利要求1至10中任意一项所述的制备铜双大马士革结构的方法,其特征在于,所述第一介质层和第二介质层为低介电常数材料。
12.如权利要求11所述的制备铜双大马士革结构的方法,其特征在于,所述第一介质层和第二介质层材料为氟硅玻璃或黑钻。
13.如权利要求1至10中任意一项所述的制备铜双大马士革结构的方法,其特征在于,所述无机抗反射层为氮氧化硅。
14.如权利要求1至10中任意一项所述的制备铜双大马士革结构的方法,其特征在于,在形成所述第一介质层之前形成有第一刻蚀终止层,在形成所述第一介质层之后、形成所述第二介质层之前还形成有第二刻蚀终止层。
15.如权利要求14所述的制备铜双大马士革结构的方法,其特征在于,所述第一刻蚀终止层和第二刻蚀终止层的材料为氮化硅或碳化硅。
16.如权利要求1至10中任意一项所述的制备铜双大马士革结构的方法,其特征在于,所述刻蚀工艺采用反应离子刻蚀法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012100999416A CN102610563A (zh) | 2012-04-06 | 2012-04-06 | 制备铜双大马士革结构的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012100999416A CN102610563A (zh) | 2012-04-06 | 2012-04-06 | 制备铜双大马士革结构的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102610563A true CN102610563A (zh) | 2012-07-25 |
Family
ID=46527848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012100999416A Pending CN102610563A (zh) | 2012-04-06 | 2012-04-06 | 制备铜双大马士革结构的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102610563A (zh) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102751238A (zh) * | 2012-07-27 | 2012-10-24 | 上海华力微电子有限公司 | 通孔优先铜互连制作方法 |
CN102751239A (zh) * | 2012-07-27 | 2012-10-24 | 上海华力微电子有限公司 | 通孔优先铜互连制作方法 |
CN102867810A (zh) * | 2012-09-17 | 2013-01-09 | 上海华力微电子有限公司 | 一种具有多孔结构的双大马士革结构 |
CN103646912A (zh) * | 2013-11-13 | 2014-03-19 | 上海华力微电子有限公司 | 通孔优先铜互连制作方法 |
CN103872015A (zh) * | 2012-12-07 | 2014-06-18 | 中芯国际集成电路制造(上海)有限公司 | 断面测试结构 |
CN103972164A (zh) * | 2014-05-21 | 2014-08-06 | 上海华力微电子有限公司 | 铜互连大马士革工艺方法 |
CN108538779A (zh) * | 2018-03-29 | 2018-09-14 | 上海华力集成电路制造有限公司 | 双大马士革工艺方法 |
CN110828487A (zh) * | 2019-11-19 | 2020-02-21 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
CN111312657A (zh) * | 2020-03-24 | 2020-06-19 | 上海华力集成电路制造有限公司 | 一种通过双重曝光形成双大马士革图形的方法 |
CN111599748A (zh) * | 2020-05-27 | 2020-08-28 | 合肥晶合集成电路有限公司 | 互连结构的制造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999000839A1 (en) * | 1997-06-26 | 1999-01-07 | Advanced Micro Devices, Inc. | Dual damascene etch process |
US6465157B1 (en) * | 2000-01-31 | 2002-10-15 | Chartered Semiconductor Manufacturing Ltd | Dual layer pattern formation method for dual damascene interconnect |
CN1574285A (zh) * | 2003-06-13 | 2005-02-02 | 因芬尼昂技术股份公司 | 使用于双镶嵌蚀刻方法的双层金属硬屏蔽 |
-
2012
- 2012-04-06 CN CN2012100999416A patent/CN102610563A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999000839A1 (en) * | 1997-06-26 | 1999-01-07 | Advanced Micro Devices, Inc. | Dual damascene etch process |
US6465157B1 (en) * | 2000-01-31 | 2002-10-15 | Chartered Semiconductor Manufacturing Ltd | Dual layer pattern formation method for dual damascene interconnect |
CN1574285A (zh) * | 2003-06-13 | 2005-02-02 | 因芬尼昂技术股份公司 | 使用于双镶嵌蚀刻方法的双层金属硬屏蔽 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102751239A (zh) * | 2012-07-27 | 2012-10-24 | 上海华力微电子有限公司 | 通孔优先铜互连制作方法 |
CN102751238A (zh) * | 2012-07-27 | 2012-10-24 | 上海华力微电子有限公司 | 通孔优先铜互连制作方法 |
CN102867810B (zh) * | 2012-09-17 | 2015-06-03 | 上海华力微电子有限公司 | 一种具有多孔结构的双大马士革结构 |
CN102867810A (zh) * | 2012-09-17 | 2013-01-09 | 上海华力微电子有限公司 | 一种具有多孔结构的双大马士革结构 |
CN103872015A (zh) * | 2012-12-07 | 2014-06-18 | 中芯国际集成电路制造(上海)有限公司 | 断面测试结构 |
CN103872015B (zh) * | 2012-12-07 | 2017-04-05 | 中芯国际集成电路制造(上海)有限公司 | 断面测试结构 |
CN103646912A (zh) * | 2013-11-13 | 2014-03-19 | 上海华力微电子有限公司 | 通孔优先铜互连制作方法 |
CN103972164B (zh) * | 2014-05-21 | 2017-01-18 | 上海华力微电子有限公司 | 铜互连大马士革工艺方法 |
CN103972164A (zh) * | 2014-05-21 | 2014-08-06 | 上海华力微电子有限公司 | 铜互连大马士革工艺方法 |
CN108538779A (zh) * | 2018-03-29 | 2018-09-14 | 上海华力集成电路制造有限公司 | 双大马士革工艺方法 |
CN110828487A (zh) * | 2019-11-19 | 2020-02-21 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
CN110828487B (zh) * | 2019-11-19 | 2022-05-20 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
CN111312657A (zh) * | 2020-03-24 | 2020-06-19 | 上海华力集成电路制造有限公司 | 一种通过双重曝光形成双大马士革图形的方法 |
CN111599748A (zh) * | 2020-05-27 | 2020-08-28 | 合肥晶合集成电路有限公司 | 互连结构的制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102610563A (zh) | 制备铜双大马士革结构的方法 | |
TWI550812B (zh) | 用於積體電路的結構與積體電路的製作方法 | |
US8252659B2 (en) | Method for producing interconnect structures for integrated circuits | |
US7256136B2 (en) | Self-patterning of photo-active dielectric materials for interconnect isolation | |
US7545045B2 (en) | Dummy via for reducing proximity effect and method of using the same | |
US7563719B2 (en) | Dual damascene process | |
TW201727745A (zh) | 積體電路結構及其製造方法 | |
US10816729B2 (en) | Hybrid photonic and electronic integrated circuits | |
US10832946B1 (en) | Recessed interconnet line having a low-oxygen cap for facilitating a robust planarization process and protecting the interconnect line from downstream etch operations | |
CN102569176A (zh) | 制备双大马士革结构的方法 | |
US7251799B2 (en) | Metal interconnect structure for integrated circuits and a design rule therefor | |
KR20010019643A (ko) | 저유전율 절연막을 갖는 다층 금속배선의 형성방법 | |
US6674170B1 (en) | Barrier metal oxide interconnect cap in integrated circuits | |
TW201939672A (zh) | 用於對齊積體電路結構諸層的標記結構及其形成方法 | |
KR20020065641A (ko) | 감소된 신호 처리 시간을 갖는 반도체 디바이스 및 그제조 방법 | |
CN102437089B (zh) | 一种铜后道互连工艺 | |
US9117887B2 (en) | Fabrication method of semiconductor device | |
US11367682B2 (en) | Vias and gaps in semiconductor interconnects | |
CN102082118A (zh) | 制备双大马士革结构的方法 | |
US11315904B2 (en) | Semiconductor assembly and method of manufacturing the same | |
CN101996934B (zh) | 半导体器件的制作方法 | |
CN104112702A (zh) | 在半导体制造中降低超低k介电层损伤的方法 | |
CN102044488A (zh) | 双镶嵌结构及其制作方法 | |
US20050106853A1 (en) | Method for forming metal wire in semiconductor device | |
US5854130A (en) | Method of forming multilevel interconnects in semiconductor devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120725 |