CN111312657A - 一种通过双重曝光形成双大马士革图形的方法 - Google Patents

一种通过双重曝光形成双大马士革图形的方法 Download PDF

Info

Publication number
CN111312657A
CN111312657A CN202010212624.5A CN202010212624A CN111312657A CN 111312657 A CN111312657 A CN 111312657A CN 202010212624 A CN202010212624 A CN 202010212624A CN 111312657 A CN111312657 A CN 111312657A
Authority
CN
China
Prior art keywords
pattern
photoresist layer
layer
dual damascene
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010212624.5A
Other languages
English (en)
Inventor
官锡俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202010212624.5A priority Critical patent/CN111312657A/zh
Publication of CN111312657A publication Critical patent/CN111312657A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2045—Exposure; Apparatus therefor using originals with apertures, e.g. stencil exposure masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本发明提供一种通过双重曝光形成双大马士革图形的方法，提供设有层叠结构的晶圆，在晶圆的层叠结构上涂布第一光刻胶层；在第一光刻胶层上涂布隔离层；在隔离层上涂布第二光刻胶层；用沟槽图形的掩模板对第二光刻胶层和隔离层进行曝光并显影，形成沟槽图形；用通孔图形的掩模板对第一光刻胶层进行曝光并显影，在沟槽图形下层形成通孔图形；按照沟槽图形和通孔图形同步刻蚀层叠结构得到双大马士革结构图形。本发明通过两次曝光、一次刻蚀，得到双大马士革结构图形，简化了工艺流程，提高了生产效率。

Description

一种通过双重曝光形成双大马士革图形的方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种通过双重曝光形成双大马士革图形的方法。
背景技术
如图1至图8所示，图1至图8显示为现有技术中双大马士革工艺流程各阶段形成的结构示意图；现有技术中的双大马士革工艺包括：先在晶圆上涂布形成通孔图形所需光刻胶(PR2)01，并烘烤成膜；然后用沟槽图形的掩模板对该晶圆进行第一次曝光并显影，形成如图2中所述的光刻胶沟槽图形02，之后按照沟槽图形02蚀刻形成如图3所示的沟槽03，然后在晶圆上涂布形成沟槽图形所需光刻胶04(PR1)烘烤成膜(如图4所示)，用通孔图形的掩模板对该晶圆进行第二次曝光并显影，形成如图5中的光刻胶通孔图形05；接着按照该光刻胶通孔图形05进行刻蚀，形成如图6和图7所示(图7为图6中去掉光刻胶后的结构)的通孔06，最后通过刻蚀形成如图8所示的沟槽和通孔07。
上述现有技术即采用了光刻-蚀刻-光刻-蚀刻共四个步骤完成双大马士革图形。然而该工艺步骤复杂，导致生产效率低下，因此需要提出一种新的方法来解决这种问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种通过双重曝光形成双大马士革图形的方法，用于解决现有技术中双重曝光形成双大马士革图形的工艺流程复杂，导致生产效率低下的问题。
为实现上述目的及其他相关目的，本发明提供一种通过双重曝光形成双大马士革图形的方法，该方法至少包括以下步骤：
步骤一、提供设有层叠结构的晶圆，在所述晶圆的层叠结构上涂布第一光刻胶层；
步骤二、在所述第一光刻胶层上涂布隔离层；
步骤三、在所述隔离层上涂布第二光刻胶层；
步骤四、用沟槽图形的掩模板对所述第二光刻胶层和所述隔离层进行曝光并显影，形成沟槽图形；
步骤五、用通孔图形的掩模板对所述第一光刻胶层进行曝光并显影，在所述沟槽图形下层形成通孔图形；
步骤六、按照所述沟槽图形和所述通孔图形同步刻蚀所述层叠结构得到双大马士革结构图形。
优选地，步骤一中涂布所述第一光刻胶层后，将其烘烤成膜。
优选地，步骤二中的所述隔离层由溶于显影液的抗反射涂层材料和溶于碱性的材料组成。
优选地，所述溶于碱性的材料为高Dill系数材料。
优选地，所述高Dill系数材料为非光敏材料且对光子有高吸收率。
优选地，步骤二中在所述第一光刻胶层上涂布隔离层后，通过高温烘烤使所述隔离层发生交联反应成膜覆盖在所述第一光刻胶层表面。
优选地，步骤三中在所述隔离层上涂布第二光刻胶层后，将其烘烤成膜。
优选地，所述第一光刻胶层与所述第二光刻胶为相同性质的光刻胶。
如上所述，本发明的通过双重曝光形成双大马士革图形的方法，具有以下有益效果：本发明通过在晶圆上形成沟槽图形所需光刻胶后，继续涂布隔离层，通过高温烘烤发生交联反应成膜，再次形成通孔图形所需光刻胶。用沟槽图形的掩模板进行第一次曝光，曝光区域的表层光刻胶和隔离层被去除形成沟槽，用通孔图形的掩模板进行第二次曝光，在沟槽图形下层形成通孔图形，本发明通过两次曝光、一次刻蚀，得到双大马士革结构图形，简化了工艺流程，提高了生产效率。
附图说明
图1至图8显示为现有技术中双大马士革工艺流程各阶段形成的结构示意图；
图9显示为本发明中在晶圆上的层叠结构上形成第一光刻胶层后的结构示意图；
图10显示为本发明中在第一光刻胶层上形成隔离层后的结构示意图；
图11显示为本发明中在隔离层上形成第二光刻胶层后的结构示意图；
图12显示为本发明中对第二光刻胶层和隔离层曝光显影后的结构示意图；
图13显示为本发明中对第一光刻胶层曝光显影后的结构示意图；
图14显示为利用沟槽图形和通孔图形刻蚀得到第一光刻胶的沟槽图案和层叠结构的通孔图案结构示意图；
图15显示为本发明一步刻蚀形成双大马士革图形的结构示意图；
图16显示为本发明的通过双重曝光形成双大马士革图形的方法流程示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图9至图16。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种通过双重曝光形成双大马士革图形的方法，如图16所示，图16显示为本发明的通过双重曝光形成双大马士革图形的方法流程示意图；
该方法包括以下步骤：
如图9所示，图9显示为本发明中在晶圆上的层叠结构上形成第一光刻胶层后的结构示意图；步骤一、提供设有层叠结构的晶圆，在所述晶圆的层叠结构上涂布第一光刻胶层04；所示晶圆上的层叠结构用于制作双大马士革图形，在所述层叠结构上旋涂第一光刻胶层(PR1)04，本发明进一步地，步骤一中涂布所述第一光刻胶层04后，将其烘烤成膜。所述第一光刻胶层用于曝光形成沟槽图形。
如图10所示，图10显示为本发明中在第一光刻胶层上形成隔离层后的结构示意图；步骤二、在所述第一光刻胶层04上涂布隔离层08；步骤二中的所述隔离层由溶于显影液的抗反射涂层材料和溶于碱性的材料组成。所述溶于碱性的材料为高Dill系数材料。所述高Dill系数材料为非光敏材料且对光子有高吸收率。也就是说该隔离层主要成分由能溶于显影液的抗反射涂层材料和酸性的高Dill系数B(非光敏材料对光子吸收系数)材料组成；本发明的步骤二中在所述第一光刻胶层04上涂布隔离层08后，通过高温烘烤使所述隔离层发生交联反应成膜覆盖在所述第一光刻胶层04的表面。
如图11所示，图11显示为本发明中在隔离层上形成第二光刻胶层后的结构示意图；步骤三、在所述隔离层08上涂布第二光刻胶层01；本发明进一步地，步骤三中在所述隔离层08上涂布第二光刻胶层01后，将其烘烤成膜。至此，本发明在所述晶圆上的层叠结构上形成了第一光刻胶层层04、隔离层08和第二光刻胶层01的三层结构。
如图12所示，图12显示为本发明中对第二光刻胶层和隔离层曝光显影后的结构示意图；步骤四、用沟槽图形的掩模板对所述第二光刻胶层01和所述隔离层08进行曝光并显影，形成沟槽图形09；该步骤中对所述第二光刻胶层01曝光并显影后，由于所述隔离层刻溶于显影液，因此由于所述第二光刻胶层01显影后将一部分所述隔离层暴露并同时被显影，因此形成了如图12中的沟槽图形。
本发明进一步地，所述第一光刻胶层与所述第二光刻胶层为相同性质的光刻胶。也就是说所述第一光刻胶层与所述第二光刻胶层都为正光刻胶或都为负光刻胶。
如图13所示，图13显示为本发明中对第一光刻胶层曝光显影后的结构示意图；步骤五、用通孔图形的掩模板对所述第一光刻胶层04进行曝光并显影，在所述沟槽图形09下层形成通孔图形10；由于通过对所述第二光刻胶层和所述隔离层进行曝光和显影后，形成了如图12所示的沟槽图形09，将所述第一光刻胶层04的上表面暴露出来，该步骤五通过对暴露出来的所述第一光刻胶层04的部分进行曝光和显影，并且所使用的掩膜版为通孔图形的掩膜版，曝光显影后在所述第一光刻胶层04上形成了所述通孔图形10。
如图14所示，图14显示为利用沟槽图形和通孔图形刻蚀得到第一光刻胶的沟槽图案和层叠结构的通孔图案结构示意图；步骤六、按照所述沟槽图形和所述通孔图形同步刻蚀所述层叠结构得到双大马士革结构图形。如图14所示，该步骤利用如图12中的沟槽图形09和图13中的通孔图形10对所述层叠结构进行刻蚀，得到如图14中位于所述层叠结构上的通孔11和所述第一光刻胶层04上的沟槽图形，接着再往下刻蚀，形成如图15中位于所述层叠结构上的通孔12和其上方的沟槽。因此，该步骤一步刻蚀便可以同时形成双大马士革图形。
综上所述，本发明通过在晶圆上形成沟槽图形所需光刻胶后，继续涂布隔离层，通过高温烘烤发生交联反应成膜，再次形成通孔图形所需光刻胶。用沟槽图形的掩模板进行第一次曝光，曝光区域的表层光刻胶和隔离层被去除形成沟槽，用通孔图形的掩模板进行第二次曝光，在沟槽图形下层形成通孔图形，本发明通过两次曝光、一次刻蚀，得到双大马士革结构图形，简化了工艺流程，提高了生产效率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种通过双重曝光形成双大马士革图形的方法，其特征在于，该方法至少包括以下步骤：
步骤一、提供设有层叠结构的晶圆，在所述晶圆的层叠结构上涂布第一光刻胶层；
步骤二、在所述第一光刻胶层上涂布隔离层；
步骤三、在所述隔离层上涂布第二光刻胶层；
步骤四、用沟槽图形的掩模板对所述第二光刻胶层和所述隔离层进行曝光并显影，形成沟槽图形；
步骤五、用通孔图形的掩模板对所述第一光刻胶层进行曝光并显影，在所述沟槽图形下层形成通孔图形；
步骤六、按照所述沟槽图形和所述通孔图形同步刻蚀所述层叠结构得到双大马士革结构图形。
2.根据权利要求1所述的通过双重曝光形成双大马士革图形的方法，其特征在于：步骤一中涂布所述第一光刻胶层后，将其烘烤成膜。
3.根据权利要求1所述的通过双重曝光形成双大马士革图形的方法，其特征在于：步骤二中的所述隔离层由溶于显影液的抗反射涂层材料和溶于碱性的材料组成。
4.根据权利要求3所述的通过双重曝光形成双大马士革图形的方法，其特征在于：所述溶于碱性的材料为高Dill系数材料。
5.根据权利要求4所述的通过双重曝光形成双大马士革图形的方法，其特征在于：所述高Dill系数材料为非光敏材料且对光子有高吸收率。
6.根据权利要求1所述的通过双重曝光形成双大马士革图形的方法，其特征在于：步骤二中在所述第一光刻胶层上涂布隔离层后，通过高温烘烤使所述隔离层发生交联反应成膜覆盖在所述第一光刻胶层表面。
7.根据权利要求1所述的通过双重曝光形成双大马士革图形的方法，其特征在于：步骤三中在所述隔离层上涂布第二光刻胶层后，将其烘烤成膜。
8.根据权利要求1所述的通过双重曝光形成双大马士革图形的方法，其特征在于：所述第一光刻胶层与所述第二光刻胶层为相同性质的光刻胶。
CN202010212624.5A 2020-03-24 2020-03-24 一种通过双重曝光形成双大马士革图形的方法 Pending CN111312657A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010212624.5A CN111312657A (zh) 2020-03-24 2020-03-24 一种通过双重曝光形成双大马士革图形的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010212624.5A CN111312657A (zh) 2020-03-24 2020-03-24 一种通过双重曝光形成双大马士革图形的方法

Publications (1)

Publication Number Publication Date
CN111312657A true CN111312657A (zh) 2020-06-19

Family

ID=71160765

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010212624.5A Pending CN111312657A (zh) 2020-03-24 2020-03-24 一种通过双重曝光形成双大马士革图形的方法

Country Status (1)

Country Link
CN (1) CN111312657A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114686057A (zh) * 2020-12-28 2022-07-01 中国科学院微电子研究所 一种图形化用抗反射涂层组合物及图形化方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465157B1 (en) * 2000-01-31 2002-10-15 Chartered Semiconductor Manufacturing Ltd Dual layer pattern formation method for dual damascene interconnect
JP2008242303A (ja) * 2007-03-28 2008-10-09 Jsr Corp 上層反射防止膜形成用組成物及びレジストパターン形成方法
US20110204523A1 (en) * 2010-02-19 2011-08-25 International Business Machines Corporation Method of fabricating dual damascene structures using a multilevel multiple exposure patterning scheme
CN102610563A (zh) * 2012-04-06 2012-07-25 上海集成电路研发中心有限公司 制备铜双大马士革结构的方法
CN110660733A (zh) * 2019-09-30 2020-01-07 上海华力集成电路制造有限公司 光刻工艺方法和双大马士革工艺方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465157B1 (en) * 2000-01-31 2002-10-15 Chartered Semiconductor Manufacturing Ltd Dual layer pattern formation method for dual damascene interconnect
JP2008242303A (ja) * 2007-03-28 2008-10-09 Jsr Corp 上層反射防止膜形成用組成物及びレジストパターン形成方法
US20110204523A1 (en) * 2010-02-19 2011-08-25 International Business Machines Corporation Method of fabricating dual damascene structures using a multilevel multiple exposure patterning scheme
CN102610563A (zh) * 2012-04-06 2012-07-25 上海集成电路研发中心有限公司 制备铜双大马士革结构的方法
CN110660733A (zh) * 2019-09-30 2020-01-07 上海华力集成电路制造有限公司 光刻工艺方法和双大马士革工艺方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114686057A (zh) * 2020-12-28 2022-07-01 中国科学院微电子研究所 一种图形化用抗反射涂层组合物及图形化方法

Similar Documents

Publication Publication Date Title
CN110660733B (zh) 光刻工艺方法和双大马士革工艺方法
US3510371A (en) Method of making an ultraviolet sensitive template
JP2004134574A (ja) 半導体装置の製造方法
KR20110025074A (ko) 듀얼 노광 트랙용 피치 분할 프로세스
US7265431B2 (en) Imageable bottom anti-reflective coating for high resolution lithography
KR20100134418A (ko) 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법
CN116825618A (zh) 台阶微结构的制备方法
US9097975B2 (en) Double patterning by PTD and NTD process
CN111312657A (zh) 一种通过双重曝光形成双大马士革图形的方法
US9465287B2 (en) Methods of forming patterns for semiconductor device structures
US3415648A (en) Pva etch masking process
CN110391133A (zh) 图案化方法
CN107703722B (zh) 图案化光阻的形成方法
CN101335184B (zh) 形成半导体器件的微图案的方法
CN113707601A (zh) 空气桥的制备方法、空气桥结构及超导量子芯片
CN103839769A (zh) 形成图案的方法
CN105137725A (zh) 基于多重曝光的图形制作方法
JP2010027978A (ja) パターン形成方法
CN108107497A (zh) 光栅制作方法
CN107785307B (zh) 具有台阶型的氮化钛图形的制造方法
KR20110077484A (ko) 반도체 디바이스의 미세 패턴 형성 방법
TWI732444B (zh) 太陽能電池緩坡結構及其製造方法
CN113880040A (zh) 微系统模组不同深度硅空腔的一次刻蚀方法
CN110931351A (zh) 半导体结构的制备方法
TW201322369A (zh) 接觸窗開口的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200619

RJ01 Rejection of invention patent application after publication