TWI732444B - 太陽能電池緩坡結構及其製造方法 - Google Patents
太陽能電池緩坡結構及其製造方法 Download PDFInfo
- Publication number
- TWI732444B TWI732444B TW109103438A TW109103438A TWI732444B TW I732444 B TWI732444 B TW I732444B TW 109103438 A TW109103438 A TW 109103438A TW 109103438 A TW109103438 A TW 109103438A TW I732444 B TWI732444 B TW I732444B
- Authority
- TW
- Taiwan
- Prior art keywords
- material layer
- layer
- photoresist
- substrate
- solar cell
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 239000000463 material Substances 0.000 claims abstract description 317
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 103
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 239000002184 metal Substances 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 229920000620 organic polymer Polymers 0.000 claims description 3
- 239000002861 polymer material Substances 0.000 claims description 3
- 238000011161 development Methods 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 364
- 238000010586 diagram Methods 0.000 description 20
- 230000000694 effects Effects 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
- H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
- H01L31/035281—Shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
- H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Photovoltaic Devices (AREA)
Abstract
本發明旨在揭露一種太陽能電池緩坡結構及其製造方法,其於一基板上設置複數材料層(第一材料層至第四材料層),依據該些材料層所形成之表面階梯層結構,於進行光阻曝光、顯影、去除之步驟時能夠有效去除光阻,而避免部分需要蝕刻之金屬層因光阻過厚/過高導致金屬殘留。
Description
本發明係有關於一種太陽能電池,其尤指一種具有緩坡結構之太陽能電池及其製造方法。
請參閱第一A圖至第一C圖,其為習知太陽能電池之示意圖一至三。一般太陽能電池結構如第一A圖所示,其於基板0’上設置複數材料層(如第一材料層1’、第二材料層3’、第三材料層5’、第四材料層7’(金屬層)),再於材料層之上方塗佈一光阻P’,此即為習知太陽能電池結構在設置完材料層、光阻P之示意圖。
承接前段,如第一B圖所示,接續之流程為將設置於材料層上方之光阻P進行曝光、顯影、去除等步驟,僅留下材料層於基板上方,而利於後續部分材料層(如金屬層)執行蝕刻步驟。其中,如第一A圖所示,由於光阻P’之最左方區域的厚度較高,因此該區域之光阻P’通常無法有效清除,而如第一B圖所示,即為光阻P’經去除後仍然殘留之示意圖。
爾後,如第一C圖所示,傳統在完成光阻P’去除程序後,欲蝕刻之金屬層7’上方不應該再存在光阻P’,否則將無法順利蝕刻金屬而導致金屬殘留。第一C圖即為當操作人員發現仍然有部分光阻P’未有效清除,而於清除之後發現進行蝕刻步驟後所殘留之金屬層7’’示意圖。
職是之故,本發明人鑑於上揭所衍生之問題進行改良,茲思及發明改良之意念著手研發解決方案,遂經多時之構思而有本發明之太陽能電池緩坡結構及其製造方法產生,以服務社會大眾以及促進此業之發展。
本發明之一目的係提供一種太陽能電池緩坡結構及其製造方法,其於基板上設置材料層(如第一材料層至第四材料層)、光阻以形成階梯結構,而於執行光阻曝光、顯影、去除以及金屬層蝕刻步驟時,能夠有效清除預設之光阻區域,避免光阻塗佈過厚而無法有效清除導致部分金屬殘留之問題。
本發明之一目的係提供一種太陽能電池緩坡結構及其製造方法,其透過保留光阻層小於其中之一材料層(第一材料層至第四材料層之一)之面積,使後續進行蝕刻時,讓金屬層(第四材料層)之面積小於其中之一材料層(如第二材料層),藉此退縮部分金屬層以讓殘留金屬得以有效去除。
為了達成上述所指稱之各目的與功效,本發明揭露一種太陽能電池緩坡結構之製造方法,其步驟包含:
設置一第一材料層於一基板上,該第一材料層之面積小於該基板;
設置於一第二材料層於該第一材料層上,該第二材料層之面積小於該第一材料層,該第二材料層未與該第一材料層接觸以及該第一材料層未與該基板接觸之表面形成一第一表面階梯層;
設置一第三材料層於該第一表面階梯層,使該第三材料層未與該基板接觸之表面形成一第二表面階梯層;
設置一第四材料層於該第二表面階梯層以及該基板上;
塗佈一光阻於該第四材料層,經曝光、顯影、剝除該光阻,而保留一光阻層位於該第四材料層上方與該第二材料層平行;以及
蝕刻未包含該光阻層之該第四材料層,再剝除該光阻層使該第四材料層位於該第三材料層上與該第二材料層平行。
另外,本發明揭露一種太陽能電池緩坡結構,其包含:
一第一材料層,設置於一基板上,該第一材料層之面積小於該基板;
一第二材料層,設置於該第一材料層上,該第二材料層之面積小於該第一材料層,該第二材料層未與該第一材料層接觸以及該第一材料層未與該基板接觸之表面形成一第一表面階梯層;
一第三材料層,設置於該第一表面階梯層,使該第三材料層未與該基板接觸之表面形成一第二表面階梯層;以及
一第四材料層,設置於該第二表面階梯層以及該基板上;
其中,塗佈一光阻於該第四材料層,經曝光、顯影、剝除該光阻,而保留一光阻層位於該第四材料層上方與該第二材料層平行,
並且蝕刻未包含該光阻層之該第四材料層,再剝除該光阻層使該第四材料層位於該第三材料層上與該第二材料層平行。
再者,本發明揭露一種太陽能電池緩坡結構之製造方法,其步驟包含:
設置一第一材料層於一基板上,該第一材料層之面積小於該基板;
設置於一第二材料層於該第一材料層上,該第二材料層未與該基板接觸之表面形成一第一表面階梯層;
設置一第三材料層於該第一表面階梯層,使該第三材料層未與該基板接觸之表面形成一第二表面階梯層;
設置一第四材料層於該第二表面階梯層以及該基板上;
塗佈一光阻於該第四材料層,經曝光、顯影、剝除該光阻,而保留一光阻層位於該第四材料層上方與該第二材料層平行,該光阻層之面積小於該第二材料層;以及
蝕刻未包含該光阻層之該第四材料層,使該第四材料層位於該第三材料層上與該第二材料層平行。
為使 貴審查委員對本發明之特徵及所達成之功效有更進一步之瞭解與認識,僅佐以實施例及配合詳細之說明,說明如後:
下文中,將藉由圖式說明本發明之各種實施例,以詳細描述本發明;然而,本發明之概念可能以許多不同型式來體現,並且不應解釋為限於本文中所闡述之例式性實施例。
在此說明本發明第一實施例所執行之流程步驟。請參閱第二圖,其為本發明太陽能電池緩坡結構之製造方法之第一實施例之流程圖。如圖所示,本發明第一實施例之太陽能電池緩坡結構之製造方法包含以下步驟:
步驟S10:設置一第一材料層於一基板上,該第一材料層之面積小於該基板;
步驟S12:設置於一第二材料層於該第一材料層上,該第二材料層之面積小於該第一材料層,該第二材料層未與該第一材料層接觸以及該第一材料層未與該基板接觸之表面形成一第一表面階梯層;
步驟S14:設置一第三材料層於該第一表面階梯層,使該第三材料層未與該基板接觸之表面形成一第二表面階梯層;
步驟S16:設置一第四材料層於該第二表面階梯層以及該基板上;
步驟S18:塗佈一光阻於該第四材料層,經曝光、顯影、剝除該光阻,而保留一光阻層位於該第四材料層上方與該第二材料層平行;以及
步驟S20:蝕刻未包含該光阻層之該第四材料層,再剝除該光阻層使該第四材料層位於該第三材料層上與該第二材料層平行。
接續說明本發明第一實施例之太陽能電池緩坡結構之製造方法所需之結構組成。請參閱第三圖,其為本發明太陽能電池緩坡結構之第一實施例之結構示意圖。如圖所示,本發明第一實施例之太陽能電池緩坡結構包含:一第一材料層1,設置於一基板0上,第一材料層1之面積小於基板0;一第二材料層3,設置於第一材料層1上,第二材料層3之面積小於第一材料層1,第二材料層3未與第一材料層1接觸以及第一材料層1未與基板0接觸之表面形成一第一表面階梯層S1;一第三材料層5,設置於第一表面階梯層S1,使第三材料層5未與基板0接觸之表面形成一第二表面階梯層S2;以及一第四材料層7,設置於第二表面階梯層S2以及基板0上;其中,塗佈一光阻P於第四材料層7,經曝光、顯影、剝除光阻P,而保留一光阻層P1位於第四材料層7上方與第二材料層3平行,並且蝕刻未包含光阻層P1之第四材料層7,再剝除光阻層P1使第四材料層7位於第三材料層5上與第二材料層3平行。
上述之基板0為玻璃。上述之第一材料層1為一透明導電氧化物(Transparent Conductive Oxide,縮寫TCO)。第二材料層3包含一P型半導體層30、一α-矽(amorphous silicon α-Si )半導體層32、一N型半導體層34以及一第一金屬層36,P型半導體層30設置於第一材料層1之上,α-矽層32設置於P型半導體層30之上,N型半導體層34設置於α-矽層32之上,第一金屬層36設置於N型半導體層34之上。第三材料層5為一有機高分子材料所構成之有機層(Organic layer)。第四材料層7為一第二金屬層;其中,第一金屬層36以及第四材料層7之金屬材質,只要能夠引導設置其上/下之其他層的電性至指定位置,則皆可為之而不在此限。
請參閱第四圖至第九圖,其為本發明太陽能電池緩坡結構之製造方法之第一實施例之作動示意圖一至六。以下將說明本發明之太陽能電池緩坡結構之製造方法流程。首先,如第四圖所示,執行步驟S10:設置一第一材料層於一基板上,該第一材料層之面積小於該基板;以及步驟S12:設置於一第二材料層於該第一材料層上,該第二材料層之面積小於該第一材料層,該第二材料層未與該第一材料層接觸以及該第一材料層未與該基板接觸之表面形成一第一表面階梯層。由於預設之第一材料層1面積小於基板0,第二材料層3之面積小於第一材料層1,因此當第一材料層1、第二材料層3依序設置於基板0上時,第二材料層3未與第一材料層1接觸以及第一材料層1未與基板0接觸之表面將可形成第一表面階梯層S1。
接續如第五圖所示,執行步驟S14:設置一第三材料層於該第一表面階梯層,使該第三材料層未與該基板接觸之表面形成一第二表面階梯層;以及步驟S16:設置一第四材料層於該第二表面階梯層以及該基板上。當第一表面階梯層S1成形後,即可設置第三材料層5於第一表面階梯層S1上,由於第三材料層5為依據第一表面階梯層S1之形狀所設置,因此於第三材料層5未與基板0接觸之表面將會形成第二表面階梯層S2。同理,將第四材料層7設置於第二表面階梯層S2以及基板0上,第四材料層7之表面亦為階梯結構態樣。
爾後,執行步驟S18:塗佈一光阻於該第四材料層,經曝光、顯影、剝除該光阻,而保留一光阻層位於該第四材料層上方與該第二材料層平行;以及步驟S20:蝕刻未包含該光阻層之該第四材料層,再剝除該光阻層使該第四材料層位於該第三材料層上與該第二材料層平行。首先,如第六圖所示,為將光阻P塗佈第四材料層7上,使光阻P形成一階梯結構;其中,每一階梯結構垂直段之光阻P高度皆小於整個光阻P從第四材料層7塗佈至基板0之高度。接續如第七圖所示,當第一材料層1至第四材料層7依序設置於基板0上後,遂開始依非晶矽太陽能電池緩坡結構之設計需求增減多餘之層面積。因此,為使第四材料層7能夠設置於第三材料層5上方,並且與第二材料層5之面積相同,於曝光、顯影、剝除光阻P之程序時,僅保留光阻層P1於第四材料層7上方,而其餘設置於第二表面階梯層S2之剩餘的第四材料層70將於後續步驟去除。如第八圖所示,開始將未包含光阻層P1之第四材料層7以蝕刻方式去除;其中,蝕刻為習知技藝茲不再贅述說明,故可以採用乾式蝕刻、濕式蝕刻,或者是混合運用皆可為之而不限於此。爾後,如第九圖所示,最後將光阻層P1去除後,於基板0上之層依序為第一材料層1、第二材料層3、第三材料層5、第四材料層7之結構設計,並且第一材料層1之面積小於基板0,第二材料層3之面積小於第一材料層1,第三材料層5以階梯結構型態包覆基板0、第一材料層1、第二材料層3之一部或全部面積。第四材料層7設置於第三材料層5上方,並且面積同於第二材料層3而平行於第二材料層3之上。
於此,本發明第一實施例以非晶矽太陽能電池緩坡結構執行步驟流程時,所達成之功效為利用第一表面階梯層S1、第二表面階梯層S2之堆疊結構設計,可以將位於基板0上方之階梯垂直段的光阻P高度降低,以便於去除。如第六圖所示,第四材料層7設置於基板0該處之光阻P高度小於等於第一材料層1與第二材料層7相加之高度。換言之,每一階梯垂直段的光阻P之段差高度,可以是第一材料層1至第四材料層7其中之一層的整體高度,或者是由兩層以上之段差所構成之光阻P高度,而每一段差之光阻P高度皆小於整個光阻P自第四材料層7設置至基板0之高度。如此一來,將有別於習知技藝所載,同基板0左上方區域(如第一A圖)之光阻P高度/厚度過大無法有效去除,導致後續金屬殘留影響產品精度之問題。另外,本發明更增設第三材料層5(有機層),於第二材料層3之第二金屬層36以及第四材料層7之間,目的為減少兩金屬層因直接接觸產生電容,而導致太陽能電池作動時,可以避免誤動作或者是無法順利運作等問題產生。
在此說明本發明第二實施例所執行之流程步驟。請參閱第十圖,其為本發明太陽能電池緩坡結構之製造方法之第二實施例之流程圖。如圖所示,本發明第二實施例之太陽能電池緩坡結構之製造方法包含以下步驟:
步驟S10:設置一第一材料層於一基板上,該第一材料層之面積小於該基板;
步驟S12:設置於一第二材料層於該第一材料層上,該第二材料層之面積小於該第一材料層,該第二材料層未與該第一材料層接觸以及該第一材料層未與該基板接觸之表面形成一第一表面階梯層;
步驟S14:設置一第三材料層於該第一表面階梯層,使該第三材料層未與該基板接觸之表面形成一第二表面階梯層;
步驟S16:設置一第四材料層於該第二表面階梯層以及該基板上;
步驟S18’:塗佈一光阻於該第四材料層,經曝光、顯影、剝除該光阻,而保留一光阻層位於該第四材料層上方與該第二材料層平行,該光阻層之面積小於該第二材料層;以及
步驟S20:蝕刻未包含該光阻層之該第四材料層,再剝除該光阻層使該第四材料層位於該第三材料層上與該第二材料層平行。
請一併參閱第十一圖至第十二圖,其為本發明太陽能電池緩坡結構之製造方法之第二實施例之作動示意圖一至二。本發明之第二實施例與第一實施例之差異,在於步驟S18’:塗佈一光阻於該第四材料層,經曝光、顯影、剝除該光阻,而保留一光阻層位於該第四材料層上方與該第二材料層平行,該光阻層之面積小於該第二材料層,其餘步驟同於第一實施例,遂不再重複說明。如第十一圖所示,當執行步驟S18’時,為將光阻層P1設置於第四材料層7上方,並且面積小於第二材料層3。如此一來,如第十二圖所示,當蝕刻未包含光阻層P1之第四材料層7,再剝除光阻層P1使第四材料層7位於第三材料層5上與第二材料層3平行時,第四材料層7之面積相同於光阻層P1,而小於第二材料層3。本發明第二實施例將光阻層P1設計小於第二材料層3之用意,為使第四材料層7經蝕刻後退縮至小於第二材料層3之面積,以避免殘留第四材料層7無法有效清除。因此遂以光阻層P1小於第二材料層3之面積設計,以於蝕刻步驟時退縮第四材料層7之部分面積,以期有效清除殘留之第四材料層7。
在此說明本發明第三實施例所執行之流程步驟。請參閱第十三圖,其為本發明太陽能電池緩坡結構之製造方法之第三實施例之流程圖。如圖所示,本發明第三實施例之太陽能電池緩坡結構之製造方法包含以下步驟:
步驟S10:設置一第一材料層於一基板上,該第一材料層之面積小於該基板;
步驟S12:設置於一第二材料層於該第一材料層上,該第二材料層未與該基板接觸之表面形成一第一表面階梯層;
步驟S14:設置一第三材料層於該第一表面階梯層,使該第三材料層未與該基板接觸之表面形成一第二表面階梯層;
步驟S16:設置一第四材料層於該第二表面階梯層以及該基板上;
步驟S18:塗佈一光阻於該第四材料層,經曝光、顯影、剝除該光阻,而保留一光阻層位於該第四材料層上方與該第二材料層平行,該光阻層之面積小於該第二材料層;以及
步驟S20:蝕刻未包含該光阻層之該第四材料層,使該第四材料層位於該第三材料層上與該第二材料層平行。
請一併參閱第十四圖,其為本發明太陽能電池緩坡結構之第三實施例之結構示意圖。本發明之第三實施例與第二實施例之差異,在於第一材料層1以及第二材料層3為相同面積,故僅於第二材料層3未與基板0接觸之表面形成第一表面階梯層S1,而其餘步驟同於第二實施例。本發明第三實施例為將第一材料層1、第二材料層3設計為相同面積設置於基板0上,再搭配光阻層P1小於第二材料層3之面積,使進行至最後蝕刻步驟時,因第四材料層7退縮小於第二材料層3之面積,而仍然能夠有效清除光阻P、第四材料層7殘留之金屬。
本發明已確實達到所預期之使用目的與功效,並且較習知技藝為之理想、實用;惟,上述該些實施例僅針對本發明之較佳實施例進行具體說明,並非用以限定本發明之申請專利範圍。舉凡其它未脫離本發明所揭示之技術手段下,而所完成之均等變化與修飾,均應包含於本發明所涵蓋之申請專利範圍中。
0、0’:基板
1、1’:第一材料層
3、3’:第二材料層
30:P型半導體層
32:α-矽半導體層
34:N型半導體層
36:第一金屬層
5、5’:第三材料層
7、7’、7’’、70:第四材料層
S1:第一表面階梯層
S2:第二表面階梯層
S10:步驟
S12:步驟
S14:步驟
S16:步驟
S18:步驟
S18’:步驟
S20:步驟
P、P’:光阻
P1:光阻層
第一A圖:其為習知太陽能電池之示意圖一;
第一B圖:其為習知太陽能電池之示意圖二;
第一C圖:其為習知太陽能電池之示意圖三;
第二圖:其為本發明太陽能電池緩坡結構之製造方法之第一實施例之流程圖;
第三圖:其為本發明太陽能電池緩坡結構之第一實施例之結構示意圖;
第四圖:其為本發明太陽能電池緩坡結構之製造方法之第一實施例之作動示意圖一;
第五圖:其為本發明太陽能電池緩坡結構之製造方法之第一實施例之作動示意圖二;
第六圖:其為本發明太陽能電池緩坡結構之製造方法之第一實施例之作動示意圖三;
第七圖:其為本發明太陽能電池緩坡結構之製造方法之第一實施例之作動示意圖四;
第八圖:其為本發明太陽能電池緩坡結構之製造方法之第一實施例之作動示意圖五;
第九圖:其為本發明太陽能電池緩坡結構之製造方法之第一實施例之作動示意圖六;
第十圖:其為本發明太陽能電池緩坡結構之製造方法之第二實施例之流程圖;
第十一圖:其為本發明太陽能電池緩坡結構之製造方法之第二實施例之作動示意圖一;
第十二圖:其為本發明太陽能電池緩坡結構之製造方法之第二實施例之作動示意圖二;
第十三圖:其為本發明太陽能電池緩坡結構之製造方法之第三實施例之流程圖;以及
第十四圖:其為本發明太陽能電池緩坡結構之第三實施例之結構示意圖。
S10:步驟
S12:步驟
S14:步驟
S16:步驟
S18:步驟
S20:步驟
Claims (8)
- 一種太陽能電池緩坡結構之製造方法,其步驟包含:設置一第一材料層於一基板上,該第一材料層之面積小於該基板;設置於一第二材料層於該第一材料層上,該第二材料層之面積小於該第一材料層,該第二材料層未與該第一材料層接觸以及該第一材料層未與該基板接觸之表面形成一第一表面階梯層;設置一第三材料層於該第一表面階梯層,使該第三材料層未與該基板接觸之表面形成一第二表面階梯層;設置一第四材料層於該第二表面階梯層以及該基板上;塗佈一光阻於該第四材料層,經曝光、顯影、剝除該光阻,而保留一光阻層位於該第四材料層上方與該第二材料層平行;以及蝕刻未包含該光阻層之該第四材料層,再剝除該光阻層使該第四材料層位於該第三材料層上與該第二材料層平行。
- 如申請專利範圍第1項所述之太陽能電池緩坡結構之製造方法,其中該第一材料層為一透明導電氧化物,該第二材料層包含一P型半導體層、一α-矽半導體層、一N型半導體層以及一第一金屬層,該P型半導體層設置於該第一材料層之上,該α-矽層設置於該P型半導體層之上,該N型半導體層設置於該α-矽層之上,該第一金屬層設置於該N型半導體層之上,該第三材料層為一有機高分子材料,該第四材料層為一第二金屬層。
- 如申請專利範圍第1項所述之太陽能電池緩坡結構之製造方法,其中於塗佈一光阻於該第四材料層,經曝光、顯影、剝除該光阻,而保留一光阻層位於該第四材料層上方與該第二材料層平行之步驟中,該第四材料層設置於該基板之該光阻高度小於等於該第一材料層與該第二材料層相加之高度。
- 如申請專利範圍第1項所述之太陽能電池緩坡結構之製造方法, 其中於塗佈一光阻於該第四材料層,經曝光、顯影、剝除該光阻,而保留一光阻層位於該第四材料層上方與該第二材料層平行之步驟中,該光阻層之面積小於該第二材料層。
- 一種太陽能電池緩坡結構,其包含:一第一材料層,設置於一基板上,該第一材料層之面積小於該基板;一第二材料層,設置於該第一材料層上,該第二材料層之面積小於該第一材料層,該第二材料層未與該第一材料層接觸以及該第一材料層未與該基板接觸之表面形成一第一表面階梯層;一第三材料層,設置於該第一表面階梯層,使該第三材料層未與該基板接觸之表面形成一第二表面階梯層;以及一第四材料層,設置於該第二表面階梯層以及該基板上;其中,塗佈一光阻於該第四材料層,經曝光、顯影、剝除該光阻,而保留一光阻層位於該第四材料層上方與該第二材料層平行,並且蝕刻未包含該光阻層之該第四材料層,再剝除該光阻層使該第四材料層位於該第三材料層上與該第二材料層平行。
- 如申請專利範圍第5項所述之太陽能電池緩坡結構,其中該第一材料層為一透明導電氧化物,該第二材料層包含一P型半導體層、一α-矽半導體層、一N型半導體層以及一第一金屬層,該P型半導體層設置於該第一材料層之上,該α-矽層設置於該P型半導體層之上,該N型半導體層設置於該α-矽層之上,該第一金屬層設置於該N型半導體層之上,該第三材料層為一有機高分子材料,該第四材料層為一第二金屬層。
- 如申請專利範圍第5項所述之太陽能電池緩坡結構,其中該第四材料層設置於該基板之該光阻高度小於等於該第一材料層與該第二材料層相加之高度。
- 如申請專利範圍第5項所述之太陽能電池緩坡結構,其中該光阻 層之面積小於該第二材料層。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109103438A TWI732444B (zh) | 2020-02-05 | 2020-02-05 | 太陽能電池緩坡結構及其製造方法 |
CN202010120942.9A CN113224209B (zh) | 2020-02-05 | 2020-02-26 | 太阳能电池缓坡结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109103438A TWI732444B (zh) | 2020-02-05 | 2020-02-05 | 太陽能電池緩坡結構及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI732444B true TWI732444B (zh) | 2021-07-01 |
TW202131502A TW202131502A (zh) | 2021-08-16 |
Family
ID=77085616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109103438A TWI732444B (zh) | 2020-02-05 | 2020-02-05 | 太陽能電池緩坡結構及其製造方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN113224209B (zh) |
TW (1) | TWI732444B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200802913A (en) * | 2006-03-31 | 2008-01-01 | Applied Materials Inc | Method for making an improved thin film solar cell interconnect using etch and deposition processes |
TW200913297A (en) * | 2007-07-10 | 2009-03-16 | Jusung Eng Co Ltd | Solar cell and method of manufacturing the same |
TWI517424B (zh) * | 2013-12-23 | 2016-01-11 | 友達光電股份有限公司 | 太陽能電池 |
US20160141536A1 (en) * | 2013-06-14 | 2016-05-19 | Lg Chem, Ltd. | Organic solar cell and method of manufacturing the same |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0541508A (ja) * | 1991-08-02 | 1993-02-19 | Sumitomo Electric Ind Ltd | 光電子集積回路 |
US20080276986A1 (en) * | 2005-03-16 | 2008-11-13 | Newsouth Innovations Pty Limited | Photolithography Method For Contacting Thin-Film Semiconductor Structures |
US20100304570A1 (en) * | 2007-10-31 | 2010-12-02 | Mitsubishi Chemical Corporation | Etching method and method for manufacturing optical/electronic device using the same |
WO2009078190A1 (ja) * | 2007-12-17 | 2009-06-25 | Toppan Printing Co., Ltd. | パターン形成方法およびパターン形成体 |
CN103875082B (zh) * | 2011-10-11 | 2016-04-20 | 三菱电机株式会社 | 光伏装置的制造方法及光伏装置 |
TW201622167A (zh) * | 2014-07-02 | 2016-06-16 | 文生 艾倫 | 一種形成光伏打電池的方法及根據該方法所形成的光伏打電池 |
CN106298523B (zh) * | 2015-05-22 | 2019-12-17 | 鸿富锦精密工业(深圳)有限公司 | 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法 |
KR101734077B1 (ko) * | 2015-12-29 | 2017-05-12 | (재)한국나노기술원 | 다중접합 태양전지 및 그 제조방법 |
CN107658368A (zh) * | 2016-07-26 | 2018-02-02 | 福建金石能源有限公司 | 一种可实现太阳能电池边缘绝缘的方法 |
CN106340564B (zh) * | 2016-08-30 | 2018-01-12 | 天津三安光电有限公司 | 一种用于光谱校准的多结电池及其制作方法 |
CN108054235B (zh) * | 2017-11-28 | 2019-08-20 | 中国工程物理研究院电子工程研究所 | 一种自对准双台面器件结构制作方法 |
-
2020
- 2020-02-05 TW TW109103438A patent/TWI732444B/zh active
- 2020-02-26 CN CN202010120942.9A patent/CN113224209B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200802913A (en) * | 2006-03-31 | 2008-01-01 | Applied Materials Inc | Method for making an improved thin film solar cell interconnect using etch and deposition processes |
TW200913297A (en) * | 2007-07-10 | 2009-03-16 | Jusung Eng Co Ltd | Solar cell and method of manufacturing the same |
US20160141536A1 (en) * | 2013-06-14 | 2016-05-19 | Lg Chem, Ltd. | Organic solar cell and method of manufacturing the same |
TWI517424B (zh) * | 2013-12-23 | 2016-01-11 | 友達光電股份有限公司 | 太陽能電池 |
Also Published As
Publication number | Publication date |
---|---|
CN113224209A (zh) | 2021-08-06 |
TW202131502A (zh) | 2021-08-16 |
CN113224209B (zh) | 2022-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100822621B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
KR100965011B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
CN106298500B (zh) | 降低微负载效应的蚀刻方法 | |
TWI732444B (zh) | 太陽能電池緩坡結構及其製造方法 | |
US20080305622A1 (en) | Method for fabricating semiconductor device | |
CN115547927A (zh) | 阵列基板的制备方法、阵列基板及显示面板 | |
CN107785307B (zh) | 具有台阶型的氮化钛图形的制造方法 | |
KR101002456B1 (ko) | 반도체 소자의 패턴 형성방법 | |
US10818508B2 (en) | Semiconductor structure and method for preparing the same | |
CN111312657A (zh) | 一种通过双重曝光形成双大马士革图形的方法 | |
CN113224072B (zh) | 一种改善Eflash Cell区字线顶部氧化层被损坏的方法 | |
CN116207037A (zh) | 一种通过通孔刻蚀改善高阻区电阻的方法 | |
US6150215A (en) | Avoiding abnormal capacitor formation by an offline edge-bead rinsing (EBR) | |
CN113643969B (zh) | 一种通过优化多晶硅刻蚀改善高k介质栅被腐蚀的方法 | |
CN109727855B (zh) | 锗硅生长后氮化掩膜层的去除方法 | |
CN110896029B (zh) | 刻蚀方法以及半导体器件的制造方法 | |
CN114975100A (zh) | 改善硬掩膜刻蚀后均匀性的方法 | |
US7651907B2 (en) | Method for fabricating semiconductor device | |
KR100607755B1 (ko) | 반도체 소자의 플로팅 게이트 형성 방법 | |
KR20010093006A (ko) | 웨이퍼 에지 처리 방법 | |
CN114512542A (zh) | 一种改善io栅氧损伤的方法 | |
CN115332182A (zh) | 一种自对准双重图形结构的芯轴移除方法 | |
CN115458407A (zh) | 改善栅极硬掩膜去除工艺负载效应的方法 | |
CN103872246B (zh) | 电阻型随机存取存储器和用于控制制造导电元件和阻性元件对应的亚分辨率特征的方法 | |
CN113972140A (zh) | 具有布线层的封装结构的返工方法 |